JP3173481B2 - スタック電極を有する半導体装置及びその製造方法 - Google Patents

スタック電極を有する半導体装置及びその製造方法

Info

Publication number
JP3173481B2
JP3173481B2 JP33483398A JP33483398A JP3173481B2 JP 3173481 B2 JP3173481 B2 JP 3173481B2 JP 33483398 A JP33483398 A JP 33483398A JP 33483398 A JP33483398 A JP 33483398A JP 3173481 B2 JP3173481 B2 JP 3173481B2
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
stack electrode
stack
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33483398A
Other languages
English (en)
Other versions
JP2000164828A (ja
Inventor
一郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33483398A priority Critical patent/JP3173481B2/ja
Publication of JP2000164828A publication Critical patent/JP2000164828A/ja
Application granted granted Critical
Publication of JP3173481B2 publication Critical patent/JP3173481B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スタック電極を有
する半導体装置及びその製造方法に関し、特に、スタッ
ク電極の表面積を増大させて、容量を増大させたスタッ
ク電極を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近時、ＤＲＡＭなどの半導体装置は、高
容量化又は高集積化が進んでいる。
【０００３】図７（ａ）乃至（ｃ）は、従来のスタック
電極を有する半導体装置の製造方法を工程順に示す断面
図であり、図８（ａ）及び（ｂ）は、図７に続く製造方
法を工程順に示す断面図である。
【０００４】図７（ａ）に示すように、例えば、シリコ
ン基板からなる半導体基板１０１の上に形成された絶縁
膜１０２に、この半導体基板１０１まで到達する容量コ
ンタクト１０３を開口する。そして、容量膜として、例
えば、膜厚が約８００Åであって、不純物として、例え
ば、リンが添加され、そのリン濃度は例えば、５×１０
１９乃至１．５×１０２０ｃｍ−３と比較的低濃度であ
るアモルファスシリコン膜（以下、ＤＯＰＯＳ膜とい
う。）１０４を形成する。
【０００５】次に、図７（ｂ）に示すように、半導体基
板１０１全面に亘り、ＳｉＯ2を塗布して５００℃以下
の温度で焼きしめ、シリコン酸化膜１０５を形成し、容
量コンタクト１０３内部をＳｉＯ2で充填する。
【０００６】次に、図７（ｃ）に示すように、シリコン
酸化膜１０５とＤＯＰＯＳ膜１０４とをエッチバックす
る。
【０００７】次に、図８（ａ）に示すように、絶縁膜１
０２を例えば、ウェットエッチングで除去し、ＤＯＰＯ
Ｓ膜１０４からなるシリンダスタック１０６を形成す
る。
【０００８】次に、図８（ｂ）に示すように、高真空中
で、例えば、ＳｉＨ4又はＳｉ2Ｈ6ガスを照射し真空中
で熱処理することにより、粒成長させてシリンダスタッ
ク１０６の外壁及び内壁に高密度に半球状のＨＳＧ（He
mi−Sphere−Grain）１０７を形成する。これにより、
スタック電極を有する半導体装置１００が形成される。
【０００９】
【発明が解決しようとする課題】しかし、シリンダスタ
ックの内壁側と外壁側とを構成するＤＯＰＯＳ膜１０４
のリン濃度は同一かつ、比較的低いため、ＨＳＧ１０７
の大きさは内壁側及び外壁側共に、５００乃至１０００
Å程度と比較的大きくなる。このことにより、１ＧＤＲ
ＡＭのように隣接するスタック電極間の距離が０．１μ
ｍ程度の微細なデバイスでは、図８（ｂ）に示すよう
に、隣接するスタック電極間でＨＳＧ１０７同士が接触
してしまい、スタック電極間でショートが生じてしまう
という問題点がある。
【００１０】また、ＨＳＧ１０７の大きさは、ＨＳＧ１
０７成長のプロセス条件によって変化する。図９は、従
来の他のスタック電極を有する半導体装置を示す断面図
である。図１０は、ＨＳＧ１０７の大きさの容量増加率
を示すグラフ図である。
【００１１】ＨＳＧ１０７成長はＳｉＨ4又はＳｉ2Ｈ6
ガスをアモルファスシリコンスタックに照射するプロセ
スと、それに続く真空中での熱処理プロセスの２段階か
らなる。ＨＳＧ１０７は、真空熱処理の時間が長くなる
につれて大きくなる。従って、真空熱処理の時間を短く
することで、ＨＳＧ１０７の大きさを小さくすることが
でき、その結果隣接スタック間でのＨＳＧ１０７の接触
を防止することができ、ショートも低減できる。
【００１２】この方法では、図９に示すように、シリン
ダ外壁側だけでなく、シリンダ内壁側のＨＳＧ１０７も
小さくなる。このＨＳＧ１０７の大きさが５００Å以下
に小さくなると、図１０に示すように、容量増大効果が
小さくなる。このため、シリンダスタック１０６内壁側
のＨＳＧ１０７は、通常の５００乃至１０００Å程度の
大きさのまま、シリンダスタック１０６外壁側のＨＳＧ
１０７のみ小さいスタック電極を有する半導体装置及び
製造方法の確立が望まれている。
【００１３】本発明はかかる問題点に鑑みてなされたも
のであって、スタック電極を形成するに際して、スタッ
ク電極を形成するＤＯＰＯＳ膜を、不純物の異なる少な
くとも２層の積層構造とすることにより、スタック電極
の外側のＨＳＧの大きさをスタック電極の内側のＨＳＧ
に比べて小さくすることができると共に、隣接するシリ
ンダスタック電極間のショートを防ぐことができるスタ
ック電極を有する半導体装置及びその製造方法を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】本願第１発明に係るスタ
ック電極を有する半導体装置は、半導体基板と、前記半
導体基板の上に形成されたアモルファスシリコンからな
るスタック電極と、前記スタック電極の内側に形成され
る第１成長粒と、前記スタック電極の外側に形成される
前記第１成長粒よりも小さい第２成長粒と、を有するこ
とを特徴とする。
【００１５】本願第２発明に係るスタック電極を有する
半導体装置は、半導体基板と、半導体基板の上に形成さ
れた絶縁膜と、前記絶縁膜の上に形成された第１のアモ
ルファスシリコンからなるスタック電極と、前記第１の
アモルファスシリコンからなるスタック電極の底部に形
成される第２のアモルファスシリコンからなるスタック
電極と、前記第１のアモルファスシリコンからなるスタ
ック電極の内側に形成される第１成長粒と、前記第１の
アモルファスシリコンからなるスタック電極の外側に形
成される前記第１成長粒よりも小さい第２成長粒と、を
有することを特徴とする。
【００１６】
【００１７】本発明においては、前記スタック電極は、
不純物が添加され、このスタック電極の内側と外側とで
は不純物濃度が異なり、内側よりも外側の方が不純物濃
度が高いことが好ましい。
【００１８】また、本発明においては、前記スタック電
極は、不純物が添加され、少なくとも不純物濃度が異な
る２層で形成され、前記スタック電極の内側よりも外側
の方が不純物濃度が高いことが好ましい。
【００１９】更に、本発明おいては、前記スタック電極
の外側を構成する第１スタック電極は、不純物としてリ
ンが添加され、その不純物濃度が、２．５×１０20ｃｍ
-3以上であり、前記スタック電極の内側を構成する第２
スタック電極は、不純物としてリンが添加され、その不
純物濃度が、２．０×１０20ｃｍ-3以下であることが好
ましい。
【００２０】本願第３発明に係るスタック電極を有する
半導体装置の製造方法は、半導体基板の上に絶縁膜を形
成し、前記絶縁膜の容量コンタクトとなる位置を開口す
る工程と、前記絶縁膜及び開口に不純物が添加された第
１アモルファスシリコン膜を形成する工程と、前記第１
アモルファスシリコン膜の上に、不純物が添加された前
記第１アモルファスシリコン膜よりも不純物濃度の低い
第２アモルファスシリコン膜を形成する工程と、前記第
２アモルファスシリコン膜の上にシリコン酸化膜を形成
する工程と、前記シリコン酸化膜を除去する工程と、真
空中でＳｉＨ ４ ガスを照射して、真空中で熱処理をし
て、前記第１及び第２アモルファスシリコン膜面上で粒
成長させる工程と、を有することを特徴とする。
【００２１】本願第４発明に係るスタック電極を有する
半導体装置の製造方法は、半導体基板の上に絶縁膜を形
成し、前記絶縁膜の上に、不純物が添加されたアモルフ
ァスシリコン膜を形成する工程と、前記アモルファスシ
リコン膜の上に絶縁膜を形成する工程と、フォトリソグ
ラフィーにより容量コンタクトとなる位置に前記アモル
ファスシリコン膜を残存させる工程と、前記半導体基板
及び絶縁膜の上に、不純物が添加された第１アモルファ
スシリコン膜を形成する工程と、前記第１アモルファス
シリコン膜の上に、不純物が添加された前記第１アモル
ファスシリコン膜よりも不純物濃度の低い第２アモルフ
ァスシリコン膜を形成する工程と、前記第１及び第２ア
モルファスシリコン膜をエッチバックする工程と、前記
酸化膜を除去する工程と、前記第１及び第２アモルファ
スシリコン膜面上で粒成長させる工程と、を有すること
を特徴とする。
【００２２】本願第５発明に係るスタック電極を有する
半導体装置の製造方法は、半導体基板の上に絶縁膜を形
成し、前記絶縁膜の容量コンタクトとなる位置を開口す
る工程と、前記絶縁膜及び開口に不純物が添加されたア
モルファスシリコン膜を形成する工程と、前記アモルフ
ァスシリコン膜面上で粒成長させる工程と、前記アモル
ファスシリコン膜の上にシリコン酸化膜を形成し、前記
アモルファスシリコン膜及びシリコン酸化膜をエッチバ
ックする工程と、前記容量コンタクトの開口に残存して
いるシリコン酸化膜を除去する工程と、を有することを
特徴とする。
【００２３】本願第６発明に係るスタック電極を有する
半導体装置の製造方法は、半導体基板の上に絶縁膜を形
成し、前記絶縁膜の容量コンタクトとなる位置を開口す
る工程と、前記絶縁膜及び容量コンタクトの上に不純物
が添加されたアモルファスシリコン膜を形成すると同時
に、前記アモルファスシリコン膜面上で粒成長させる工
程と、前記アモルファスシリコン膜の上にシリコン酸化
膜を形成し、前記アモルファスシリコン膜及びシリコン
酸化膜をエッチバックする工程と、前記容量コンタクト
の開口に残存しているシリコン酸化膜を除去する工程
と、を有することを特徴とする。
【００２４】本発明においては、前記第１アモルファス
シリコン膜は、不純物としてリンが添加され、その不純
物濃度が２．５×１０20ｃｍ-3以上であり、第２アモル
ファスシリコン膜は、不純物としてリンが添加され、そ
の不純物濃度が２．０×１０ 20ｃｍ-3以下であることが
好ましい。
【００２５】本発明においては、スタック電極の内側と
外側とに形成される第１及び第２成長粒の大きさを変え
ることにより、スタック電極間の間隔を狭めることがで
きる。
【００２６】
【発明の実施の形態】以下、本発明の実施例について、
添付の図面を参照して詳細に説明する。図１は、本発明
の第１実施例に係るスタック電極を有する半導体装置を
示す断面図である。図２(ａ）乃至（ｄ）は、本発明の
第１実施例に係るスタック電極を有する半導体装置の製
造方法を示す断面図である。
【００２７】本実施例の半導体装置１において、例え
ば、シリコン基板からなる半導体基板３の上に、アモル
ファスシリコンからなるスタック電極２が形成されてい
る。このスタック電極２は、例えば、リン等の不純物が
添加されていて、この不純物濃度が異なる第１スタック
電極６と第２スタック電極８とが積層されて形成されて
いる。この第１スタック電極６は、底を有する筒状に形
成されている。この第１スタック電極６の内側には、第
２スタック電極８が形成され、外側には、第１成長粒で
ある第１ＨＳＧ７が形成されている。この第２スタック
電極８は、第１スタック電極６と相似な底を有する筒状
に形成されている。この第２スタック電極８の内側に
は、第２成長粒である第２ＨＳＧ９が形成されている。
第１スタック電極６に形成されている第１ＨＳＧ７は、
第２スタック電極８に形成されている第２ＨＳＧ９と比
較して、第１ＨＳＧ７の方が小さい。また、第１スタッ
ク電極６と第２スタック電極８とでは、不純物濃度も異
なり、第１スタック電極６の方が、第２スタック電極８
よりも不純物濃度が低い。
【００２８】これにより、スタック電極２内に不純物濃
度の異なる第１スタック電極６及び第２スタック電極８
を形成することにより、成長粒である半球状のＨＳＧの
大きさをスタック電極の外側と内側とで、変化させるこ
とができ、外側のＨＳＧ大きさを内側のＨＳＧと比較し
て小さくすることができる。従って、スタック電極２間
のショートを防止することができると共に、スタック電
極２間の小さい半導体装置１に適用することができる。
【００２９】次に、本実施例に係るスタック電極を有す
る半導体装置の製造方法について図１及び図２に基づい
て説明する。先ず、図２(ａ）に示すように、半導体基
板３の上に絶縁膜４を形成する。半導体基板３の上に形
成された絶縁膜４に、半導体基板３まで到達する容量コ
ンタクト５を開口する。そして、この容量コンタクト５
に、例えば、膜厚が約４００Åの第１スタック電極６と
なる不純物としてリンが添加され、このリン濃度が例え
ば、１．５×１０20ｃｍ-3以上の第１ＤＯＰＯＳ膜６ａ
を、例えば、温度が５３０℃乃至５５０℃の範囲で形成
する。次に、この第１ＤＯＰＯＳ膜６ａの上に、リン濃
度が、例えば、５×１０19ｃｍ-3乃至１．５×１０20ｃ
ｍ-3、膜厚が約４００Åの第１ＤＯＰＯＳ膜６ａと比較
して低濃度である第２スタック電極となる第２ＤＯＰＯ
Ｓ膜８ａを、例えば、温度が５３０℃乃至５５０℃の範
囲で形成する。このようにして、外側の高リン濃度層、
内側の低リン濃度層を有する第１ＤＯＰＯＳ膜６ａ及び
第２ＤＯＰＯＳ膜８ａからなる積層膜１０の積層構造が
形成される。
【００３０】次に、図２(ｂ）に示すように、半導体基
板３全面に亘り、例えば、ＳｉＯ2を塗布して５００℃
以下の温度で焼きしめ、シリコン酸化膜１１を形成し、
容量コンタクト５内部をＳｉＯ2で充填する。
【００３１】次に、図２(ｃ）に示すように、シリコン
酸化膜１１、第１ＤＯＰＯＳ膜６ａ及び第２ＤＯＰＯＳ
膜８ａをエッチバックする。
【００３２】次に、図２(ｄ）に示すように、絶縁膜４
を例えば、ＨＦ溶液を使用したウェットエッチングで除
去し、積層膜１０からなるシリンダスタック１２を形成
する。そして、高真空中で、例えば、ＳｉＨ4又はＳｉ2
Ｈ6ガスを照射して、真空中で例えば、温度が５５０℃
乃至５８０℃の範囲で熱処理し、シリンダスタック１２
の内壁と外壁とで粒成長させて、高密度の第１及び第２
ＨＳＧ７、９を形成する。スタック電極２の内壁側の第
２ＤＯＰＯＳ膜８ａのリン濃度は、第１ＤＯＰＯ膜６ａ
と比較して低濃度であるため、第２ＨＳＧ９の大きさは
５００乃至１０００Å程度となるが、シリンダ外壁側の
第１ＤＯＰＯ膜６ａのリン濃度が高いため、第１ＨＳＧ
７の大きさはシリンダ内壁側に比べて小さくなる。そし
て、図１に示すように、スタック電極２を有する半導体
装置１が形成される。
【００３３】これにより、スタック電極２を不純物濃度
が異なる積層膜を使用して形成することにより、ＨＳＧ
の大きさを制御することができる。従って、スタック電
極２の間隔の小さな半導体装置１に適用することができ
る。
【００３４】本実施例においては、スタック電極２を第
１及び第２スタック電極６、８の２層からなる積層膜１
０としたが、本発明は特にこれに限定されるものではな
く、スタック電極２の内側と外側との不純物濃度が異な
る形態をとればよく、２層以上の積層膜１０とすること
もできる。
【００３５】次に、本発明の第２実施例について、図３
及び図４を参照して具体的に説明する。なお、図１及び
図２に示す第１実施例と同一構成物には、同一符号を付
しその詳細な説明は省略する。図３は、本発明の第２実
施例に係るスタック電極を有する半導体装置を示す断面
図である。図４（ａ）乃至（ｄ）は、本発明の第２実施
例に係るスタック電極を有する半導体装置の製造方法を
工程順に示す断面図である。
【００３６】本実施例においては、第１実施例と比較し
て、半導体基板３の上に絶縁膜１３が形成されている。
この絶縁膜１３の上に、第１のアモルファスシリコンか
らなるスタック電極２として、筒状の第１スタック電極
６が形成され、その外側に第２スタック電極８が形成さ
れている。第２のアモルファスシリコンからなるスタッ
ク電極２として、第２スタック電極８の底部には、不純
物として、例えば、リンが添加された第３ＤＯＰＯＳ膜
１４が形成されている。第１スタック電極６の外側に
は、第１成長粒である第１ＨＳＧ７が形成され、第２ス
タック電極８の内側には、第２成長粒である第２ＨＳＧ
９が形成されている点で異なり、それ以外は同一であ
る。
【００３７】これにより、スタック電極２内に不純物濃
度の異なる第１スタック電極６及び第２スタック電極８
を形成することにより、成長粒であるＨＳＧの大きさを
スタック電極の外側と内側とで、変化させることがで
き、外側の第１ＨＳＧ７の大きさを内側の第２ＨＳＧ９
と比較して小さくすることができる。従って、スタック
電極２間の小さい半導体装置１に適用することができ
る。
【００３８】次に、本実施例に係るスタックを有する半
導体装置の製造方法について図３及び図４に基づいて説
明する。先ず、図４（ａ）に示すように、半導体基板１
の上に絶縁膜１３を形成する。この絶縁膜１３の上に、
不純物として、例えば、リンが添加された例えば、膜厚
が３００乃至１０００Åの第３ＤＯＰＯＳ膜１４を形成
する。この第３ＤＯＰＯＳ膜１４の上に、例えば、膜厚
が５０００乃至１００００Åの酸化膜１５を５００℃以
下の温度で形成する。この酸化膜１５と第３ＤＯＰＯＳ
膜１４とをフォトリソグラフィー及びエッチングによ
り、スタック電極２形成予定領域だけ残すようにスタッ
ク形状に加工する。
【００３９】次に、図４（ｂ）に示すように、半導体基
板３及び酸化膜１５の上に、不純物として、例えば、リ
ンが添加され、このリン濃度が５×１０19ｃｍ-3乃至
１．５×１０20ｃｍ-3であり、例えば、膜厚が約４００
Åの第１ＤＯＰＯＳ膜６ａを、例えば、温度が５３０℃
乃至５５０℃の範囲で形成する。次に、第１ＤＯＰＯＳ
膜６ａの上に、不純物として、例えば、リンが添加さ
れ、このリン濃度が１．５×１０20ｃｍ-3以上であり、
膜厚が約４００Åの第２ＤＯＰＯＳ膜８ａを、例えば、
温度が５３０℃乃至５５０℃の範囲で形成する。このよ
うにして、外側の高リン濃度層、内側の低リン濃度層を
有する第１ＤＯＰＯＳ膜６ａ及び第２ＤＯＰＯＳ膜８ａ
からなる積層膜１０の積層構造が形成される。
【００４０】次に、図４（ｃ）に示すように、第１ＤＯ
ＰＯＳ膜６ａ及び第２ＤＯＰＯＳ膜８ａからなる積層膜
１０をエッチバックし、第１ＤＯＰＯＳ膜６ａ及び第２
ＤＯＰＯＳ膜８ａを酸化膜１５の側面にのみ残す。
【００４１】次に、図４（ｄ）に示すように、例えば、
ＨＦ溶液を使用したウェットエッチングにより酸化膜１
５を除去し、積層膜１０によるシリンダスタック１２を
形成する。そして、高真空中で、例えば、ＳｉＨ4又は
Ｓｉ2Ｈ6ガスを照射し真空中で例えば、温度が５５０℃
乃至５８０℃の範囲で熱処理し、シリンダスタック１２
の内壁と外壁とで粒成長させて、高密度の第１及び第２
ＨＳＧ７、９を形成する。シリンダスタック１２の内壁
側の第２ＤＯＰＯＳ膜８ａのリン濃度は第１ＤＯＰＯＳ
膜６ａと比較して低いため、第２ＨＳＧ９の大きさは５
００乃至１０００Å程度となるが、シリンダスタック１
２の外壁側の第１ＤＯＰＯＳ膜６ａの第２ＤＯＰＯＳ膜
８ａよりもリン濃度が高いため、第１ＨＳＧ７の大きさ
はシリンダスタック１２の内壁側に比べて小さくなる。
そして、図４に示すように、スタック電極２を有する半
導体装置１が形成される。
【００４２】これにより、不純物濃度の異なる第１スタ
ック電極６及び第２スタック電極８積層して形成するこ
とにより、ＨＳＧの大きさをスタック電極の外側と内側
とで、変化させることができ、外側のＨＳＧ大きさを内
側のＨＳＧと比較して小さくすることができる。従っ
て、スタック電極２間の小さい半導体装置１に適用する
ことができる。
【００４３】本実施例においては、スタック電極２を第
１及び第２スタック電極６、８の２層からなる積層膜１
０としたが、本発明は特にこれに限定されるものではな
く、スタック電極２の内側と外側との不純物濃度が異な
る形態をとればよく、２層以上の積層膜１０とすること
もできる。
【００４４】次に、本発明の第３実施例について図５及
び図６を参照して具体的に説明する。なお、図１及び図
２に示す第１実施例と同一構成物には、同一符号を付し
その詳細な説明は省略する。図５は、本発明の第３実施
例の製造方法により製造されたスタック電極を有する半
導体装置を示す断面図である。図６（ａ）乃至（ｃ）
は、本発明の第３実施例に係るスタック電極を有する半
導体装置の製造方法を工程順に示す断面図である。
【００４５】本実施例により製造された半導体装置にお
いては、第１実施例と比較して、半導体基板３の上にア
モルファスシリコンからなるスタック電極２が形成され
ていて、そのスタック電極２の内側には、成長粒である
ＨＳＧ７ａが形成されている点で異なり、それ以外は同
一構成である。
【００４６】これにより、スタック電極２の外側には、
ＨＳＧ７ａが形成されないために、よりスタック電極２
の間が近接している半導体装置１に適用することができ
る。
【００４７】次に、本実施例に係るスタック電極を有す
る半導体装置の製造方法について説明する。先ず、図６
（ａ）に示すように、半導体基板３の上に絶縁膜４を形
成する。この絶縁膜４に半導体基板３まで到達する容量
コンタクト５を開口する。そして、この容量コンタクト
５に、不純物として、例えば、リンが添加され、このリ
ン濃度が５×１０１９ｃｍ−３乃至１．５×１０２０ｃ
ｍ−３であって、膜厚が約８００ÅのＤＯＰＯＳ膜２ａ
を、例えば、温度が５３０℃乃至５５０℃の範囲で形成
する。
【００４８】次に、図６（ｂ）に示すように、高真空中
で、例えば、ＳｉＨ4又はＳｉ2Ｈ6ガスを照射して、真
空中で例えば、温度が５５０℃乃至５８０℃の範囲で熱
処理し、ＤＯＰＯＳ膜２ａの内壁に高密度のＨＳＧ７ａ
を形成する。
【００４９】次に、図６（ｃ）に示すように、ＤＯＰＯ
Ｓ膜２ａの全面に亘りＳｉＯ2を塗布して、焼きしめ、
シリコン酸化膜１１を形成し、容量コンタクト５内部を
ＳｉＯ2で充填する。そして、シリコン酸化膜１１とＤ
ＯＰＯＳ膜２ａとをエッチバックする。次に、絶縁膜４
を例えば、ＨＦ溶液を使用したウェットエッチングで除
去し、ＤＯＰＯＳ膜２ａによるシリンダスタック（図示
せず）を形成する。シリンダスタック内部のシリコン酸
化膜１１を除去する。そして、図５に示すように、スタ
ック電極２を有する半導体装置１が形成される。
【００５０】これにより、スタック電極２の外側にＨＳ
Ｇ７ａを有しない半導体装置１を形成することができ
る。従って、よりスタック電極２間隔の小さい半導体装
置に適用することができる。
【００５１】本実施例においては、ＨＳＧ７ａの形成を
ＤＯＰＯＳ膜２ａの形成とＨＳＧ７ａの成長とに分割し
て行っているが、これに限定されるものではなく、ＤＯ
ＰＯＳ膜２ａをＣＶＤ法で形成する場合において、ＤＯ
ＰＯＳ膜２ａの成膜温度をアモルファスシリコンが形成
される温度と、多結晶シリコンが形成される温度の遷移
領域である、例えば、温度が５５０℃乃至５８０℃の範
囲に設定することにより、ＤＯＰＯＳ膜２ａを形成する
と同時に、粒成長も行いＨＳＧ７ａを形成することがで
きる。即ち、スタック電極２の壁部分と内壁の凹凸を同
時に形成することができる。このことにより、スタック
電極２を有する半導体装置１の製造工程を低減すること
ができる。
【００５２】上述のいずれの実施例においても、半導体
基板３の上に絶縁膜４は、酸化膜又は窒化膜とすること
ができる。
【００５３】
【発明の効果】以上詳述したように本発明においては、
スタック電極を不純物濃度の異なる第１スタック電極及
び第２スタック電極の２層構造にすることにより、ＨＳ
Ｇの大きさを制御することができ、ＨＳＧ同士の接触に
よるショートを防止することができる。
【００５４】
【図面の簡単な説明】
【図１】本発明の第１実施例に係るスタック電極を有す
る半導体装置を示す断面図である。
【図２】（ａ）乃至（ｄ）は、本発明の第１実施例に係
るスタック電極を有する半導体装置の製造方法を示す断
面図である。
【図３】本発明の第２実施例に係るスタック電極を有す
る半導体装置を示す断面図である。
【図４】（ａ）乃至（ｄ）は、本発明の第２実施例に係
るスタック電極を有する半導体装置の製造方法を工程順
に示す断面図である。
【図５】本発明の第３実施例に係る製造方法により製造
されたスタック電極を有する半導体装置を示す断面図で
ある。
【図６】（ａ）乃至（ｃ）は、本発明の第３実施例に係
るスタック電極を有する半導体装置の製造方法を工程順
に示す断面図である。
【図７】（ａ）乃至（ｃ）は、従来のスタック電極を有
する半導体装置の製造方法を工程順に示す断面図であ
る。
【図８】（ａ）及び（ｂ）は、図７に続く製造方法を工
程順に示す断面図である。
【図９】従来の他のスタック電極を有する半導体装置を
示す断面図である。
【図１０】ＨＳＧの大きさの容量増加率を示すグラフ図
である。
【符号の説明】
１、１００；半導体装置 ２；スタック電極 ２ａ、１０４；ＤＯＰＯＳ膜 ３、１０１；半導体基板 ４、１０２；絶縁膜 ５、１０３；容量コンタクト ６；第１スタック電極 ６ａ；第１ＤＯＰＯＳ膜 ７；第１ＨＳＧ ７ａ、１０７；ＨＳＧ ８；第２スタック電極 ８ａ；第２ＤＯＰＯＳ膜 ９；第２ＨＳＧ １０；積層膜 １１、１０５；シリコン酸化膜 １２、１０６；シリンダスタック １３；絶縁膜 １４；第３ＤＯＰＯＳ膜 １５；酸化膜
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板と、前記半導体基板の上に形
    成されたアモルファスシリコンからなるスタック電極
    と、前記スタック電極の内側に形成される第１成長粒
    と、前記スタック電極の外側に形成される前記第１成長
    粒よりも小さい第２成長粒と、を有することを特徴とす
    るスタック電極を有する半導体装置。
  2. 【請求項２】 半導体基板と、半導体基板の上に形成さ
    れた絶縁膜と、前記絶縁膜の上に形成された第１のアモ
    ルファスシリコンからなるスタック電極と、前記第１の
    アモルファスシリコンからなるスタック電極の底部に形
    成される第２のアモルファスシリコンからなるスタック
    電極と、前記第１のアモルファスシリコンからなるスタ
    ック電極の内側に形成される第１成長粒と、前記第１の
    アモルファスシリコンからなるスタック電極の外側に形
    成される前記第１成長粒よりも小さい第２成長粒と、を
    有することを特徴とするスタック電極を有する半導体装
    置。
  3. 【請求項３】 前記スタック電極は、不純物が添加さ
    れ、このスタック電極の内側と外側とでは不純物濃度が
    異なり、内側よりも外側の方が不純物濃度が高いことを
    特徴とする請求項１又は２に記載のスタック電極を有す
    る半導体装置。
  4. 【請求項４】 前記スタック電極は、不純物が添加さ
    れ、少なくとも不純物濃度が異なる２層で形成され、前
    記スタック電極の内側よりも外側の方が不純物濃度が高
    いことを特徴とする請求項１又は２に記載のスタック電
    極を有する半導体装置。
  5. 【請求項５】 前記スタック電極の外側を構成する第１
    スタック電極は、不純物としてリンが添加され、その不
    純物濃度が、２．５×１０２０ｃｍ−３以上であり、前
    記スタック電極の内側を構成する第２スタック電極は、
    不純物としてリンが添加され、その不純物濃度が、２．
    ０×１０２０ｃｍ−３以下であることを特徴とする請求
    項４に記載のスタック電極を有する半導体装置。
  6. 【請求項６】 半導体基板の上に絶縁膜を形成し、前記
    絶縁膜の容量コンタクトとなる位置を開口する工程と、
    前記絶縁膜及び開口に不純物が添加された第１アモルフ
    ァスシリコン膜を形成する工程と、前記第１アモルファ
    スシリコン膜の上に、不純物が添加された前記第１アモ
    ルファスシリコン膜よりも不純物濃度の低い第２アモル
    ファスシリコン膜を形成する工程と、前記第２アモルフ
    ァスシリコン膜の上にシリコン酸化膜を形成する工程
    と、前記シリコン酸化膜を除去する工程と、真空中でＳ
    ｉＨ ４ ガスを照射して、真空中で熱処理をして、前記第
    １及び第２アモルファスシリコン膜面上で粒成長させる
    工程と、を有することを特徴とするスタック電極を有す
    る半導体装置の製造方法。
  7. 【請求項７】 半導体基板の上に絶縁膜を形成し、前記
    絶縁膜の上に、不純物が添加されたアモルファスシリコ
    ン膜を形成する工程と、前記アモルファスシリコン膜の
    上に絶縁膜を形成する工程と、フォトリソグラフィーに
    より容量コンタクトとなる位置に前記アモルファスシリ
    コン膜を残存させる工程と、前記半導体基板及び絶縁膜
    の上に、不純物が添加された第１アモルファスシリコン
    膜を形成する工程と、前記第１アモルファスシリコン膜
    の上に、不純物が添加された前記第１アモルファスシリ
    コン膜よりも不純物濃度の低い第２アモルファスシリコ
    ン膜を形成する工程と、前記第１及び第２アモルファス
    シリコン膜をエッチバックする工程と、前記酸化膜を除
    去する工程と、前記第１及び第２アモルファスシリコン
    膜面上で粒成長させる工程と、を有することを特徴とす
    るスタック電極を有する半導体装置の製造方法。
  8. 【請求項８】 半導体基板の上に絶縁膜を形成し、前記
    絶縁膜の容量コンタクトとなる位置を開口する工程と、
    前記絶縁膜及び開口に不純物が添加されたアモルファス
    シリコン膜を形成する工程と、前記アモルファスシリコ
    ン膜面上で粒成長させる工程と、前記アモルファスシリ
    コン膜の上にシリコン酸化膜を形成し、前記アモルファ
    スシリコン膜及びシリコン酸化膜をエッチバックする工
    程と、前記容量コンタクトの開口に残存しているシリコ
    ン酸化膜を除去する工程と、を有することを特徴とする
    スタック電極を有する半導体装置の製造方法。
  9. 【請求項９】 半導体基板の上に絶縁膜を形成し、前記
    絶縁膜の容量コンタクトとなる位置を開口する工程と、
    前記絶縁膜及び容量コンタクトの上に不純物が添加され
    たアモルファスシリコン膜を形成すると同時に、前記ア
    モルファスシリコン膜面上で粒成長させる工程と、前記
    アモルファスシリコン膜の上にシリコン酸化膜を形成
    し、前記アモルファスシリコン膜及びシリコン酸化膜を
    エッチバックする工程と、前記容量コンタクトの開口に
    残存しているシリコン酸化膜を除去する工程と、を有す
    ることを特徴とするスタック電極を有する半導体装置の
    製造方法。
  10. 【請求項１０】 前記第１アモルファスシリコン膜は、
    不純物としてリンが添加され、その不純物濃度が２．５
    ×１０２０ｃｍ−３以上であり、第２アモルファスシリ
    コン膜は、不純物としてリンが添加され、その不純物濃
    度が２．０×１０２０ｃｍ−３以下であることを特徴と
    する請求項６又は７に記載のスタック電極を有する半導
    体装置の製造方法。
JP33483398A 1998-11-25 1998-11-25 スタック電極を有する半導体装置及びその製造方法 Expired - Fee Related JP3173481B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33483398A JP3173481B2 (ja) 1998-11-25 1998-11-25 スタック電極を有する半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33483398A JP3173481B2 (ja) 1998-11-25 1998-11-25 スタック電極を有する半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000164828A JP2000164828A (ja) 2000-06-16
JP3173481B2 true JP3173481B2 (ja) 2001-06-04

Family

ID=18281739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33483398A Expired - Fee Related JP3173481B2 (ja) 1998-11-25 1998-11-25 スタック電極を有する半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3173481B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368978B1 (ko) * 2001-04-30 2003-01-24 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
JP4579453B2 (ja) * 2001-06-04 2010-11-10 Ｏｋｉセミコンダクタ株式会社 シリンダ型キャパシタの製造方法
JP2003282733A (ja) 2002-03-26 2003-10-03 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
JP2000164828A (ja) 2000-06-16

Similar Documents

Publication Publication Date Title
JP2795313B2 (ja) 容量素子及びその製造方法
KR960005245B1 (ko) 반도체장치의 제조방법
US5608247A (en) Storage capacitor structures using CVD tin on hemispherical grain silicon
JP3763714B2 (ja) 半球形グレーンキャパシタ及びその形成方法
JP3484279B2 (ja) 高容量キャパシタの製造方法
JP3222944B2 (ja) Ｄｒａｍセルのキャパシタの製造方法
JP2817645B2 (ja) 半導体装置の製造方法
JP2937395B2 (ja) 半導体素子
US5710075A (en) Method to increase surface area of a storage node electrode, of an STC structure, for DRAM devices
US6143605A (en) Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon
US5817554A (en) Use of a grated top surface topography for capacitor structures
US6809001B2 (en) Semiconductor device and method for producing a semiconductor device
JP3173481B2 (ja) スタック電極を有する半導体装置及びその製造方法
JP2633395B2 (ja) 半導体メモリ素子の製造方法
JP3173472B2 (ja) 半導体装置及び半導体装置の製造方法
US6368913B1 (en) Method of manufacturing a semiconductor device and a semiconductor device
US5792688A (en) Method to increase the surface area of a storage node electrode, of an STC structure, for DRAM devices, via formation of polysilicon columns
US6404005B1 (en) Methods of forming capacitors and related integrated circuitry
JPH0621393A (ja) 半導体メモリー装置の製造方法
JP2882217B2 (ja) 半導体素子の製造方法
US6124182A (en) Method of forming stacked capacitor
JP2800408B2 (ja) 半導体装置の製造方法
JP3082691B2 (ja) 半導体装置及びその製造方法
JP3149820B2 (ja) 半導体素子の製造方法
US20030186510A1 (en) Seniconductor memory device with capacitor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees