JP2692402B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2692402B2 JP2692402B2 JP3053933A JP5393391A JP2692402B2 JP 2692402 B2 JP2692402 B2 JP 2692402B2 JP 3053933 A JP3053933 A JP 3053933A JP 5393391 A JP5393391 A JP 5393391A JP 2692402 B2 JP2692402 B2 JP 2692402B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- silicon film
- manufacturing
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造方法
に関するものである。
に関するものである。
【０００２】
【従来の技術】近年、ＤＲＡＭの高集積化に伴いセルサ
イズは縮小し、キャパシターの面積は小さくなる傾向に
ある。そこで、十分な容量を確保するため、容量部面積
が大きく、耐α線特性や容量部間の干渉が少ないスタッ
クトキャパシタやトレンチスタックトキャパシタが用い
られている。しかし、６４ＭｂｉｔのＤＲＡＭでは、セ
ル面積が１．５μｍ2以下になると見込まれており、こ
れらの構造を用いたとしても、容量絶縁膜として酸化膜
換算膜厚で５０Å以下の容量絶縁膜が要求される。この
ように薄い容量絶縁膜を欠陥なく均質にチップ全体に形
成することは極めて難しい。そこで、容量部の面積を増
やすことで容量膜厚を現状維持する方法が提案されてい
る。本発明者は特願平２−７２４６２号（平成２年３月
２０日出願）でＬＰＣＶＤ法により表面に半円球状のグ
レインが緻密に成長したシリコン膜を形成し、これを形
状加工しスタックトキャパシタ電極に適用している。シ
リコンの凹凸を表面に形成したことにより、表面積を有
効に増加させた。この技術を用いることにより、厚さ１
００Å程度の酸化膜換算膜厚の容量絶縁膜で十分な蓄積
電荷を蓄え、リーク電流も減少させている。
イズは縮小し、キャパシターの面積は小さくなる傾向に
ある。そこで、十分な容量を確保するため、容量部面積
が大きく、耐α線特性や容量部間の干渉が少ないスタッ
クトキャパシタやトレンチスタックトキャパシタが用い
られている。しかし、６４ＭｂｉｔのＤＲＡＭでは、セ
ル面積が１．５μｍ2以下になると見込まれており、こ
れらの構造を用いたとしても、容量絶縁膜として酸化膜
換算膜厚で５０Å以下の容量絶縁膜が要求される。この
ように薄い容量絶縁膜を欠陥なく均質にチップ全体に形
成することは極めて難しい。そこで、容量部の面積を増
やすことで容量膜厚を現状維持する方法が提案されてい
る。本発明者は特願平２−７２４６２号（平成２年３月
２０日出願）でＬＰＣＶＤ法により表面に半円球状のグ
レインが緻密に成長したシリコン膜を形成し、これを形
状加工しスタックトキャパシタ電極に適用している。シ
リコンの凹凸を表面に形成したことにより、表面積を有
効に増加させた。この技術を用いることにより、厚さ１
００Å程度の酸化膜換算膜厚の容量絶縁膜で十分な蓄積
電荷を蓄え、リーク電流も減少させている。
【０００３】
【発明が解決しようとする課題】しかし、上述の凸凹表
面を有するシリコン膜を形成した後、これを形状加工し
デバイスに適用するという方法では、電極加工時にエッ
チングした部分が滑らかになってしまい、表面積増加の
効果が小さくなってしまうという欠点をもつ。また、ス
タックトキャパシタ電極側壁などは形状加工時にエッチ
ング雰囲気に晒されているため、側壁凹凸がエッチング
されてしまう可能性が残る。一方で凸凹の形成をシリコ
ン膜堆積時に行うため、凸凹を形成したくない部分にも
凸凹が形成されてしまうという問題も残る。
面を有するシリコン膜を形成した後、これを形状加工し
デバイスに適用するという方法では、電極加工時にエッ
チングした部分が滑らかになってしまい、表面積増加の
効果が小さくなってしまうという欠点をもつ。また、ス
タックトキャパシタ電極側壁などは形状加工時にエッチ
ング雰囲気に晒されているため、側壁凹凸がエッチング
されてしまう可能性が残る。一方で凸凹の形成をシリコ
ン膜堆積時に行うため、凸凹を形成したくない部分にも
凸凹が形成されてしまうという問題も残る。
【０００４】そこで本発明の目的はスタックトキャパシ
タ蓄積電極全面に凹凸を形成するデバイスを実現するた
めの簡易な製造方法を提供することにある。
タ蓄積電極全面に凹凸を形成するデバイスを実現するた
めの簡易な製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明の製造方法によっ
て得られる半導体素子の構造は、表面形状にかかわら
ず、電極表面全面にシリコン膜のグレインに起因する凹
凸を有するものである。
て得られる半導体素子の構造は、表面形状にかかわら
ず、電極表面全面にシリコン膜のグレインに起因する凹
凸を有するものである。
【０００６】前記目的を達成するための具体的な製造方
法としては、滑らかな表面を有するアモルファスシリコ
ンを任意の形状に加工した後、加工時にアモルファスシ
リコン表面に形成された酸化膜及び炭素を取り除き、次
いで真空中あるいは不活性ガス等の非酸化雰囲気中で加
熱処理することにより、アモルファスシリコン表面から
結晶化を生じさせ、シリコン膜表面に凹凸を形成するも
のである。
法としては、滑らかな表面を有するアモルファスシリコ
ンを任意の形状に加工した後、加工時にアモルファスシ
リコン表面に形成された酸化膜及び炭素を取り除き、次
いで真空中あるいは不活性ガス等の非酸化雰囲気中で加
熱処理することにより、アモルファスシリコン表面から
結晶化を生じさせ、シリコン膜表面に凹凸を形成するも
のである。
【０００７】また前述のドライエッチング後の表面清浄
化処理として、アモルファスシリコン膜の表面を汚染し
ている炭素をオゾンガスを用いた光表面処理により低温
で還元除去した後に、アモルファスシリコン膜表面上の
自然酸化膜を除去し、真空中あるいは不活性ガス等の非
酸化雰囲気中で加熱処理することにより、アモルファス
シリコン膜の表面から結晶化を生じさせ、シリコン膜の
グレインに起因する凹凸を形成するものである。
化処理として、アモルファスシリコン膜の表面を汚染し
ている炭素をオゾンガスを用いた光表面処理により低温
で還元除去した後に、アモルファスシリコン膜表面上の
自然酸化膜を除去し、真空中あるいは不活性ガス等の非
酸化雰囲気中で加熱処理することにより、アモルファス
シリコン膜の表面から結晶化を生じさせ、シリコン膜の
グレインに起因する凹凸を形成するものである。
【０００８】さらにドライエッチング後の表面清浄化処
理としてアモルファスシリコン膜の表面を汚染している
炭素並びに表面のダメージを受けたシリコン層をハロゲ
ン系ガスを用いた光表面処理により低温で還元除去した
後に、アモルファスシリコン膜表面上の自然酸化膜を除
去し、真空中あるいは不活性ガス等の非酸化雰囲気中で
加熱処理することにより、アモルファスシリコン膜の表
面から結晶化を生じさせ、シリコン膜のグレインに起因
する凹凸を形成してもよい。
理としてアモルファスシリコン膜の表面を汚染している
炭素並びに表面のダメージを受けたシリコン層をハロゲ
ン系ガスを用いた光表面処理により低温で還元除去した
後に、アモルファスシリコン膜表面上の自然酸化膜を除
去し、真空中あるいは不活性ガス等の非酸化雰囲気中で
加熱処理することにより、アモルファスシリコン膜の表
面から結晶化を生じさせ、シリコン膜のグレインに起因
する凹凸を形成してもよい。
【０００９】また本発明の製造方法においては、ＲＩＥ
後のアモルファスシリコン膜の表面をハロゲン系ガスを
用いて光表面処理を行い、炭素，自然酸化膜及びＲＩＥ
によるダメージを受けたシリコン膜を同時に除去し、次
いで光表面処理後、真空中あるいは不活性ガス等の非酸
化雰囲気中でアモルファスシリコン膜を加熱処理するこ
とにより、アモルファスシリコン膜に凹凸を形成するも
のである。
後のアモルファスシリコン膜の表面をハロゲン系ガスを
用いて光表面処理を行い、炭素，自然酸化膜及びＲＩＥ
によるダメージを受けたシリコン膜を同時に除去し、次
いで光表面処理後、真空中あるいは不活性ガス等の非酸
化雰囲気中でアモルファスシリコン膜を加熱処理するこ
とにより、アモルファスシリコン膜に凹凸を形成するも
のである。
【００１０】
【作用】本発明者は滑らかな表面を有するアモルファス
シリコンをエッチング等により形状加工を施した後、こ
の形状加工処理によりアモルファスシリコン表面に形成
された酸化膜や炭素を取り除き、さらに真空中あるいは
非酸化雰囲気中で加熱処理することでアモルファスシリ
コン表面から結晶化が始まり膜表面に凹凸が形成され、
膜の表面積が増加することを見出した。
シリコンをエッチング等により形状加工を施した後、こ
の形状加工処理によりアモルファスシリコン表面に形成
された酸化膜や炭素を取り除き、さらに真空中あるいは
非酸化雰囲気中で加熱処理することでアモルファスシリ
コン表面から結晶化が始まり膜表面に凹凸が形成され、
膜の表面積が増加することを見出した。
【００１１】前述の形状加工後の表面清浄化方法とし
て、自然酸化膜をＨＦ等で除去しただけではアモルファ
スシリコン表面に炭素等の汚染が残ってしまう。このた
め、真空中あるいは非酸化雰囲気中で加熱処理してもシ
リコン原子のマイグレーションが抑制されてしまい、表
面に緻密な凹凸を形成することができない。また炭素の
汚染除去はアモルファスシリコンが結晶化する温度以下
で行わなければ、アモルファスシリコンが結晶化してし
まい、表面に凹凸を形成することができない。そこで、
アモルファスシリコン表面を汚染している炭素をオゾン
ガスを用いた光表面処理により低温で還元除去した後
に、自然酸化膜を除去し真空中あるいは非酸化雰囲気中
で加熱処理することにより、シリコン膜表面に緻密な凹
凸が形成できる本方法を提供する。
て、自然酸化膜をＨＦ等で除去しただけではアモルファ
スシリコン表面に炭素等の汚染が残ってしまう。このた
め、真空中あるいは非酸化雰囲気中で加熱処理してもシ
リコン原子のマイグレーションが抑制されてしまい、表
面に緻密な凹凸を形成することができない。また炭素の
汚染除去はアモルファスシリコンが結晶化する温度以下
で行わなければ、アモルファスシリコンが結晶化してし
まい、表面に凹凸を形成することができない。そこで、
アモルファスシリコン表面を汚染している炭素をオゾン
ガスを用いた光表面処理により低温で還元除去した後
に、自然酸化膜を除去し真空中あるいは非酸化雰囲気中
で加熱処理することにより、シリコン膜表面に緻密な凹
凸が形成できる本方法を提供する。
【００１２】さらにドライエッチング後の表面清浄化処
理としてアモルファスシリコン表面を汚染している炭
素，自然酸化膜並びに表面のダメージを受けたシリコン
層をハロゲン系ガスを用いて光表面処理により低温で還
元除去した後に、真空中あるいは非酸化雰囲気中で加熱
処理することによってもアモルファスシリコン表面から
結晶化をおこし、シリコン膜表面に凹凸が形成できるこ
とを見出した。
理としてアモルファスシリコン表面を汚染している炭
素，自然酸化膜並びに表面のダメージを受けたシリコン
層をハロゲン系ガスを用いて光表面処理により低温で還
元除去した後に、真空中あるいは非酸化雰囲気中で加熱
処理することによってもアモルファスシリコン表面から
結晶化をおこし、シリコン膜表面に凹凸が形成できるこ
とを見出した。
【００１３】これらの方法を用いることでアモルファス
シリコンに形状加工を施しておけば、蓄積電極全面にシ
リコン膜表面からの結晶化に起因する凹凸が形成でき
る。
シリコンに形状加工を施しておけば、蓄積電極全面にシ
リコン膜表面からの結晶化に起因する凹凸が形成でき
る。
【００１４】またポリシリコンとアモルファスシリコン
又は酸化膜を組合せた電極を形成すれば、清浄な表面を
有するアモルファスシリコンの部分のみ前述した処理に
より、シリコン膜のグレインに起因する凹凸を形成する
ことができる。
又は酸化膜を組合せた電極を形成すれば、清浄な表面を
有するアモルファスシリコンの部分のみ前述した処理に
より、シリコン膜のグレインに起因する凹凸を形成する
ことができる。
【００１５】
【実施例】以下、本発明について図面を参照して説明す
る。
る。
【００１６】（実施例１）図１にスタックトキャパシタ
蓄積電極全面に凸凹表面を有するシリコン膜を適用した
ときの構造断面図を模式的に示す。図において、本発明
に係る半導体素子の構造は、表面形状にかかわらず、電
極２０の表面全面にシリコン膜のグレインに起因する凹
凸２１を有するものであり、図１（ａ）は、単純な立方
体構造に凸凹表面を有するシリコン膜を適用した場合、
（ｂ）はシリンダータイプの蓄積電極に適用した場合、
（ｃ）はフィンタイプの蓄積電極に適用した場合、
（ｄ）はスタックトトレンチキャパシタに適用した場合
である。
蓄積電極全面に凸凹表面を有するシリコン膜を適用した
ときの構造断面図を模式的に示す。図において、本発明
に係る半導体素子の構造は、表面形状にかかわらず、電
極２０の表面全面にシリコン膜のグレインに起因する凹
凸２１を有するものであり、図１（ａ）は、単純な立方
体構造に凸凹表面を有するシリコン膜を適用した場合、
（ｂ）はシリンダータイプの蓄積電極に適用した場合、
（ｃ）はフィンタイプの蓄積電極に適用した場合、
（ｄ）はスタックトトレンチキャパシタに適用した場合
である。
【００１７】（実施例２）実施例１の構造を実際に実現
するための製造方法の一例を単純な立方体構造のスタッ
クトキャパシタ電極において示す。図２（ａ）に５１０
℃で２５００Å堆積したシリコン膜を大気中に取り出し
たときの表面状態を示す。（ｂ）には５１０℃で２５０
０Å堆積したアモルファスシリコン膜を大気中に取り出
した後、表面に形成された自然酸化膜をＨＦにより除去
し、その後１×１０-7Ｔｏｒｒの真空中で６００℃で１
時間加熱したときの表面状態を示す。堆積はＬＰＣＶＤ
法で行い、使用ガスはＳｉＨ4＋Ｈｅ（ＳｉＨ4：２０
％，Ｈｅ：８０％），圧力は１Ｔｏｒｒである。堆積は
厚いＳｉＯ2膜を形成したＳｉ基板上に行った。図２
（ａ），（ｂ）は今回形成したシリコン膜表面の走査電
子顕微鏡（ＳＥＭ）で、（ａ）は倍率１０万倍であり、
（ｂ）は倍率４５万倍である。この走査電子顕微鏡の加
速電圧は２０ＫＶである。
するための製造方法の一例を単純な立方体構造のスタッ
クトキャパシタ電極において示す。図２（ａ）に５１０
℃で２５００Å堆積したシリコン膜を大気中に取り出し
たときの表面状態を示す。（ｂ）には５１０℃で２５０
０Å堆積したアモルファスシリコン膜を大気中に取り出
した後、表面に形成された自然酸化膜をＨＦにより除去
し、その後１×１０-7Ｔｏｒｒの真空中で６００℃で１
時間加熱したときの表面状態を示す。堆積はＬＰＣＶＤ
法で行い、使用ガスはＳｉＨ4＋Ｈｅ（ＳｉＨ4：２０
％，Ｈｅ：８０％），圧力は１Ｔｏｒｒである。堆積は
厚いＳｉＯ2膜を形成したＳｉ基板上に行った。図２
（ａ），（ｂ）は今回形成したシリコン膜表面の走査電
子顕微鏡（ＳＥＭ）で、（ａ）は倍率１０万倍であり、
（ｂ）は倍率４５万倍である。この走査電子顕微鏡の加
速電圧は２０ＫＶである。
【００１８】このアニールによる凹凸形成方法を用いて
電極全体に凹凸を成長する方法を示す。まず図３Ａ
（ａ）に示すようにＳｉ基板１上に酸化膜２を形成し、
その上にレジスト３を塗布してパターニングし、ドライ
エッチングで酸化膜２をエッチングする（図３Ａ
（ｂ））。その後図３Ｂ（ｃ）に示すように、ポリシリ
コン膜４を堆積し、リンやヒ素等の不純物を熱拡散によ
り添加する。ポリシリコン膜４はＬＰＣＶＤ法で通常の
条件で堆積した。堆積条件は温度６００℃使用ガスはＳ
ｉＨ4＋Ｈｅ（ＳｉＨ4：２０％，Ｈｅ：８０％），圧力
１Ｔｏｒｒである。その上にアモルファスシリコン膜９
を５１０℃で堆積した。温度以外の成長条件は６００℃
で堆積ポリシリコン膜４と同様である。このアモルファ
スシリコン膜９上にレジスト１０を塗布しパターニング
し（図３Ｂ（ｃ））。これをマスクにしてアモルファス
シリコン膜９及びポリシリコン膜４をドライエッチング
する（図３Ｂ（ｄ））。
電極全体に凹凸を成長する方法を示す。まず図３Ａ
（ａ）に示すようにＳｉ基板１上に酸化膜２を形成し、
その上にレジスト３を塗布してパターニングし、ドライ
エッチングで酸化膜２をエッチングする（図３Ａ
（ｂ））。その後図３Ｂ（ｃ）に示すように、ポリシリ
コン膜４を堆積し、リンやヒ素等の不純物を熱拡散によ
り添加する。ポリシリコン膜４はＬＰＣＶＤ法で通常の
条件で堆積した。堆積条件は温度６００℃使用ガスはＳ
ｉＨ4＋Ｈｅ（ＳｉＨ4：２０％，Ｈｅ：８０％），圧力
１Ｔｏｒｒである。その上にアモルファスシリコン膜９
を５１０℃で堆積した。温度以外の成長条件は６００℃
で堆積ポリシリコン膜４と同様である。このアモルファ
スシリコン膜９上にレジスト１０を塗布しパターニング
し（図３Ｂ（ｃ））。これをマスクにしてアモルファス
シリコン膜９及びポリシリコン膜４をドライエッチング
する（図３Ｂ（ｄ））。
【００１９】レジスト１０を除去した後、アモルファス
シリコン膜１９をＬＰＣＶＤ法で２０００Å堆積した
（図３Ｃ（ｅ））。堆積条件は温度５１０℃使用ガスは
ＳｉＨ4＋Ｈｅ（ＳｉＨ4：２０％，Ｈｅ：８０％），圧
力１Ｔｏｒｒである。その後、このアモルファスシリコ
ン膜１９をＲＩＥ（Ｒｅａｃｔｉｖｅ・Ｉｏｎ・Ｅｔｃ
ｈｉｎｇ）により加工し電極を形成する（図３Ｃ
（ｆ））。その後アモルファスシリコン膜１９上の炭素
汚染を除去するためアンモニアと過酸化水素の混合液で
洗浄を行い、さらにＨＦで自然酸化膜を除去した。続い
て１×１０-7Ｔｏｒｒの真空中に導入して６００℃で１
時間の加熱を行った。この熱処理により電極表面に凹凸
が形成される（図３Ｄ（ｇ））。
シリコン膜１９をＬＰＣＶＤ法で２０００Å堆積した
（図３Ｃ（ｅ））。堆積条件は温度５１０℃使用ガスは
ＳｉＨ4＋Ｈｅ（ＳｉＨ4：２０％，Ｈｅ：８０％），圧
力１Ｔｏｒｒである。その後、このアモルファスシリコ
ン膜１９をＲＩＥ（Ｒｅａｃｔｉｖｅ・Ｉｏｎ・Ｅｔｃ
ｈｉｎｇ）により加工し電極を形成する（図３Ｃ
（ｆ））。その後アモルファスシリコン膜１９上の炭素
汚染を除去するためアンモニアと過酸化水素の混合液で
洗浄を行い、さらにＨＦで自然酸化膜を除去した。続い
て１×１０-7Ｔｏｒｒの真空中に導入して６００℃で１
時間の加熱を行った。この熱処理により電極表面に凹凸
が形成される（図３Ｄ（ｇ））。
【００２０】次にこの電極を８００℃程度で加熱する。
これにより、リンやヒ素等の導電性不純物が下層電極よ
り凸凹を有するシリコン膜中に注入される。この後容量
絶縁膜１２及び上部電極（リンドープポリシリコン１
３）を形成する（図３Ｄ（ｈ））。このようにして形成
したキャパシタの表面積増加率は６００℃で堆積したシ
リコン膜の２．１倍程度と非常に大きい。
これにより、リンやヒ素等の導電性不純物が下層電極よ
り凸凹を有するシリコン膜中に注入される。この後容量
絶縁膜１２及び上部電極（リンドープポリシリコン１
３）を形成する（図３Ｄ（ｈ））。このようにして形成
したキャパシタの表面積増加率は６００℃で堆積したシ
リコン膜の２．１倍程度と非常に大きい。
【００２１】（実施例３）実施例２の製造方法では、Ｒ
ＩＥ処理後アモルファスシリコン膜表面に炭素が付着す
る。この炭素がアモルファスシリコン膜１９の表面に残
っていると、アモルファスシリコン膜１９を真空中で加
熱しても表面マイグレーションが抑制されてしまうため
に表面凹凸が形成できない。この炭素をアンモニアと過
酸化水素の混合液で洗浄することにより除去しても良い
が、オゾンガスを用いた光表面処理（水銀ランプ波長２
００〜４００ｎｍ，強度１１０ｍＷ／ｃｍ2，１Ｔｏｒ
ｒ）により低温で炭素を還元除去する方法を用いれば簡
易に、しかもさらに清浄なシリコン表面を得ることがで
きる。この処理後、自然酸化膜を除去し真空中あるいは
不活性ガス等の非酸化雰囲気中で加熱処理することによ
り、アモルファスシリコン膜１９の表面から結晶化をお
こし、シリコン膜表面に緻密な凹凸を形成することが可
能となる。このメカニズムを図４に示す。
ＩＥ処理後アモルファスシリコン膜表面に炭素が付着す
る。この炭素がアモルファスシリコン膜１９の表面に残
っていると、アモルファスシリコン膜１９を真空中で加
熱しても表面マイグレーションが抑制されてしまうため
に表面凹凸が形成できない。この炭素をアンモニアと過
酸化水素の混合液で洗浄することにより除去しても良い
が、オゾンガスを用いた光表面処理（水銀ランプ波長２
００〜４００ｎｍ，強度１１０ｍＷ／ｃｍ2，１Ｔｏｒ
ｒ）により低温で炭素を還元除去する方法を用いれば簡
易に、しかもさらに清浄なシリコン表面を得ることがで
きる。この処理後、自然酸化膜を除去し真空中あるいは
不活性ガス等の非酸化雰囲気中で加熱処理することによ
り、アモルファスシリコン膜１９の表面から結晶化をお
こし、シリコン膜表面に緻密な凹凸を形成することが可
能となる。このメカニズムを図４に示す。
【００２２】（実施例４）本実施例では実施例３のオゾ
ンガスによる光表面処理に代え、ＲＩＥ後のアモルファ
スシリコン膜１９の表面をハロゲン系ガスを用いた光表
面処理により、炭素，自然酸化膜及びＲＩＥによるダメ
ージを受けたシリコン膜を同時に除去する方法を提案す
るものである。ハロゲンガスには、塩素ガスを実際に使
用した。またランプは水銀ランプ波長３００〜４００ｎ
ｍ，圧力２００ｍＴｏｒｒで１１０ｍＷ／ｃｍ2の強度
で使用した。この光表面処理後、真空中あるいは不活性
ガス等の非酸化雰囲気中でアモルファスシリコン膜１９
を加熱処理することにより、アモルファスシリコン膜１
９表面から結晶化が始まり、シリコン膜表面に緻密な凹
凸が形成される。このメカニズムを図５に示す。
ンガスによる光表面処理に代え、ＲＩＥ後のアモルファ
スシリコン膜１９の表面をハロゲン系ガスを用いた光表
面処理により、炭素，自然酸化膜及びＲＩＥによるダメ
ージを受けたシリコン膜を同時に除去する方法を提案す
るものである。ハロゲンガスには、塩素ガスを実際に使
用した。またランプは水銀ランプ波長３００〜４００ｎ
ｍ，圧力２００ｍＴｏｒｒで１１０ｍＷ／ｃｍ2の強度
で使用した。この光表面処理後、真空中あるいは不活性
ガス等の非酸化雰囲気中でアモルファスシリコン膜１９
を加熱処理することにより、アモルファスシリコン膜１
９表面から結晶化が始まり、シリコン膜表面に緻密な凹
凸が形成される。このメカニズムを図５に示す。
【００２３】実施例１に示すようにスタックトキャパシ
タ電極全面に凹凸を形成することは表面積増加に有効な
方法ではあるが、デバイスの構造上全面に凹凸を形成し
た方が常に有利であるとは限らない。そこで、本実施例
では凹凸を形成したい場所のみ選択的に凹凸を成長する
製造方法を提案する。
タ電極全面に凹凸を形成することは表面積増加に有効な
方法ではあるが、デバイスの構造上全面に凹凸を形成し
た方が常に有利であるとは限らない。そこで、本実施例
では凹凸を形成したい場所のみ選択的に凹凸を成長する
製造方法を提案する。
【００２４】この製造方法として２重シリンダー構造を
例にして以下に示す。まず図６Ａ（ａ）に示すようにＳ
ｉ基板１上に酸化膜２及びシリコン窒化膜７を形成し、
その上にレジスト３を塗布してパターニングし、ドライ
エッチングで酸化膜２及びシリコン窒化膜７をエッチン
グする（図６Ａ（ｂ））。このレジスト３を除去し、図
６Ｂ（ｃ）に示すようにポリシリコン膜４を堆積し、リ
ンやヒ素等の不純物を熱拡散により添加する。ポリシリ
コン膜４はＬＰＣＶＤ法で通常の条件で堆積した。堆積
条件は温度６００℃、使用ガスはＳｉＨ4＋Ｈｅ（Ｓｉ
Ｈ4：２０％，Ｈｅ：８０％），圧力１Ｔｏｒｒであ
る。その上にＨＴＯ酸化膜５を４０００Å堆積した。堆
積条件は温度６００℃、使用ガスはＳｉＨ4＋Ｈｅ（Ｓ
ｉＨ4：２０％，Ｈｅ：８０％）＋Ｎ2Ｏガス，圧力１Ｔ
ｏｒｒである。この上にレジスト６を塗布しパターニン
グした（図６Ｂ（ｃ））。このレジスト６をマスクにド
ライエッチングで酸化膜５を加工し、レジスト６を除去
した後にアモルファスシリコン膜９を１５００Å堆積し
た（図６Ｂ（ｄ））。その後、このアモルファスシリコ
ン膜９をＲＩＥ（Ｒｅａｃｔｉｖｅ・Ｉｏｎ・Ｅｔｃｈ
ｉｎｇ）により加工し電極を形成する（図６Ｃ
（ｅ））。
例にして以下に示す。まず図６Ａ（ａ）に示すようにＳ
ｉ基板１上に酸化膜２及びシリコン窒化膜７を形成し、
その上にレジスト３を塗布してパターニングし、ドライ
エッチングで酸化膜２及びシリコン窒化膜７をエッチン
グする（図６Ａ（ｂ））。このレジスト３を除去し、図
６Ｂ（ｃ）に示すようにポリシリコン膜４を堆積し、リ
ンやヒ素等の不純物を熱拡散により添加する。ポリシリ
コン膜４はＬＰＣＶＤ法で通常の条件で堆積した。堆積
条件は温度６００℃、使用ガスはＳｉＨ4＋Ｈｅ（Ｓｉ
Ｈ4：２０％，Ｈｅ：８０％），圧力１Ｔｏｒｒであ
る。その上にＨＴＯ酸化膜５を４０００Å堆積した。堆
積条件は温度６００℃、使用ガスはＳｉＨ4＋Ｈｅ（Ｓ
ｉＨ4：２０％，Ｈｅ：８０％）＋Ｎ2Ｏガス，圧力１Ｔ
ｏｒｒである。この上にレジスト６を塗布しパターニン
グした（図６Ｂ（ｃ））。このレジスト６をマスクにド
ライエッチングで酸化膜５を加工し、レジスト６を除去
した後にアモルファスシリコン膜９を１５００Å堆積し
た（図６Ｂ（ｄ））。その後、このアモルファスシリコ
ン膜９をＲＩＥ（Ｒｅａｃｔｉｖｅ・Ｉｏｎ・Ｅｔｃｈ
ｉｎｇ）により加工し電極を形成する（図６Ｃ
（ｅ））。
【００２５】その後アモルファスシリコン膜９上の炭素
汚染を除去するためアンモニアと過酸化水素の混合液で
洗浄を行い、さらにＨＦで自然酸化膜を除去した。続い
て１×１０-7Ｔｏｒｒの真空中に導入して６００℃で１
時間の加熱を行った。この熱処理により電極表面に凹凸
が形成される（図６Ｃ（ｆ））。次にこの電極間の酸化
膜を１：１００＝ＨＦ：Ｈ2Ｏによりウェットエッチン
グし除去した（図６Ｄ（ｇ））。さらに容量絶縁膜１２
及びリンドープポリシリコン１３を堆積しキャパシタを
形成した（図６Ｄ（ｈ））。
汚染を除去するためアンモニアと過酸化水素の混合液で
洗浄を行い、さらにＨＦで自然酸化膜を除去した。続い
て１×１０-7Ｔｏｒｒの真空中に導入して６００℃で１
時間の加熱を行った。この熱処理により電極表面に凹凸
が形成される（図６Ｃ（ｆ））。次にこの電極間の酸化
膜を１：１００＝ＨＦ：Ｈ2Ｏによりウェットエッチン
グし除去した（図６Ｄ（ｇ））。さらに容量絶縁膜１２
及びリンドープポリシリコン１３を堆積しキャパシタを
形成した（図６Ｄ（ｈ））。
【００２６】
【発明の効果】以上説明したように本発明の製造方法で
所望の半導体素子構造を実現すれば、電極表面積を簡易
なプロセスで大幅に増加することができる。
所望の半導体素子構造を実現すれば、電極表面積を簡易
なプロセスで大幅に増加することができる。
【図１】蓄積電極全面に凹凸を形成した蓄積電極構造を
示す図である。
示す図である。
【図２】シリコン膜の表面状態を示す顕微鏡写真であ
る。
る。
【図３Ａ】スタックトキャパシタの蓄積電極全面にシリ
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
【図３Ｂ】スタックトキャパシタの蓄積電極全面にシリ
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
【図３Ｃ】スタックトキャパシタの蓄積電極全面にシリ
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
【図３Ｄ】スタックトキャパシタの蓄積電極全面にシリ
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
【図４】スタックトキャパシタの蓄積電極全面にシリコ
ングレインに起因する凹凸を形成するための製造方法を
示す図である。
ングレインに起因する凹凸を形成するための製造方法を
示す図である。
【図５】スタックトキャパシタの蓄積電極全面にシリコ
ングレインに起因する凹凸を形成するための製造方法を
示す図である。
ングレインに起因する凹凸を形成するための製造方法を
示す図である。
【図６Ａ】スタックトキャパシタの任意の部分のみシリ
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
【図６Ｂ】スタックトキャパシタの任意の部分のみシリ
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
【図６Ｃ】スタックトキャパシタの任意の部分のみシリ
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
【図６Ｄ】スタックトキャパシタの任意の部分のみシリ
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
１ Ｓｉ（シリコン）基板 ４ ポリシリコン膜 ７ シリコン窒化膜 ９，１９ アモルファスシリコン膜 １２ 容量絶縁膜 １３ リンドープポリシリコン
Claims (4)
- 【請求項１】表面に凹凸面を有する電極を製造する半導
体素子の製造方法であって、 滑らかな表面を有するアモルファスシリコンを任意の形
状に加工した後、加工時にアモルファスシリコン表面に
形成された酸化膜及び炭素を取り除き、 次いで真空中あるいは不活性ガス等の非酸化雰囲気中で
加熱処理することにより、アモルファスシリコン表面か
ら結晶化を生じさせ、シリコン膜表面に凹凸を形成する
ことを特徴とする半導体素子の製造方法。 - 【請求項２】表面に凹凸面を有する電極を製造する半導
体素子の製造方法であって、 前記電極は、裏面が下層で覆われたアモルファスシリコ
ン膜からなるものであり、 前記アモルファスシリコン膜の表面を汚染している炭素
をオゾンガスを用いた光表面処理により低温で還元除去
した後に、アモルファスシリコン膜表面上の自然酸化膜
を除去し、真空中あるいは不活性ガス等の非酸化雰囲気
中で加熱処理することにより、アモルファスシリコン膜
の表面から結晶化を生じさせ、シリコン膜のグレインに
起因する凹凸を形成することを特徴とする半導体素子の
製造方法。 - 【請求項３】表面に凹凸面を有する電極を製造する半導
体素子の製造方法であって、 前記電極は、裏面が下層で覆われたアモルファスシリコ
ン膜からなるものであり、 前記アモルファスシリコン膜の表面を汚染している炭素
並びに表面のダメージを受けたシリコン層をハロゲン系
ガスを用いた光表面処理により低温で還元除去した後
に、アモルファスシリコン膜表面上の自然酸化膜を除去
し、真空中あるいは不活性ガス等の非酸化雰囲気中で加
熱処理することにより、アモルファスシリコン膜の表面
から結晶化を生じさせ、シリコン膜のグレインに起因す
る凹凸を形成することを特徴とする半導体素子の製造方
法。 - 【請求項４】電極の表面に選択的に凹凸を成長させる半
導体素子の製造方法であって、 ＲＩＥ後のアモルファスシリコン膜の表面をハロゲン系
ガスを用いて光表面処理を行い、炭素，自然酸化膜及び
ＲＩＥによるダメージを受けたシリコン膜を同時に除去
し、 次いで光表面処理後、真空中あるいは不活性ガス等の非
酸化雰囲気中でアモルファスシリコン膜を加熱処理する
ことにより、アモルファスシリコン膜に凹凸を形成する
ことを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053933A JP2692402B2 (ja) | 1991-02-26 | 1991-02-26 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053933A JP2692402B2 (ja) | 1991-02-26 | 1991-02-26 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567730A JPH0567730A (ja) | 1993-03-19 |
| JP2692402B2 true JP2692402B2 (ja) | 1997-12-17 |
Family
ID=12956546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053933A Expired - Lifetime JP2692402B2 (ja) | 1991-02-26 | 1991-02-26 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692402B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2827181B2 (ja) * | 1991-07-25 | 1998-11-18 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5350707A (en) * | 1991-11-19 | 1994-09-27 | Samsung Electronics Co., Ltd. | Method for making a capacitor having an electrode surface with a plurality of trenches formed therein |
| JP2796656B2 (ja) * | 1992-04-24 | 1998-09-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR0165496B1 (ko) * | 1995-03-22 | 1998-12-15 | 윤종용 | 고집적 반도체장치의 캐패시터 제조방법 |
| JP2827958B2 (ja) * | 1995-04-27 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
| JP2776331B2 (ja) * | 1995-09-29 | 1998-07-16 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100228420B1 (ko) * | 1995-12-02 | 1999-11-01 | 김영환 | 반도체 소자의 캐패시터 전극 제조방법 |
| JP2930016B2 (ja) * | 1996-07-04 | 1999-08-03 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2962250B2 (ja) * | 1996-11-12 | 1999-10-12 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JP3061020B2 (ja) | 1997-11-12 | 2000-07-10 | 日本電気株式会社 | 誘電体分離型半導体装置 |
| US7098503B1 (en) | 1998-08-27 | 2006-08-29 | Micron Technology, Inc. | Circuitry and capacitors comprising roughened platinum layers |
| US6583022B1 (en) | 1998-08-27 | 2003-06-24 | Micron Technology, Inc. | Methods of forming roughened layers of platinum and methods of forming capacitors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225123A (ja) * | 1988-03-04 | 1989-09-08 | Fujitsu Ltd | 半導体基板の洗浄方法 |
| JPH02106927A (ja) * | 1988-10-17 | 1990-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-02-26 JP JP3053933A patent/JP2692402B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告 ［シリコン・デバイス］、ＳＭＤ９０−１６７ （１９９０） Ｐ．Ｐ．４９−５４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567730A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5366917A (en) | Method for fabricating polycrystalline silicon having micro roughness on the surface | |
| US5691249A (en) | Method for fabricating polycrystalline silicon having micro roughness on the surface | |
| JP2519612B2 (ja) | 表面積が極大化されたシリコン層の製造方法 | |
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| JP2692402B2 (ja) | 半導体素子の製造方法 | |
| JP2679433B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| JP2738256B2 (ja) | 半導体装置およびその製造方法 | |
| JP3206921B2 (ja) | 極薄ゲート酸化物を形成する方法 | |
| JP3071284B2 (ja) | 半導体素子の製造方法 | |
| JPH10335607A (ja) | 半導体装置の製造方法 | |
| JP3186077B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| JP2882217B2 (ja) | 半導体素子の製造方法 | |
| JP3395165B2 (ja) | 半導体キャパシタの製造方法 | |
| US6077776A (en) | Polysilicon residue free process by thermal treatment | |
| JP2861343B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09232529A (ja) | 半導体記憶装置およびその製造方法 | |
| US5776809A (en) | Method for forming a capacitor | |
| JP2800408B2 (ja) | 半導体装置の製造方法 | |
| JP3161523B2 (ja) | 半導体装置の製造方法 | |
| JP3149478B2 (ja) | 半導体装置の製造方法 | |
| JPH065805A (ja) | 半導体装置の製造方法 | |
| KR100350588B1 (ko) | Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법 | |
| JPH1168061A (ja) | 粗面化導電性膜の形成方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 14 |