KR0168343B1 - 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법 - Google Patents
반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법 Download PDFInfo
- Publication number
- KR0168343B1 KR0168343B1 KR1019950013689A KR19950013689A KR0168343B1 KR 0168343 B1 KR0168343 B1 KR 0168343B1 KR 1019950013689 A KR1019950013689 A KR 1019950013689A KR 19950013689 A KR19950013689 A KR 19950013689A KR 0168343 B1 KR0168343 B1 KR 0168343B1
- Authority
- KR
- South Korea
- Prior art keywords
- hsg
- forming
- storage electrode
- silicon
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
HSG 실리콘층을 이용한 반구형 그레인(HSG) 실리콘을 갖는 커패시터의 스토리지전극의 제조방법에 대해 기재되어 있다.
이는 반도체기판 상에 제1도전층을 형성하는 공정과, 제1도전층상에, 제1의 반구형 그레인(HSG)을 갖는 실리콘을 형성하는 공정과, 결과물 상에 절연층을 형성하는 공정과, 절연층 및 제1의 반구형 그레인(HSG)을 갖는 실리콘이 그 표면상에 형성된 제1도전층을 부분적으로 식각하여 스토리지전극 패턴을 형성하는 공정과, 결과물 전면에 제2의 반구형 그레인(HSG)을 갖는 실리콘을 형성하는 공정과, 제2의 반구형 그레인(HSG)을 갖는 실리콘이 형성된 스토리지전극 패턴의 측벽에 스페이서를 형성하는 공정과, 스토리지전극 패턴의 상부 및 스토리지전극 패턴들 사이에 형성된 제2의 반구형 그레인을 갖는 실리콘을 제거하는 공정, 및 스페이서를 제거하는 공정을 포함하는 것을 특징으로 한다. 따라서, 스토리지전극 사이와 그 상부에 형성된 HSG층을 제거하기 위한 식각공정시 스토리지전극의 측벽에 형성된 HSG가 손상되지 않도록 할 수 있으므로 커패시터의 용량을 신뢰성있게 증가시킬 수 있다.
Description
제1a도 내지 제1d도는 종래의 HSG 실리콘층을 이용한 커패시터의 제조방법을 설명하기 위한 단면도들이다.
제2a도 내지 제2e도는 본 발명의 일 실시예에 따른 HSG 실리콘층을 이용한 커패시터의 제조방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 12 : 절연층
14 : 접촉창 16 : 다결정실리콘
18,30 : 제1, 제2 HSG 20 : 절연층
22 : 오염방지층 40 : 산화막 스페이서
본 발명은 반도체 메모리장치에 관한 것으로, 특히 셀 커패시터의 용량을 신뢰성있게 증가시킬 수 있는 반구형 그레인(HSG) 실리콘을 갖는 커패시터의 스토리지전극의 제조방법에 관한 것이다.
일반적으로 반도체 메모리장치, 예컨대 디램(Dynamic Random Access Memory; 이하 DRAM이라 칭함)은 집적도의 증가와 더불어 단위 셀의 면적이 급격하게 감소하고 있다. 메모리셀 면적의 감소에 따른 셀 커패시터 용량의 감소는 DRAM의 집적도증가에 심각한 장애요인이 되는데, 이는 메모리셀의 독출능력을 저하시키고, 소프트 에러율을 증가시킬 뿐만 아니라, 저전압에서의 소자동작을 어렵게 하여 소자작동시 전력소모를 과다하게 한다. 따라서, 메모리 셀의 동작특성을 저하시키지 않을 정도의 충분한 셀 커패시터 용량의 확보가 요구된다.
축소된 셀면적, 예컨대 1기가(giga)급의 DRAM에서 0.25~0.3㎛2내에서 일정한 커패시터의 용량을 얻기 위해서는, 보다 복잡한 공정 및 커패시터의 구조, 예컨대 3차원구조의 사용이 불가피해지고 있다. 이중 스택(Double Stack) 구조, 핀(Fin)구조, 스프레드 스택(Spread Stack)구조, 박스(Box)구조 및 원통전극(Cylinder Electrode) 구조 등은 메모리 셀의 커패시터 용량을 증가시키기 위해 제안된 3차원적 구조의 커패시터들이다. 그러나, 이러한 구조들은 용량증가 효과에 비해 공정이 복잡하다는 문제점이 있다.
근래에는 커패시터의 유효 면적을 용이하게 증가시키기 위하여 스토리지전극의 표면에 반구모양의 그레인(Hemi-Spherical Grain; 이하 HSG라 칭함) 실리콘층을 형성하는 공정이 개발되어 주목을 받게 되었다.
제1a도 내지 제1d도는 종래의 HSG 실리콘층을 이용한 커패시터의 제조방법을 설명하기 위한 단면도로서, 스택형 커패시터에 HSG 실리콘층을 적용한 경우를 일례로 들어 도시한다.
제1a도를 참조하면, 반도체기판(10) 상에 통상적인 방법을 사용하여 하부의 트랜지스터를 다른 소자들로부터 절연시키기 위한 절연층(도시되지 않음) 및 평탄화층(12)을 형성한 후, 상기 평탄화층(12)을 부분적으로 식각하여 스토리지전극을 형성하기 위한 접촉창(14)을 형성한다.
이어서, 결과물 전면에 도전물질을 증착하여 상기 접촉창을 매립하며, 일정 두께를 갖는 도전층(16)을 형성한 후, 통상의 방법으로 제1HSG 실리콘층(18)을 형성한다.
제1b도를 참조하면, 결과물 상에 고온산화막(High Temperature Oxide; HTO)을 침적하여 절연층(20)을 형성하고, 상기 절연층 상에 다결정실리콘층(22)을 형성한다.
이어서, 상기 다결정실리콘층(22)상에 감광물질을 도포한 후, 스토리지전극이 형성될 영역을 제외한 부분을 식각함으로써 스토리지전극을 형성하기 위한 감광막 패턴(24)을 형성한다.
제1c도를 참조하면, 상기 감광막 패턴(제1b도의 참조부호 24)을 식각마스크로 하여 이방성식각을 실시하여 스토리지전극의 모양을 형성한다.
이어서, 다결정실리콘층(제1b도의 참조부호 22)을 제거한 후, 스토리지전극의 측면에 HSG를 형성하기 위하여, 결과물 전면에 통상의 방법으로 제2HSG 실리콘층(30)을 형성한다.
제1d도를 참조하면, 스토리지전극들 사이와 스토리지전극 위에 형성된 제2HSG를제거하기 위하여 전면식각을 실시한 후, 완충 산화막 식각액(Buffered Oxide Etchant; 이하 BOE라 칭함)을 사용하여 상부의 고온산화막(제1c도의 참조부호 22)을 제거함으로써 스택(stack)에 HSG 실리콘층이 적용된 구조의 커패시터를 완성한다.
상기 HSG 실리콘층(18 및 30)에 의해 커패시터의 표면적을 증가시킬 수 있고, 따라서 셀 커패시터의 용량을 증가시킬 수 있다.
그러나, 상기 제1d도의 공정에 있어서, 스토리지전극들 사이와 스토리지전극 위에 형성된 제2HSG를 제거하기 위하여 전면식각을 실시할 때, 스토리지전극의 측면에 형성된 제2HSG 실리콘층이 손상을 받게 되어(참조부호 A) 축전용량을 증가시키기 어려운 문제점을 안고 있다.
따라서, 본 발명의 목적은 HSG의 손상을 방지하여 셀 커패시턴스를 신뢰성있게 증가시킬 수 있는 커패시터의 스토리지전극의 제조방법을 제공함에 있다.
상기 본 발명의 목적을 달성하기 위한 반구형 그레인(HSG) 실리콘을 갖는 커패시터의 스토리지전극의 제조방법은,
반도체기판 상에 제1도전층을 형성하는 제1공정;
상기 제1도전층 상에, 제1의 반구형 그레인(HSG)을 갖는 실리콘을 형성하는 제2공정;
결과물 상에 절연층을 형성하는 제3공정;
상기 절연층 및 상기 제1의 반구형 그레인(HSG)을 갖는 실리콘이 그 표면상에 형성된 상기 제1도전층을 부분적으로 식각하여 스토리지전극 패턴을 형성하는 제4공정;
결과물 전면에 제2의 반구형 그레인(HSG)을 갖는 실리콘을 형성하는 제5공정;
상기 제2의 반구형 그레인(HSG)을 갖는 실리콘이 형성된 스토리지전극 패턴의 측벽에 스페이서를 형성하는 제6공정;
스토리지전극 패턴의 상부 및 스토리지전극 패턴들 사이에 형성된 제2의 반구형 그레인을 갖는 실리콘을 제거하는 제7공정; 및
상기 스페이서를 제거하는 제8공정을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 있어서, 상기 절연층은 산화막, 질화막 및 산화막/ 질화막의 이중막 중의 어느 한 물질로 형성되는 것이 바람직하다.
상기 제3공정 후에, 상기 절연층 상에 오염방지층을 형성하는 공정을 추가하는 것이 바람직하다. 더욱 바람직하게는, 상기 오염방지층은 비정질실리콘 또는 다결정실리콘으로 형성된다.
상기 스페이서는 산화막, 질화막 및 산화막/ 질화막의 이중막 중의 어느 한 물질로 형성되는 것이 바람직하다.
본 발명에 따르면, HSG 손상을 방지하여 셀 커패시터의 축전용량을 신뢰성있게 증가시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
제2a도 내지 제2e도는 본 발명에 의한 반구형 그레인(HSG) 실리콘을 갖는 커패시터의 스토리지전극의 제조방법을 설명하기 위하여, 그 바람직한 실시예를 공정수순에 따라 도시한 단면도들이다.
제2a도는 제1도전층(16) 및 제1HSG 실리콘층(18)을 형성하는 공정을 도시한 단면도로서, 이는 반도체기판 상에 평탄화층(12)을 형성하는 제1공정, 접촉창(14)을 형성하는 제2 공정, 제1도전층(16)을 형성하는 제3공정 및 제1HSG 실리콘층(18)을 형성하는 제4공정으로 진행된다.
구체적으로, 평탄화층(12)을 형성하는 제1공정은, 반도체기판(10)상에 통상적인 방법을 사용하여 하부의 트랜지스터를 다른 소자들로 부터 절연시키기 위한 절연층(도시되지 않음)을 형성한 후, 상기 트랜지스터 및 절연층에 의해 단차가 형성된 반도체기판의 표면을 평탄화하기 위하여 실시하며, 예컨대 BPSG(Boron Phosphorus Silicate Glass)를 도포한 후 리플로우(reflow)함으로써 이루어진다.
접촉창(14)을 형성하는 제2공정은, 트랜지스터의 소오스(도시되지 않음)와 스토리지전극을 전기적으로 접촉시키기 위하여 실시하며, 소오스영역 상의 상기 평탄화층(12)을 식각함으로써 이루어진다.
제1도전층(16)을 형성하는 제3공정은, 스토리지전극을 형성하기 위하여 실시하며, 접촉창이 형성된 결과물 전면에, 상기 접촉창을 채우며 상기 평탄화층 상부로 부터 일정한 두께를 가지도록, 예컨대 불순물이 도우프된 다결정실리콘을 증착함으로써 이루어 진다.
제1HSG 실리콘층(18)을 형성하는 제4공정은, 제1도전층(16)상에 통상적인 HSG 형성방법을 사용하여 진행된다.
상기 제1HSG 실리콘층(18)은 실란(SiH4) 및 다이실란(SiH6) 가스를 이용하여 화학기상증착(Chemical Vapor Deposition; CVD) 설비에서 형성할 수 있으며, 그 높이는 100 - 1,000Å 정도가 바람직하다.
제2b도는 제1절연층(20), 오염방지층(22) 및 감광막 패턴(24)을 형성하는 공정을 도시한 단면도이다.
이는, 제1HSG 실리콘층(18)이 형성된 결과물 상에 제1절연층(20)을 형성하는 제1공정, 상기 제1절연층 상에 오염방지층(22)을 형성하는 제2공정, 상기 오염방지층 상에 감광막을 형성하는 제3공정, 및 상기 감광막을 패터닝하여 감광막패턴을 형성하는 제4공정으로 진행된다.
제1절연층(20)을 형성하는 상기 제1공정은, 후속 공정에서 스토리지전극 사이에 형성된 제2HSG 실리콘층을 제거하기 위한 식각공정으로 부터 제1HSG 실리콘층(18)을 보호하기 위하여 실시하는 것으로서, 산화막, 질화막 및 산화막/ 질화막의 이중막 중 어느 한 물질로 형성하는 것이 바람직하다.
오염방지층(22)을 형성하는 제2공정은, 후속 공정에서 웨이퍼 뒷면에 증착된 제2HSG가, 후속되는 습식식각 공정에서 립팅(lifting)되는 것을 방지하기 위하여 실시한다.
감광막을 패터닝하는 제4공정은, 스토리지전극의 모양을 한정하기 위하여 실시하며, 스토리지전극이 형성될 부분을 제외한 부분의 감광막을 제거한다.
제2c도는 제2HSG 실리콘층(30)을 형성하는 공정을 도시한 단면도이다.
구체적으로, 상기 오염방지층(제2b도의 참조부호 22)을 제거한 후, 제1HSG층(24)을 형성할 때와 동일한 방법으로, 통상의 HSG 형성공정을 이용하여 결과물 전면에 제2HSG 실리콘층(30)을 형성한다.
제2d도는 스페이서(40)를 형성하는 공정을 도시한 단면도이다.
구체적으로, 제2HSG 실리콘층(30)이 형성된 결과물 전면에, 예컨대 산화막을 증착한 후, 이를 에치백함으로써 제2HSG 실리콘층이 형성된 스토리지전극의 측벽에 스페이서(40)를 형성한다.
상기 스페이서(40)는, 후속되는 스토리지전극 사이와 스토리지전극의 상부에 형성된 제2HSG층을 제거하기 위한 식각공정에서, 전극의 측벽에 형성된 HSG층을 보호하는 역할을 한다. 또한, 상기 스페이서는 질화막 또는 산화막/ 질화막의 이중막으로 형성할 수도 있다.
제2e도는 HSG 실리콘층이 적용된 스택형의 스토리지전극을 완성하는 공정을 도시한 단면도이다.
구체적으로, 제2HSG 실리콘층(30)이 형성된 상기 결과물에 대해 전면식각을 실시함으로써, 스토리지전극들 사이와 스토리지전극의 상부에 형성된 제2HSG층을 제거하는 제1공정 및 예컨대 BOE를 이용한 습식식각을 전면에 실시함으로써 산화막(제2d도의 참조부호 40)을 제거하는 제2공정으로 진행된다.
스토리지전극 사이와 스토리지전극의 상부에 형성된 제2HSG층을 제거하기 위한 상기 제1공정에서, 전극의 측벽에 형성된 스페이서에 의해 측벽의 HSG가 손상을 받지 않게 된다.
상술한 바와 같이 본 발명에 따르면, 제2HSG층을 형성한 후, 스토리지전극의 측벽에 스페이서를 형성함으로써, 스토리지전극 사이와 그 상부에 형성된 HSG층을 제거하기 위한 식각공정시 스토리지전극의 측벽에 형성된 HSG가 손상되지 않도록 할 수 있으므로 커패시터의 용량을 신뢰성있게 증가시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
Claims (5)
- 반도체기판 상에 제1도전층을 형성하는 제1공정; 상기 제1도전층 상에, 제1의 반구형 그레인(HSG)을 갖는 실리콘을 형성하는 제2공정; 결과물 상에 절연층을 형성하는 제3공정; 상기 절연층 및 상기 제1의 반구형 그레인(HSG)을 갖는 실리콘이 그 표면상에 형성된 상기 제1도전층을 부분적으로 식각하여 스토리지전극 패턴을 형성하는 제4공정; 결과물 전면에 제2의 반구형 그레인(HSG)을 갖는 실리콘을 형성하는 제5공정; 제2의 반구형 그레인(HSG)을 갖는 실리콘이 형성된 상기 스토리지전극 패턴의 측벽에 스페이서를 형성하는 제6공정; 상기 스토리지전극 패턴의 상부 및 스토리지전극 패턴들 사이에 형성된 제2의 반구형 그레인을 갖는 실리콘을 제거하는 제7공정; 및 상기 스페이서를 제거하는 제8공정을 포함하는 것을 특징으로 하는 반구형 그레인(HSG) 실리콘을 갖는 커패시터의 스토리지전극의 제조방법.
- 제1항에 있어서, 상기 절연층은 산화막, 질화막 및 산화막/ 질화막의 이중막 중의 어느 한 물질로 형성되는 것을 특징으로 하는 반구형 그레인(HSG) 실리콘을 갖는 커패시터의 스토리지전극의 제조방법.
- 제1항에 있어서, 상기 제3공정 후에, 상기 절연층상에 오염방지층을 형성하는 공정을 추가하는 것을 특징으로 하는 반구형 그레인(HSG) 실리콘을 갖는 커패시터의 스토리지전극의 제조방법.
- 제3항에 있어서, 상기 오염방지층은 비정질실리콘 또는 다결정실리콘으로 형성되는 것을 특징으로 하는 반구형 그레인(HSG) 실리콘을 갖는 커패시터의 스토리지전극의 제조방법.
- 제1항에 있어서, 상기 스페이서는 산화막, 질화막 및 산화막/ 질화막의 이중막 중의 어느 한 물질로 형성되는 것을 특징으로 하는 반구형 그레인(HSG) 실리콘을 갖는 커패시터의 스토리지전극의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013689A KR0168343B1 (ko) | 1995-05-29 | 1995-05-29 | 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013689A KR0168343B1 (ko) | 1995-05-29 | 1995-05-29 | 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043190A KR960043190A (ko) | 1996-12-23 |
| KR0168343B1 true KR0168343B1 (ko) | 1998-12-15 |
Family
ID=19415752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950013689A KR0168343B1 (ko) | 1995-05-29 | 1995-05-29 | 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168343B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160109940A (ko) | 2015-03-13 | 2016-09-21 | 김윤길 | 자동차 방향지시장치 |
-
1995
- 1995-05-29 KR KR1019950013689A patent/KR0168343B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160109940A (ko) | 2015-03-13 | 2016-09-21 | 김윤길 | 자동차 방향지시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043190A (ko) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7387939B2 (en) | Methods of forming semiconductor structures and capacitor devices | |
| US7026678B2 (en) | Dynamic random access memory circuitry having storage capacitors within a well | |
| JP3640763B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| JP2000216356A (ja) | 半導体装置およびその製造方法 | |
| US6291850B1 (en) | Structure of cylindrical capacitor electrode with layer of hemispherical grain silicon | |
| KR19990073712A (ko) | 씨오비(cob)를 구비한 반도체 메모리 장치 및 그 제조방법 | |
| KR100341654B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| US6730563B2 (en) | Method of manufacturing semiconductor device | |
| KR0168343B1 (ko) | 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법 | |
| KR100318684B1 (ko) | 반도체 메모리 장치의 캐패시터 제조 방법 | |
| KR0168344B1 (ko) | 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법 | |
| KR20010108963A (ko) | 셀 어레이 영역을 둘러싸는 장벽을 가지는 ｄｒａｍ 소자및 그 제조방법 | |
| KR100255658B1 (ko) | Hsg 실리콘층을 갖는 스토리지 전극 제조방법 | |
| KR100762869B1 (ko) | 캐패시터의 형성방법 | |
| KR20030056805A (ko) | 요철 구조의 실린더형 하부 전극을 갖는 반도체 메모리소자의커패시터 및 그 형성방법 | |
| KR100213211B1 (ko) | 고집적 메모리장치의 제조방법 | |
| KR100475045B1 (ko) | 반도체소자의 커패시터 전극용 금속층의 제조방법 | |
| KR960030407A (ko) | 반도체 메모리장치의 캐패시터 및 그 제조방법 | |
| KR100630669B1 (ko) | 반구형 그레인 커패시터 및 그 형성방법 | |
| US20080111171A1 (en) | Node structures under capacitor in ferroelectric random access memory device and methods of forming the same | |
| KR20040042061A (ko) | 고집적 디램용 셀 커패시터의 제조방법 | |
| KR19980068256A (ko) | 다결정 실리콘막을 이용한 커패시터의 제조방법 | |
| GB2352561A (en) | Method of fabricating a cylindrical DRAM capacitor | |
| KR20060007231A (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR20010019579A (ko) | 커패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |