JP3872581B2

JP3872581B2 - Ｈｓｇポリシリコン膜を利用する高集積半導体記憶素子のキャパシタ形成方法

Info

Publication number: JP3872581B2
Application number: JP33205697A
Authority: JP
Inventors: 鉉普申; 鍾暎金
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1997-12-02
Filing date: 1997-12-02
Publication date: 2007-01-24
Anticipated expiration: 2017-12-02
Also published as: JPH11177041A

Description

【０００１】
【発明の属する技術分野】
本発明はキャパシタ形成方法に係り、特にＨＳＧポリシリコン膜を利用する高集積半導体記憶素子のキャパシタ形成方法に関する。
【０００２】
【従来の技術】
最近半導体素子が高集積化するにつれ、微細パターンを形成する方法についての多くの研究が進められている。このような高集積半導体素子の中でＤＲＡＭのような半導体記憶素子はメモリセルの占める面積が段々減少するため、メモリセルの特性を向上するための方案が求められている。
【０００３】
ＤＲＡＭ素子において、メモリセルの特性は、セルキャパシタンスと直接的な関わりがあってセルキャパシタンスが増加すればするほどメモリセルの特性は向上される。このようなセルキャパシタンスが蓄積電極の表面積に比例するので、高性能メモリセルを具現するためには蓄積電極の表面積を増さなければならない。従って、制限された面積内に表面積の増えた蓄積電極を形成するため３次元構造を持つ蓄積電極、例えばシリンダ型またはフィン（ｆｉｎ）型の蓄積電極を形成する方法が提案されたことがある。しかし、前述した３次元的な構造を持つ蓄積電極はその形成方法が非常に複雑であり、セルアレイ領域（ｃｅｌｌａｒｒａｙｒｅｇｉｏｎ）と周辺回路領域（ｐｅｒｉｐｈｅｒｙｒｅｇｉｏｎ）との間に大きな段差が形成され、写真工程の時パターン不良が生じる問題点がある。
【０００４】
このような工程のややこしさを解決するため、最近蓄積電極の表面にＨＳＧ（Ｈｅｍｉ−ｓｐｈｅｒｉｃａｌＧｒａｉｎ）ポリシリコン膜を形成し蓄積電極の表面積を増大する方法が提案されたことがある。このＨＳＧポリシリコン膜は、半球形のグレインを有するポリシリコン膜で、このＨＳＧポリシリコン膜は非晶質シリコン膜などの物質膜の表面に多数のシリコン核を形成し、このシリコン核をアニーリング工程で成長されることにより形成される。このとき、シリコン核は、非晶質シリコン膜から供給されるシリコン原子により成長される。そして、非晶質シリコン膜は、シリコン核が成長される途中にアニーリングにより結晶化がなされる。
【０００５】
図１及び図２は従来技術によるキャパシタの蓄積電極を形成する方法を説明するための断面図である。
【０００６】
図１は非晶質シリコン膜パターンを形成する段階を説明するための断面図である。まず、半導体基板１上に層間絶縁膜を形成し、これを写真／蝕刻工程でパターニングして半導体基板１の所定領域を露出させるコンタクトホール、即ち、ストレージノードコンタクトホールを具備する層間絶縁膜パターン３を形成する。この時、前記露出された半導体基板１の表面は、蝕刻工程、即ち乾式蝕刻または湿式蝕刻工程により発生する蝕刻損傷と、それから大気中の不純物吸着により半導体基板１のバルク領域と比べて結晶構造が異なり、高い結合エネルギー（ｂｏｎｄｉｎｇｅｎｅｒｇｙ）を持つ。
【０００７】
次いで、前記結果物の全面にコンタクトホールを埋める非晶質シリコン膜を形成する。ここで、非晶質シリコン膜は４８０℃乃至５５０℃の温度でシリコンソースガスであるシラン（ｓｉｌａｎｅ；ＳｉＨ₄）ガスまたはジシラン（ｄｉｓｉｌａｎｅ；Ｓｉ₂Ｈ₆）ガスとドーパント（ｄｏｐａｎｔ）ガスであるフォスフィン（ｐｈｏｓｐｈｉｎｅ；ＰＨ₃）ガスを反応させて形成する。この時、非晶質シリコン膜が形成される初期に参照符号Ａと示した円の内部に図示したようにコンタクトホールの底に多数のシリコン核が形成される。これは、コンタクトホールの底、即ち蝕刻工程により露出された半導体基板１表面の結合エネルギーが高いからである。続いて、前記非晶質シリコン膜をパターニングし前記コンタクトホールを覆う非晶質シリコン膜パターンを形成する。
【０００８】
図２は蓄積電極を完成する段階を説明するための断面図である。具体的に説明すれば、前記非晶質シリコン膜パターン５の形成された結果物を密閉されたチェンバまたは炉（ｆｕｒｎａｃｅ）内に投入する。次いで、前記結果物を６００℃乃至６２０℃の温度で加熱し、その後シリコンソースガスを注入して前記非晶質シリコン膜パターン５の表面にシリコン核を形成する。続いて、前記シリコンソースガスを遮断させアニーリングし、シリコン核を成長させることによって非晶質シリコン膜パターン５の表面に半球型のグレインの形成されたＨＳＧポリシリコン膜７を形成する。このように形成された非晶質シリコン膜パターン５及びＨＳＧポリシリコン膜は一つの蓄積電極を構成する。この度、前記非晶質シリコン膜パターン５の下部に形成されたシリコン核が一緒に成長し参照符号Ｂと示したように非晶質シリコン膜パターン５の上部表面まで結晶化が進み大きなシリコングレインが形成される。従って、半球型のグレインを持つＨＳＧポリシリコン膜７が非晶質シリコン膜パターン５表面の一部のみに局部的に形成される。言い換えれば、シリコングレインＢの表面にＨＳＧポリシリコン膜７が形成されない現象が生じる。これは、シリコングレインＢ内にあるシリコン原子たちの結合エネルギーが非常に高いのでその表面にシリコン核が形成されなく、たとえシリコン核が形成されるとしてもアニーリング工程時にシリコングレインＢ内のシリコン原子たちがシリコン核に容易に移動することができなくて、シリコン核が正常的に成長しないからである。
【０００９】
前述した通り、従来の技術によると、蓄積電極の表面にＨＳＧポリシリコン膜が局部的に形成されるため、蓄積電極の表面積を極大化し難い問題点がある。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、蓄積電極の表面にＨＳＧポリシリコン膜を均一に形成することによって蓄積電極の表面積を極大化させられるキャパシタ形成方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記の目的を達成するため本発明は、まず、半導体基板上に層間絶縁膜を形成する。次いで、前記層間絶縁膜を写真／蝕刻工程でパターニングし半導体基板の所定領域を露出させるコンタクトホール、即ちストレージノードコンタクトホールを備える層間絶縁膜パターンを形成する。この時、前記露出された半導体基板の表面に蝕刻工程による損傷が加えられ、コンタクトホールにより露出された半導体基板の表面は高いエネルギーを持つ。続いて、前記コンタクトホールの形成された結果物を密閉された空間、即ちチェンバまたは炉（ｆｕｒｎａｃｅ）内にローディグンし、半導体基板を所定の温度で加熱する。次いで、前記密閉された空間内にシリコンソースガス、ドーパントガス、及びシリコン核形成の阻止ガス（ａｎｔｉ−ｓｉｌｉｃｏｎｎｕｃｌｅａｔｉｏｎｇａｓ）を注入させ、前記半導体基板上に所定の厚さを持つ第１非晶質シリコン膜を形成する。ここで、前記シリコンソースガスとしてはシランガスまたはジシランガスを使うのが好ましく、前記ドーパントとしてはＮ型の不純物に対してフォスフィン（ｐｈｏｓｐｈｉｎ；ＰＨ_３）ガスまたはアルシン（ａｒｓｉｎｅ；ＡｓＨ_３）ガスを使うのが好ましい。それから前記シリコン核形成の阻止ガスとしては酸化窒素（Ｎ_２Ｏ）ガスまたは酸素ガスを使うのが好ましい。このようにシリコン核形成の阻止ガスを使って第１非晶質シリコン膜を形成すると、前記露出された半導体基板の表面にシリコン核が形成されるのを防ぐことができる。しかし、シリコン核形成の阻止ガス、例えば酸素ガスの流量がシリコンソースガスと比べて多すぎると第１非晶質シリコン膜の非抵抗が高まるので適当に調節するべきである。続いて、前記第１非晶質シリコン膜が形成された後、前記シリコン核形成の阻止ガスの供給を中断させる。そして、前記シリコンソースガス及び前記ドーパントガスを反応させ前記第１非晶質シリコン膜上に連続的に第２非晶質シリコン膜を形成する。次いで、前記第１及び第２非晶質シリコン膜を連続的にパターニングし前記コンタクトホールを覆う非晶質シリコン膜パターンを形成する。続いて、前記非晶質シリコン膜パターンの表面にＨＳＧポリシリコン膜を形成する。この時、前記非晶質シリコン膜パターン及び半導体基板が接触し合う界面にシリコン核が存在しないので前記非晶質シリコン膜パターンはこれ以上結晶化が進めなく非晶質状態を保つ。従って、ＨＳＧポリシリコン膜は非晶質シリコン膜パターンの表面に均一に形成される。次いで、前記ＨＳＧポリシリコン膜の形成された結果物全面に遺伝体膜及びプレート電極を順番に形成することで本発明によるキャパシタを完成する。
【００１２】
本発明によると、非晶質シリコン膜パターンの全表面にＨＳＧポリシリコン膜を均一に形成することができる。従って、蓄積電極の表面積を極大化させることが可能になる。
【００１３】
【発明の実施の形態】
以下、添付した図面に基づき本発明の好ましい実施形態を詳細に説明する。
【００１４】
図３は層間絶縁膜パターン１３及び非晶質シリコン膜パターン１５を形成する段階を説明するための断面図である。まず、半導体基板１１上に層間絶縁膜を形成し、これをパターニングして前記半導体基板１１の所定領域を露出させるコンタクトホール、即ち、ストレージノードコンタクトホールを具備する層間絶縁膜パターン１３を形成する。続いて、前記結果物全面にコンタクトホールを埋める非晶質シリコン膜を形成する。
【００１５】
前記非晶質シリコン膜を形成する工程は、前記半導体基板１１の所定領域を露出させる層間絶縁膜パターン１３の形成された結果物を密閉された空間、例えばチェンバ又は炉（ｆｕｒｎａｃｅ）内に投入させる段階と、前記結果物を所定の温度で加熱した状態でシリコンソースガス、ドーパントガス及びシリコン核形成の阻止ガスを密閉された空間の内部に注入させ前記露出された半導体基板１１上に所定の厚さ、例えば８００Å乃至１２００Åの厚さで第１非晶質シリコン膜１４を形成する段階と、前記シリコン核形成の阻止ガスを遮断させる状態で前記第１非晶質シリコン膜１４上に連続的に第２非晶質シリコン膜１６を形成する段階とで構成される。ここで前記所定の温度は非晶質シリコン膜を形成するために４５０℃乃至５５０℃の温度で調節するのが望ましく、前記シリコンソースガスはシランガスまたはジシランガスを使うのが望ましい。かつ、前記ドーパントガスとしてはＮ型の不純物に対してフォスフィン（ＰＨ_３）ガスまたはアルシン（ＡｓＨ_３）ガスを使い、Ｐ型不純物に対してジボランガス（Ｂ_２Ｈ_６）ガスを使うのが望ましく、前記シリコン核形成の阻止ガスとしては酸化窒素（Ｎ_２Ｏ）ガスまたは酸素ガスを使うのが望ましい。この度、前記シリコンソースガス及び前記シリコン核形成の阻止ガスとしてそれぞれシランガス及び酸素ガスを使う場合、シランガス、及び酸素ガスの注入量は、各々、５００ｓｃｃｍ（ｓｔａｎｄａｒｄｃｕｂｉｃｃｅｎｔｉ−ｍｅｔｅｒ）乃至１５００ｓｃｃｍ、及び１ｓｃｃｍ乃至１００ｓｃｃｍで調節するのが望ましい。
【００１６】
ここで、酸素ガスの量を注入しすぎれば、露出された半導体基板の表面に酸化膜が形成され半導体基板１１と非晶質シリコン膜との接触抵抗が増加するので前述した通りシランガスの量に比べて非常に少量を注入するべきである。このように、初期の非晶質シリコン膜、即ち第１非晶質シリコン膜１４の形成時に酸素ガスを注入すると、前記露出された半導体基板１１表面にシリコン核が形成する現象を大いに抑えられる。このようなシリコン核は半導体基板１１上に非晶質シリコン膜が所定の厚さ、例えば８００Å乃至１２００Åの厚さで形成された以降にはそれ以上形成されないので、前記第１非晶質シリコン膜１４が形成された後で酸素ガスを遮断させ非晶質シリコン膜の比抵抗を減少させるのが好ましい。
【００１７】
前述した非晶質シリコン膜を形成するため密閉された空間内に注入されるそれぞれの工程ガスの流量を経時的に図示したグラフが図５である。ここで横軸は時間を、縦軸は工程ガスの流量を表わす。
【００１８】
図５を簡単に参照すれば、参照符号ａはシリコンソースガスの注入量、参照符号ｂはドーパントガスの注入量、参照符号ｃはシリコン核形成の阻止ガスの注入量を表わす。図示するように、シリコン核形成の阻止ガスを注入させる時間Ｔ１は前記シリコンソースガス及びドーパントガスを注入させる時間Ｔ２と比べて非常に短く、時間Ｔ１は前述した通り、第１非晶質シリコン膜が８００Å乃至１２００Å程度で形成される瞬間までの時間を意味する。
【００１９】
続いて、前記非晶質シリコン膜をパターニングし前記コンタクトホールを覆う非晶質シリコン膜パターン１５を形成する。
【００２０】
図４は本発明によるキャパシタを完成する段階を説明するための断面図である。具体的に説明すれば、前記非晶質シリコン膜パターン１５の形成された結果物を密閉されたチャンバまたは炉（ｆｕｒｎａｃｅ）内で６００℃乃至６２０℃の温度で加熱し、その後シリコンソースガス、例えばシランガスまたはジシランガスを注入して前記非晶質シリコン膜パターン１５の表面に多数のシリコン核を形成する。次いで、前記シリコンソースガスを遮断させてアニーリングし、前記多数のシリコン核が成長したＨＳＧポリシリコン膜１７を形成する。ここで、前記非晶質シリコン膜パターン１５と半導体基板１１との間の界面にシリコン核が存在しないので非晶質シリコン膜パターン１５内部にグレインが形成されない。従って、図示されたようにＨＳＧポリシリコン膜１７が蓄積電極の全表面に均一に形成される。
【００２１】
次いで、図示はしなかったが、前記蓄積電極の形成された結果物全面に誘電体膜及びプレート電極を次々に形成しキャパシタを完成する。
【００２２】
なお、前記実施形態は、本発明の単に一例にすぎなく、多くの変形が本発明の技術的思想内で、且つ当分野での通常の知識を有する者によって可能であることは明らかである
【００２３】
【発明の効果】
前述の如く、本発明によれば、非晶質シリコン膜の形成時に少量のガスを注入することによって半導体基板の表面にシリコン核が形成されるのを大いに抑えられる。従って、非晶質シリコン膜パターンの全表面にＨＳＧポリシリコン膜を均一に形成できるので蓄積電極の表面積を極大化するのが可能であり、これによって高集積半導体記憶素子に当てはまるキャパシタを具現できる。
【図面の簡単な説明】
【図１】従来のキャパシタ形成方法を説明するための断面図である。
【図２】従来のキャパシタ形成方法を説明するための断面図である。
【図３】本発明によるキャパシタ形成方法を説明するための断面図である。
【図４】本発明によるキャパシタ形成方法を説明するための断面図である。
【図５】本発明によるキャパシタの蓄積電極（ｓｔｏｒａｇｅｅｌｅｃｔｒｏｄｅ）を形成するための工程ガスの量を経時的に図示したグラフである。
【符号の説明】
１１…半導体基板、
１３…層間絶縁膜パターン、
１４…第１非晶質シリコン膜、
１５…非晶質シリコン膜パターン、
１６…第２非晶質シリコン膜、
１７…ＨＳＧポリシリコン膜。

Claims

半導体基板上に前記半導体基板の所定領域を露出させるコンタクトホールを持つ層間絶縁膜パターンを形成する段階と、
前記層間絶縁膜パターンの形成された前記半導体基板上に、シリコンソースガス及びシリコン核形成の阻止ガスを反応させ第１非晶質シリコン膜を形成する段階と、
前記第１非晶質シリコン膜上に前記シリコン核形成の阻止ガスの供給を中断させ、前記シリコンソースガスを使って第２非晶質シリコン膜を連続的に形成する段階と、
前記第１及び第２非晶質シリコン膜を連続的にパターニングして前記コンタクトホールを覆う非晶質シリコン膜パターンを形成する段階と、
前記非晶質シリコン膜パターンの表面にＨＳＧポリシリコン膜を形成する段階を含むことを特徴とするキャパシタ形成方法。
前記シリコンソースガスはシランガスまたはジシランガスであることを特徴とする請求項１に記載のキャパシタ形成方法。
前記シリコン核形成の阻止ガスはＮ₂Ｏガスまたは酸素ガスであることを特徴とする請求項１に記載のキャパシタ形成方法。
前記第１非晶質シリコン膜は８００Å乃至１２００Åの厚さで形成することを特徴とする請求項１に記載のキャパシタ形成方法。
前記第１非晶質シリコン膜は４５０℃乃至５５０℃の温度で形成することを特徴とする請求項１に記載のキャパシタ形成方法。
前記第１非晶質シリコン膜または前記第２非晶質シリコン膜を形成する段階はドーパントガスを使って実施することを特徴とする請求項１に記載のキャパシタ形成方法。
前記ドーパントガスはフォスフィンガス、アルシンガス、またはジボランガスであることを特徴とする請求項６に記載のキャパシタ形成方法。