JP2565293B2 - 容量素子の形成方法 - Google Patents
容量素子の形成方法Info
- Publication number
- JP2565293B2 JP2565293B2 JP5292732A JP29273293A JP2565293B2 JP 2565293 B2 JP2565293 B2 JP 2565293B2 JP 5292732 A JP5292732 A JP 5292732A JP 29273293 A JP29273293 A JP 29273293A JP 2565293 B2 JP2565293 B2 JP 2565293B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- forming
- silicon film
- doped silicon
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリーの製造方
法に関し、特に、ＭＯＳダイナミックＲＡＭの容量素子
の形成方法に関する。
法に関し、特に、ＭＯＳダイナミックＲＡＭの容量素子
の形成方法に関する。
【０００２】
【従来の技術】半導体メモリーは、ビット当たりの製造
単価低減あるいは、メモリーアクセス時間短縮のため、
メモリーセル面積の縮小による高集積化が図られてき
た。集積度に関する現状レベルは、開発レベルでは０．
３５μｍ幅の最小設計ルールを用いた６４ＭｂＤＲＡＭ
が、量産レベルでは０．６μｍ幅の最小設計ルールを用
いた１６ＭｂＤＲＡＭがそれぞれ製造されるに至ってい
る。このような高集積化によるメモリーセル面積の縮小
は、メモリーセルに蓄積できる電荷容量の低下をもたら
すため、最近では小さいセル面積でも十分な電荷蓄積量
が得られる容量素子構造として、第３図に示した積層型
（スタック型）と呼ばれる立体型の容量素子が開発され
実用化されている。この種の容量素子は、従来、以下の
工程からなる方法で形成されていた。
単価低減あるいは、メモリーアクセス時間短縮のため、
メモリーセル面積の縮小による高集積化が図られてき
た。集積度に関する現状レベルは、開発レベルでは０．
３５μｍ幅の最小設計ルールを用いた６４ＭｂＤＲＡＭ
が、量産レベルでは０．６μｍ幅の最小設計ルールを用
いた１６ＭｂＤＲＡＭがそれぞれ製造されるに至ってい
る。このような高集積化によるメモリーセル面積の縮小
は、メモリーセルに蓄積できる電荷容量の低下をもたら
すため、最近では小さいセル面積でも十分な電荷蓄積量
が得られる容量素子構造として、第３図に示した積層型
（スタック型）と呼ばれる立体型の容量素子が開発され
実用化されている。この種の容量素子は、従来、以下の
工程からなる方法で形成されていた。
【０００３】図３において、まずＰ型シリコン基板３０
１に素子分離のためのフィールド酸化膜３０２、ゲート
酸化膜３０５、ゲート電極３０６、ソース拡散層３０３
およびドレイン拡散層３０４を形成した後、層間絶縁膜
３０７を形成し、所定のマスクを用いた反応性イオン・
エッチング法によりドレインに接続する微細なコンタク
トホールを開口する（図３（ａ））。次にＬＰＣＶＤ法
により、原料ガスとしてＳｉ2 Ｈ6 ガスもしくはＳｉＨ
4 ガスを、ドーパントガスとしてＰＨ3 ガスをそれぞれ
用いてシリコン膜を成長させた後、パターンニングによ
りコンタクトプラグ３０８および容量下部電極３０９を
形成する（図３（ｂ））。さらに、誘電体膜３１０を成
長させ、容量上部電極３１１を形成して、容量素子が形
成される（図３（ｃ））。
１に素子分離のためのフィールド酸化膜３０２、ゲート
酸化膜３０５、ゲート電極３０６、ソース拡散層３０３
およびドレイン拡散層３０４を形成した後、層間絶縁膜
３０７を形成し、所定のマスクを用いた反応性イオン・
エッチング法によりドレインに接続する微細なコンタク
トホールを開口する（図３（ａ））。次にＬＰＣＶＤ法
により、原料ガスとしてＳｉ2 Ｈ6 ガスもしくはＳｉＨ
4 ガスを、ドーパントガスとしてＰＨ3 ガスをそれぞれ
用いてシリコン膜を成長させた後、パターンニングによ
りコンタクトプラグ３０８および容量下部電極３０９を
形成する（図３（ｂ））。さらに、誘電体膜３１０を成
長させ、容量上部電極３１１を形成して、容量素子が形
成される（図３（ｃ））。
【０００４】
【発明が解決しようとする課題】高密度のメモリーセル
を形成するためには、コンタクトホール径を小さくして
メモリーセル面積を縮小すると同時に、より小さい面積
で充分な蓄積電荷容量を得るために容量下部電極３０８
の高さを高くすることで電極の側面積を増大させること
が必要となる。このため、微細なコンタクトホールに対
する充分な埋設性（カヴァレッジ）と高い容量下部電極
３０８を充分なスループットで形成するための高速成膜
が要求される。しかし、従来のコンタクトホール埋設お
よび容量電極の形成方法ではもはや上記の要請にこたえ
ることができない。例えば、コンタクトホールの径が
０．２５μｍ、容量電極の高さが０．５μｍである容量
素子に対するカヴァレッジと成長時間を、ＳｉＨ4 −Ｐ
Ｈ3 およびＳｉ2 Ｈ6 −ＰＨ3系について次の表１に示
した。
を形成するためには、コンタクトホール径を小さくして
メモリーセル面積を縮小すると同時に、より小さい面積
で充分な蓄積電荷容量を得るために容量下部電極３０８
の高さを高くすることで電極の側面積を増大させること
が必要となる。このため、微細なコンタクトホールに対
する充分な埋設性（カヴァレッジ）と高い容量下部電極
３０８を充分なスループットで形成するための高速成膜
が要求される。しかし、従来のコンタクトホール埋設お
よび容量電極の形成方法ではもはや上記の要請にこたえ
ることができない。例えば、コンタクトホールの径が
０．２５μｍ、容量電極の高さが０．５μｍである容量
素子に対するカヴァレッジと成長時間を、ＳｉＨ4 −Ｐ
Ｈ3 およびＳｉ2 Ｈ6 −ＰＨ3系について次の表１に示
した。
【０００５】
【表１】 ＊：コンタクトホール底での膜厚と層間絶縁膜上の膜厚
との比 表１において、ＳｉＨ4 −ＰＨ3 系の場合は、良好なカ
ヴァレッジが得られるが成長速度が遅く成長時間が長い
という欠点がある。一方、成長温度を５８０℃としたＳ
ｉ2 Ｈ6 −ＰＨ3 系場合は、成長速度が速く成長時間は
短いがカヴァレッジが非常に悪いという欠点がある。ま
た、成長温度が４７０℃のＳｉ2 Ｈ6 −ＰＨ3 系の場合
はカヴァレッジはある程度良好であるが、成長速度が非
常に遅く成長時間が長いという欠点がある。このため、
従来法では、微細なコンタクトホールを持ちかつ高さの
高い容量下部電極を持つ容量素子を充分なスループット
で形成することは困難となっている。
との比 表１において、ＳｉＨ4 −ＰＨ3 系の場合は、良好なカ
ヴァレッジが得られるが成長速度が遅く成長時間が長い
という欠点がある。一方、成長温度を５８０℃としたＳ
ｉ2 Ｈ6 −ＰＨ3 系場合は、成長速度が速く成長時間は
短いがカヴァレッジが非常に悪いという欠点がある。ま
た、成長温度が４７０℃のＳｉ2 Ｈ6 −ＰＨ3 系の場合
はカヴァレッジはある程度良好であるが、成長速度が非
常に遅く成長時間が長いという欠点がある。このため、
従来法では、微細なコンタクトホールを持ちかつ高さの
高い容量下部電極を持つ容量素子を充分なスループット
で形成することは困難となっている。
【０００６】本発明は従来技術における上記した事情に
鑑みてなされたもので、その目的とするところは、ＭＯ
ＳダイナミックＲＡＭの積層型容量素子の形成方法にお
いて、微細な容量コンタクトホールに対する埋設性が良
好で、しかも生産性に優れた容量素子形成方法を提供す
ることにある。
鑑みてなされたもので、その目的とするところは、ＭＯ
ＳダイナミックＲＡＭの積層型容量素子の形成方法にお
いて、微細な容量コンタクトホールに対する埋設性が良
好で、しかも生産性に優れた容量素子形成方法を提供す
ることにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の主なる態様によれば、ＭＯＳダイナミッ
クＲＡＭを形成する積層型容量素子の形成方法におい
て、シリコン基板上の層間絶縁膜にコンタクトホールを
形成する工程と、減圧気相成長法により、成長温度５５
０℃から５６０℃乃至６００℃の範囲で原料ガスとして
モノシランガス（ＳｉＨ4 ）とドーパントガスを用いて
コンタクトホールが完全に埋設されるまでドープトシリ
コン膜を成長させる工程と、減圧気相成長法により、成
長温度５５０℃から５６０℃乃至６００℃の範囲で原料
ガスとしてジシランガス（Ｓｉ2 Ｈ6 ）とドーパントガ
スを用いて容量下部電極となるドープトシリコン膜を成
長させる工程と、該ドープトシリコン膜を所定の形状に
パターニングする工程と、アニールにより該ドープトシ
リコン膜を多結晶化する工程とにより容量下部電極を形
成することを特徴とする容量素子の形成方法が提供され
る。
めに、本発明の主なる態様によれば、ＭＯＳダイナミッ
クＲＡＭを形成する積層型容量素子の形成方法におい
て、シリコン基板上の層間絶縁膜にコンタクトホールを
形成する工程と、減圧気相成長法により、成長温度５５
０℃から５６０℃乃至６００℃の範囲で原料ガスとして
モノシランガス（ＳｉＨ4 ）とドーパントガスを用いて
コンタクトホールが完全に埋設されるまでドープトシリ
コン膜を成長させる工程と、減圧気相成長法により、成
長温度５５０℃から５６０℃乃至６００℃の範囲で原料
ガスとしてジシランガス（Ｓｉ2 Ｈ6 ）とドーパントガ
スを用いて容量下部電極となるドープトシリコン膜を成
長させる工程と、該ドープトシリコン膜を所定の形状に
パターニングする工程と、アニールにより該ドープトシ
リコン膜を多結晶化する工程とにより容量下部電極を形
成することを特徴とする容量素子の形成方法が提供され
る。
【０００８】本発明の別の態様によれば、上記主態様に
おけるドープトシリコン膜成長時のドーパントガスとし
てフォスフィンガス（ＰＨ3 ）およびアルシンガス（Ａ
ｓＨ3 ）のいずれか１つのガスが用いられることを特徴
とする容量素子の形成方法が提供される。
おけるドープトシリコン膜成長時のドーパントガスとし
てフォスフィンガス（ＰＨ3 ）およびアルシンガス（Ａ
ｓＨ3 ）のいずれか１つのガスが用いられることを特徴
とする容量素子の形成方法が提供される。
【０００９】
【作用】従来技術における前述の課題が本発明により解
決できる訳を以下に説明する。原料ガスであるＳｉＨ4
とＳｉ2 Ｈ6 との同一温度での反応性を比較すると、Ｓ
ｉ2 Ｈ6 ガスの方がはるかに高い。反応性の高いガスに
よる膜成長では成長速度が高いという利点があるが、一
方で原料ガスの消費が速いために、コンタクトホール外
部でガスが大部分消費されホール内部でのガス濃度が低
下してカヴァレッジが悪化するという欠点がある。逆
に、反応性の低いガスによる膜成長では成長速度が低く
なるが、一方で反応ガスの消費が遅いために、コンタク
トホール内部まで原料ガスが充分供給されて良好なカヴ
ァレッジが得られる。従来例でのカヴァレッジと成長速
度の関係は以上のモデルで説明できる。
決できる訳を以下に説明する。原料ガスであるＳｉＨ4
とＳｉ2 Ｈ6 との同一温度での反応性を比較すると、Ｓ
ｉ2 Ｈ6 ガスの方がはるかに高い。反応性の高いガスに
よる膜成長では成長速度が高いという利点があるが、一
方で原料ガスの消費が速いために、コンタクトホール外
部でガスが大部分消費されホール内部でのガス濃度が低
下してカヴァレッジが悪化するという欠点がある。逆
に、反応性の低いガスによる膜成長では成長速度が低く
なるが、一方で反応ガスの消費が遅いために、コンタク
トホール内部まで原料ガスが充分供給されて良好なカヴ
ァレッジが得られる。従来例でのカヴァレッジと成長速
度の関係は以上のモデルで説明できる。
【００１０】そこで、本発明では、ＳｉＨ4 ガスとＳｉ
2 Ｈ6 ガスとの同一温度における反応性の違いを積極的
に利用し、まずカヴァレッジを必要とする微細なコンタ
クトホール埋設に関しては反応性の低いＳｉＨ4 ガスを
用いて第１のシリコン膜を成長させ、次に連続した厚さ
を持つ容量電極の成長に関しては反応性の高いＳｉ2Ｈ6
ガスを用いて第２のシリコン膜を高速成長させる。こ
のため、カヴァレッジが良好で生産性が高い膜成長を行
なわせることができる。成長温度としては、ＳｉＨ4 ガ
スで実用的な成長速度が得られ、且つ良好なカヴァレッ
ジが得られる５５０℃から５６０℃乃至６００℃の範囲
内で行なうのが好ましい。
2 Ｈ6 ガスとの同一温度における反応性の違いを積極的
に利用し、まずカヴァレッジを必要とする微細なコンタ
クトホール埋設に関しては反応性の低いＳｉＨ4 ガスを
用いて第１のシリコン膜を成長させ、次に連続した厚さ
を持つ容量電極の成長に関しては反応性の高いＳｉ2Ｈ6
ガスを用いて第２のシリコン膜を高速成長させる。こ
のため、カヴァレッジが良好で生産性が高い膜成長を行
なわせることができる。成長温度としては、ＳｉＨ4 ガ
スで実用的な成長速度が得られ、且つ良好なカヴァレッ
ジが得られる５５０℃から５６０℃乃至６００℃の範囲
内で行なうのが好ましい。
【００１１】
【実施例】本発明の第１実施例について添付の図面の図
１を参照して説明する。
１を参照して説明する。
【００１２】まず、面方位「１００」、抵抗率１０Ω・
ｃｍのＰ型シリコン基板１０１上にＬＯＣＯＳ（選択酸
化法）によりフィールド酸化膜１０２を形成する。次
に、ゲート酸化膜１０５およびゲート電極１０６を形成
し、ソース拡散層１０３とドレイン拡散層１０４を形成
してスイッチングトランジスタ素子部を形成する。さら
にＣＶＤ法により層間絶縁膜１０７を堆積した後、ドレ
インに接続する容量コンタクトホール（０．２５μｍ
径）を開口する（図１（ａ））。その後、本発明の特徴
であるコンタクトプラグ１０８と容量下部電極１０９と
なるシリコン膜を連続成長させる（図１の（ｂ）および
（ｃ））。その際、シリコン膜の成長には通常のＬＰＣ
ＶＤ炉を用い、炉内温度を５８０℃、真空度を０．５Ｔ
ｏｒｒに設定し、原料ガスとしてＳｉＨ4 １０００ｓｃ
ｃｍ、４％ＰＨ3 （Ｈｅベース）５０ｓｃｃｍを４２分
間供給してコンタクトホールを完全に埋設してコンタク
トプラグ１０８を形成する（図１（ｂ））。次に、同一
温度、同一真空度で、原料ガスとしてＳｉ2 Ｈ6 １００
ｓｃｃｍ、４％ＰＨ3 （Ｈｅベース）１００ｓｃｃｍを
３８分間供給して０．５μｍ厚のシリコン膜を成長させ
る（図１（ｃ））。このシリコン膜はフォトリソグラフ
ィによりパターンニングされ、さらに８５０℃で３０分
間の窒素処理が施されて多結晶シリコンによる容量下部
電極１０９が形成される。さらに、Ｓｉ3 Ｎ4 膜とＳｉ
Ｏ2 膜の複合膜であるＮＯ膜の誘電体膜１１０を形成し
た後、リンドープの多結晶シリコン膜を成長させて容量
上部電極１１１とし、斯くして所望の容量素子が形成さ
れる（図１（ｄ））。
ｃｍのＰ型シリコン基板１０１上にＬＯＣＯＳ（選択酸
化法）によりフィールド酸化膜１０２を形成する。次
に、ゲート酸化膜１０５およびゲート電極１０６を形成
し、ソース拡散層１０３とドレイン拡散層１０４を形成
してスイッチングトランジスタ素子部を形成する。さら
にＣＶＤ法により層間絶縁膜１０７を堆積した後、ドレ
インに接続する容量コンタクトホール（０．２５μｍ
径）を開口する（図１（ａ））。その後、本発明の特徴
であるコンタクトプラグ１０８と容量下部電極１０９と
なるシリコン膜を連続成長させる（図１の（ｂ）および
（ｃ））。その際、シリコン膜の成長には通常のＬＰＣ
ＶＤ炉を用い、炉内温度を５８０℃、真空度を０．５Ｔ
ｏｒｒに設定し、原料ガスとしてＳｉＨ4 １０００ｓｃ
ｃｍ、４％ＰＨ3 （Ｈｅベース）５０ｓｃｃｍを４２分
間供給してコンタクトホールを完全に埋設してコンタク
トプラグ１０８を形成する（図１（ｂ））。次に、同一
温度、同一真空度で、原料ガスとしてＳｉ2 Ｈ6 １００
ｓｃｃｍ、４％ＰＨ3 （Ｈｅベース）１００ｓｃｃｍを
３８分間供給して０．５μｍ厚のシリコン膜を成長させ
る（図１（ｃ））。このシリコン膜はフォトリソグラフ
ィによりパターンニングされ、さらに８５０℃で３０分
間の窒素処理が施されて多結晶シリコンによる容量下部
電極１０９が形成される。さらに、Ｓｉ3 Ｎ4 膜とＳｉ
Ｏ2 膜の複合膜であるＮＯ膜の誘電体膜１１０を形成し
た後、リンドープの多結晶シリコン膜を成長させて容量
上部電極１１１とし、斯くして所望の容量素子が形成さ
れる（図１（ｄ））。
【００１３】以上の説明から明らかなとおり、本発明で
は、コンタクトプラグと容量下部電極の形成方法に特徴
があるが、第１実施例の場合のカヴァレッジおよび成長
に要する時間について次表２に示した。
は、コンタクトプラグと容量下部電極の形成方法に特徴
があるが、第１実施例の場合のカヴァレッジおよび成長
に要する時間について次表２に示した。
【００１４】
【表２】 ＊：コンタクトホール底での膜厚と層間絶縁膜上の膜厚
との比 表２より、本発明の場合、０．２５μｍ径の微細コンタ
クトホールに対してシリコンを完全に埋設することがで
き、かつ合計成長時間が８０分と短く生産性が向上し
た。従来技術のところで述べたＳｉＨ4 −ＰＨ3 系の従
来例との比較では成長時間が半分以下（４８％）に、ま
たＳｉ2 Ｈ6 −ＰＨ3 系４７０℃成長との比較では約４
分の１以下（２４％）にそれぞれ短縮でき、生産性が大
幅に向上していることが確認された。また、従来のＳｉ
2 Ｈ6 −ＰＨ3 系５８０℃成長ではカヴァレッジが悪
く、０．２５μｍ径のコンタクトホールを完全に埋設す
ることは不可能であり、コンタクトプラグとして使用す
ることはできなかった。
との比 表２より、本発明の場合、０．２５μｍ径の微細コンタ
クトホールに対してシリコンを完全に埋設することがで
き、かつ合計成長時間が８０分と短く生産性が向上し
た。従来技術のところで述べたＳｉＨ4 −ＰＨ3 系の従
来例との比較では成長時間が半分以下（４８％）に、ま
たＳｉ2 Ｈ6 −ＰＨ3 系４７０℃成長との比較では約４
分の１以下（２４％）にそれぞれ短縮でき、生産性が大
幅に向上していることが確認された。また、従来のＳｉ
2 Ｈ6 −ＰＨ3 系５８０℃成長ではカヴァレッジが悪
く、０．２５μｍ径のコンタクトホールを完全に埋設す
ることは不可能であり、コンタクトプラグとして使用す
ることはできなかった。
【００１５】次に、積層型容量素子で高い蓄積電荷容量
を得る構造として最近注目されている、ＨＳＧ（Hemi-S
pherical-Grain）型容量素子の形成に本発明を適用した
例を第２実施例とし、これを図２に関連して説明する。
この容量素子は、容量下部電極表面に凹凸形状のＨＳＧ
を形成し、実効電極面積を増加させることにより容量を
増加させた素子である。
を得る構造として最近注目されている、ＨＳＧ（Hemi-S
pherical-Grain）型容量素子の形成に本発明を適用した
例を第２実施例とし、これを図２に関連して説明する。
この容量素子は、容量下部電極表面に凹凸形状のＨＳＧ
を形成し、実効電極面積を増加させることにより容量を
増加させた素子である。
【００１６】最初に、素子分離のフィールド酸化膜形成
から容量コンタクトホール開口までは前述の第１実施例
と同一プロセスで形成する（図２（ａ））。続いて、通
常のＬＰＣＶＤ炉を用い、まず炉内温度を５６０℃、真
空度を０．５Ｔｏｒｒに設定し、原料ガスとしてＳｉＨ
4 １０００ｓｃｃｍ、４％ＰＨ3 （Ｈｅベース）５０ｓ
ｃｃｍを５０分間供給してコンタクトホールを完全に埋
設してコンタクトプラグ２０８を形成する（図２
（ｂ））。次に、同一温度、同一真空度で、原料ガスと
してＳｉ2 Ｈ6 １００ｓｃｃｍ、４％ＰＨ3 （Ｈｅベー
ス）１００ｓｃｃｍを４７分間供給して０．５μｍ厚の
シリコン膜を成長させる。その際、第２実施例では、後
で容量下部電極の表面に凹凸形状のＨＳＧを形成するこ
とから、成長したシリコン膜はアモルファスであること
が必要となる。このため、容量下部電極となるシリコン
膜は第１実施例の場合より低温で成長させることが重要
である。成長後、シリコン膜はフォトリソグラフィによ
り容量下部電極の形状にパターンニングされた後、ＨＳ
Ｇ化される。ＨＳＧ化は、まず希フッ化水素酸でアモル
ファスシリコン膜表面の自然酸化膜を除去した後、超高
真空チャンバーに試料を導入する。次に、チャンバー内
真空度を１×１０-9Ｔｏｒｒ以下に保った状態で基板温
度を６００℃に加熱する。さらにＳｉ2 Ｈ6 ガス２０ｓ
ｃｃｍを２０秒間供給した後、ただちに基板温度を室温
まで下げることにより表面にＨＳＧが形成される。ＨＳ
Ｇを形成したシリコン膜は、８５０℃、３０分の窒素処
理が施されて多結晶シリコンによる容量下部電極２０９
が形成される（以上、図２（ｃ））。その後、第１実施
例と同じプロセスで誘電体膜２１０と容量上部電極２１
１を形成し、所望の容量素子とされる（図２（ｄ））。
から容量コンタクトホール開口までは前述の第１実施例
と同一プロセスで形成する（図２（ａ））。続いて、通
常のＬＰＣＶＤ炉を用い、まず炉内温度を５６０℃、真
空度を０．５Ｔｏｒｒに設定し、原料ガスとしてＳｉＨ
4 １０００ｓｃｃｍ、４％ＰＨ3 （Ｈｅベース）５０ｓ
ｃｃｍを５０分間供給してコンタクトホールを完全に埋
設してコンタクトプラグ２０８を形成する（図２
（ｂ））。次に、同一温度、同一真空度で、原料ガスと
してＳｉ2 Ｈ6 １００ｓｃｃｍ、４％ＰＨ3 （Ｈｅベー
ス）１００ｓｃｃｍを４７分間供給して０．５μｍ厚の
シリコン膜を成長させる。その際、第２実施例では、後
で容量下部電極の表面に凹凸形状のＨＳＧを形成するこ
とから、成長したシリコン膜はアモルファスであること
が必要となる。このため、容量下部電極となるシリコン
膜は第１実施例の場合より低温で成長させることが重要
である。成長後、シリコン膜はフォトリソグラフィによ
り容量下部電極の形状にパターンニングされた後、ＨＳ
Ｇ化される。ＨＳＧ化は、まず希フッ化水素酸でアモル
ファスシリコン膜表面の自然酸化膜を除去した後、超高
真空チャンバーに試料を導入する。次に、チャンバー内
真空度を１×１０-9Ｔｏｒｒ以下に保った状態で基板温
度を６００℃に加熱する。さらにＳｉ2 Ｈ6 ガス２０ｓ
ｃｃｍを２０秒間供給した後、ただちに基板温度を室温
まで下げることにより表面にＨＳＧが形成される。ＨＳ
Ｇを形成したシリコン膜は、８５０℃、３０分の窒素処
理が施されて多結晶シリコンによる容量下部電極２０９
が形成される（以上、図２（ｃ））。その後、第１実施
例と同じプロセスで誘電体膜２１０と容量上部電極２１
１を形成し、所望の容量素子とされる（図２（ｄ））。
【００１７】第２実施例に関して、従来例（比較例）と
本発明との比較を表３に示した。
本発明との比較を表３に示した。
【００１８】
【表３】 ＊１：コンタクトホール底での膜厚と層間絶縁膜上の膜
厚との比 ＊２：ＳｉＨ4 −ＰＨ3 系 ＊３：Ｓｉ2 Ｈ6 −ＰＨ3 系 ＊４：５０ｍｉｎ ＊５：４７ｍｉｎ 表３より各例の成長時間を比較すると、本実施例ではＳ
ｉＨ4 −ＰＨ3 系単独の比較例に対して約半分（４９
％）に、一方、成長温度を４７０℃としたＳｉ2Ｈ6 −
ＰＨ3 系単独の比較例に対しては約３分の１（２９％）
にそれぞれ成長時間が短縮され、生産性が向上している
ことが確認された。また、成長時間を５６０℃としたＳ
ｉ2 Ｈ6 −ＰＨ3 系単独の比較例では、カヴァレッジが
５５％と悪いため、コンタクトプラグとしては使用不可
能であった。
厚との比 ＊２：ＳｉＨ4 −ＰＨ3 系 ＊３：Ｓｉ2 Ｈ6 −ＰＨ3 系 ＊４：５０ｍｉｎ ＊５：４７ｍｉｎ 表３より各例の成長時間を比較すると、本実施例ではＳ
ｉＨ4 −ＰＨ3 系単独の比較例に対して約半分（４９
％）に、一方、成長温度を４７０℃としたＳｉ2Ｈ6 −
ＰＨ3 系単独の比較例に対しては約３分の１（２９％）
にそれぞれ成長時間が短縮され、生産性が向上している
ことが確認された。また、成長時間を５６０℃としたＳ
ｉ2 Ｈ6 −ＰＨ3 系単独の比較例では、カヴァレッジが
５５％と悪いため、コンタクトプラグとしては使用不可
能であった。
【００１９】なお、上記第１および第２実施例では、ド
ーパントガスとしてフォスフィンガス（ＰＨ3 ）を用い
た場合について説明したが、アルシンガス（ＡｓＨ3 ）
を用いた場合も同様の結果が得られた。
ーパントガスとしてフォスフィンガス（ＰＨ3 ）を用い
た場合について説明したが、アルシンガス（ＡｓＨ3 ）
を用いた場合も同様の結果が得られた。
【００２０】
【発明の効果】本発明は、ＭＯＳダイナミックＲＡＭを
形成する積層型容量素子の形成方法において、シリコン
基板上の層間絶縁膜にコンタクトホールを形成する工程
と、減圧気相成長法により、成長温度５５０℃から５６
０℃乃至６００℃の範囲で原料ガスとしてモノシランガ
ス（ＳｉＨ4 ）とドーパントガスを用いてコンタクトホ
ールが完全に埋設されるまでドープトシリコン膜を成長
させる工程と、減圧気相成長法により、成長温度５５０
℃から５６０℃乃至６００℃の範囲で原料ガスとしてジ
シランガス（Ｓｉ2 Ｈ6 ）とドーパントガスを用いて容
量下部電極となるドープトシリコン膜を成長させる工程
と、該ドープトシリコン膜を所定の形状にパターンニン
グする工程と、アニールにより該ドープトシリコン膜を
多結晶化する工程とにより容量下部電極を形成すること
を特徴としている。このため、微細なコンタクトホール
の埋設性に優れ、かつ生産性の高い容量素子の形成方法
を提供できる。
形成する積層型容量素子の形成方法において、シリコン
基板上の層間絶縁膜にコンタクトホールを形成する工程
と、減圧気相成長法により、成長温度５５０℃から５６
０℃乃至６００℃の範囲で原料ガスとしてモノシランガ
ス（ＳｉＨ4 ）とドーパントガスを用いてコンタクトホ
ールが完全に埋設されるまでドープトシリコン膜を成長
させる工程と、減圧気相成長法により、成長温度５５０
℃から５６０℃乃至６００℃の範囲で原料ガスとしてジ
シランガス（Ｓｉ2 Ｈ6 ）とドーパントガスを用いて容
量下部電極となるドープトシリコン膜を成長させる工程
と、該ドープトシリコン膜を所定の形状にパターンニン
グする工程と、アニールにより該ドープトシリコン膜を
多結晶化する工程とにより容量下部電極を形成すること
を特徴としている。このため、微細なコンタクトホール
の埋設性に優れ、かつ生産性の高い容量素子の形成方法
を提供できる。
【図１】（ａ）から（ｄ）は本発明の第１実施例による
容量素子形成方法をそれぞれ工程順に示す断面説明図で
ある。
容量素子形成方法をそれぞれ工程順に示す断面説明図で
ある。
【図２】（ａ）から（ｄ）は本発明の第２実施例による
容量素子形成方法をそれぞれ工程順に示す断面説明図で
ある。
容量素子形成方法をそれぞれ工程順に示す断面説明図で
ある。
【図３】（ａ）から（ｃ）は従来方法による容量素子形
成方法をそれぞれ工程順に示す断面説明図である。
成方法をそれぞれ工程順に示す断面説明図である。
１０１、２０１、３０１ シリコン基板 １０２、２０２、３０２ フィールド酸化膜 １０３、２０３、３０３ ソース拡散層 １０４、２０４、３０４ ドレイン拡散層 １０５、２０５、３０５ ゲート酸化膜 １０６、２０６、３０６ ゲート電極 １０７、２０７、３０７ 層間絶縁膜 １０８、２０８、３０８ コンタクトプラグ １０９、２０９、３０９ 容量下部電極 １１０、２１０、３１０ 誘電体膜 １１１、２１１、３１１ 容量上部電極
Claims (4)
- 【請求項１】 ＭＯＳダイナミックＲＡＭを形成する積
層型容量素子の形成方法において、 シリコン基板上の層間絶縁膜にコンタクトホールを形成
する工程と、 減圧気相成長法により、成長温度５５０℃から６００℃
の範囲で原料ガスとしてモノシランガス（ＳｉＨ4 ）と
ドーパントガスを用いてコンタクトホールが完全に埋設
されるまでドープトシリコン膜を成長させる工程と、 減圧気相成長法により、成長温度５５０℃から６００℃
の範囲で原料ガスとしてジシランガス（Ｓｉ2 Ｈ6 ）と
ドーパントガスを用いて容量下部電極となるドープトシ
リコン膜を成長させる工程と、 該ドープトシリコン膜を所定の形状にパターンニングす
る工程と、 アニールにより該ドープトシリコン膜を多結晶化するこ
とにより容量下部電極を形成する工程とからなることを
特徴とする容量素子の形成方法。 - 【請求項２】 ＨＳＧ（Hemi-Spherical-Grain) 型のＭ
ＯＳダイナミックＲＡＭを形成する積層型容量素子の形
成方法において、 シリコン基板上の層間絶縁膜にコンタクトホールを形成
する工程と、 減圧気相成長法により、成長温度５５０℃から５６０℃
の範囲で原料ガスとしてモノシランガス（ＳｉＨ4 ）と
ドーパントガスを用いてコンタクトホールが完全に埋設
されるまでドープトシリコン膜を成長させる工程と、 減圧気相成長法により、成長温度５５０℃から５６０℃
の範囲で原料ガスとしてジシランガス（Ｓｉ2 Ｈ6 ）と
ドーパントガスを用いて容量下部電極となるドープトシ
リコン膜を成長させる工程と、 該ドープトシリコン膜を所定の形状にパターンニングす
る工程と、 パターニングされた該ドープトシリコン膜の表面にＨＳ
Ｇを形成する工程と、 アニールにより該ドープトシリコン膜を多結晶化するこ
とにより容量下部電極を形成する工程とからなることを
特徴とする容量素子の形成方法。 - 【請求項３】 ドープシリコン膜成長時のドーパントガ
スとして、フォスフィンガス（ＰＨ3 ）ガスを使用する
ことを特徴とする請求項１および２のいずれか一方に記
載の容量素子の形成方法。 - 【請求項４】 ドープトシリコン膜成長時のドーパント
ガスとして、アルシンガス（ＡｓＨ3 ）ガスを使用する
ことを特徴とする請求項１および２のいずれか一方に記
載の容量素子の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5292732A JP2565293B2 (ja) | 1993-10-28 | 1993-10-28 | 容量素子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5292732A JP2565293B2 (ja) | 1993-10-28 | 1993-10-28 | 容量素子の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07130875A JPH07130875A (ja) | 1995-05-19 |
| JP2565293B2 true JP2565293B2 (ja) | 1996-12-18 |
Family
ID=17785611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5292732A Expired - Lifetime JP2565293B2 (ja) | 1993-10-28 | 1993-10-28 | 容量素子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565293B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100541513B1 (ko) * | 1998-09-08 | 2006-03-09 | 삼성전자주식회사 | 반도체소자의 커패시터 제조방법 |
| KR100460066B1 (ko) | 2002-07-19 | 2004-12-04 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| DE102007029780A1 (de) * | 2007-06-21 | 2008-12-24 | Qimonda Ag | Verfahren zum Füllen einer Vertiefung in einer Halbleiterstruktur |
-
1993
- 1993-10-28 JP JP5292732A patent/JP2565293B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07130875A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754390A (en) | Integrated capacitor bottom electrode for use with conformal dielectric | |
| US6015743A (en) | Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon and a hemispherical grain polysilicon layer produced according to the method | |
| JP2795313B2 (ja) | 容量素子及びその製造方法 | |
| US6159828A (en) | Semiconductor processing method of providing a doped polysilicon layer | |
| US5208479A (en) | Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices | |
| US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
| JP2746167B2 (ja) | 半導体装置の製造方法 | |
| US6143620A (en) | Semiconductor processing method of providing a roughened polysilicon film and a capacitor construction | |
| US6699745B1 (en) | Capacitor and memory structure and method | |
| JPH05315543A (ja) | 半導体装置およびその製造方法 | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| US6221730B1 (en) | Fabrication method of semiconductor device with HSG configuration | |
| US6197653B1 (en) | Capacitor and memory structure and method | |
| JP2565293B2 (ja) | 容量素子の形成方法 | |
| JP3156590B2 (ja) | 半導体装置及びその製造方法 | |
| EP0941552B1 (en) | Semiconductor device with memory capacitor and method of manufacturing such a device | |
| US6187628B1 (en) | Semiconductor processing method of forming hemispherical grain polysilicon and a substrate having a hemispherical grain polysilicon layer | |
| JP3058136B2 (ja) | 半導体容量素子及びその製造方法 | |
| JP3439381B2 (ja) | 半導体装置の製造方法 | |
| JPH04209570A (ja) | 半導体素子の製造方法 | |
| KR100522420B1 (ko) | 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법 | |
| JP2886911B2 (ja) | 半導体装置の製造方法 | |
| KR100853458B1 (ko) | 실리콘게르마늄 섬을 이용한 캐패시터의 제조 방법 | |
| JPH09191092A (ja) | 多結晶シリコン膜の形成方法及びこれを用いた半導体装置のキャパシタの製造方法 | |
| JPH01122149A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960813 |