JP2002299602A

JP2002299602A - バイポーラトランジスタ

Info

Publication number: JP2002299602A
Application number: JP2001093984A
Authority: JP
Inventors: Fumihiko Hirose; 文彦廣瀬
Original assignee: Mitsubishi Heavy Industries Ltd
Current assignee: Mitsubishi Heavy Industries Ltd
Priority date: 2001-03-28
Filing date: 2001-03-28
Publication date: 2002-10-11
Also published as: DE10214157A1; US20030030070A1; TW535289B

Abstract

(57)【要約】（修正有）【課題】高い耐電圧を維持するとともに、高電流増幅
率を阻害するkirk効果を抑えることができるバイポーラ
トランジスタを提供する。【解決手段】第一導電型の半導体基板の上に積層され
た第一導電型半導体のＡ層と、Ａ層の上に積層され、Ａ
層とは異なる不純物ドープ濃度をもつ第一導電型半導体
のＢ層と、Ｂ層の上に積層され、Ａ層、Ｂ層および基板
の導電型とは異なる第二導電型半導体のＣ層と、Ｃ層の
上に積層され、第一導電型半導体のＤ層と、Ａ層、Ｂ層
および基板をコレクタ3、Ｃ層をベース4、Ｄ層をエミッ
タ5としてそれぞれ機能させる電極6〜8とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バイポーラトラン
ジスタ、とりわけ大電力用スイッチに用いられるトラン
ジスタの性能向上に関する。

【０００２】

【従来の技術】従来電子スイッチ用途として、バイポー
ラトランジスタが広く利用されてきた。バイポーラトラ
ンジスタは、第一導電型の半導体に第二導電型の半導
体、それから第一導電型の半導体を順次接触させて、そ
れぞれエミッタ、ベース、コレクタとするものである
が、高耐圧や大電力の電流をスイッチするトランジスタ
はさらに複雑な形となる。

【０００３】従来の大電力スイッチ用トランジスタの例
について図５を参照して説明する。図示のトランジスタ
はnpn^-n⁺型のＳｉトランジスタであり、高濃度のn型（n
⁺）にドープされた半導体基板２の上に、低濃度のn型(n
^-)半導体層３、p型の半導体層４、n型の半導体層５が積
層されている。n⁺基板２およびn^-層３はコレクタ、p型
層４がベース、一番上のn型層５がエミッタとして機能
する。エミッタ５はベース４の面が露出するように一部
が欠落している。ベース４及びエミッタ５が表面に露出
する部分には金属電極６，７がそれぞれ設けられてい
る。一方の電極６はベース４の露出面に接触接合されて
ベース電極として機能し、他方の電極７はエミッタ５の
露出面に接触接合されてエミッタ電極として機能する。
また、基板２の裏面側にも金属電極８が設けられてい
る。この電極８はコレクタ電極として機能するようにな
っている。

【０００４】図６は、横軸にエミッタ電極とエミッタ層
の界面からの深さ（μｍ）をとり、縦軸に各半導体層に
ドープされた不純物濃度（ｃｍ^-3）をとって、エミッタ
電極直下からの領域でのドープ濃度プロファイルの一例
を示す濃度分布図である。この例ではエミッタ５を10¹⁹
/cm³以上のドープ濃度に、ベース４を10¹⁷〜10¹⁸/cm³範
囲のドープ濃度にそれぞれ設定している。なお、ベース
４の幅を長くしすぎるとスイッチ速度と電流増幅率の低
下をもたらすので、ベース４の幅は1.0μｍ以下に設定
される。通常、コレクタ３のn^-導電型半導体の部分では
ドープ濃度を10 ¹⁵/cm³以下に設定する。また、コレクタ
３の厚みは、耐圧が大きくなるに従って厚くする必要が
あり、要求耐圧に応じて決められる。

【０００５】このトランジスタを用いてスイッチ回路と
する場合は、図７に示すような回路を用いる。バイポー
ラトランジスタ９のエミッタ３とコレクタ５とは電極
７，８、負荷１２および電源１１を介して接続される。
この回路１０においてベース端子１６からエミッタ端子
１７にベース電流（Ib）をながしたときに、ベース電流
（Ib）の強弱に応じてコレクタ３からエミッタ５に流れ
るコレクタ電流(Ic)が変化する現象を利用してスイッチ
として用いる。通常のバイポーラトランジスタではベー
ス電流ゼロ（Ib=0）のときに、エミッタ５とベース４と
の間は高インピーダンス状態でコレクタ電流ゼロ（Ic=
0）となり、エミッタ／ベース間をスイッチとみたてた
場合にスイッチＯＦＦの状態となる。これに対してベー
ス４に所定の電流を流すと、エミッタ５とコレクタ３と
が低インピーダンス状態となり、エミッタ／コレクタ間
に電流が流れ、スイッチＯＮの状態となる。

【０００６】

【発明が解決しようとする課題】上記のような用途のバ
イポーラトランジスタにおいて、トランジスタの電流増
幅率と耐圧はできるだけ高いことが求められている。こ
こで電流増幅率は、トランジスタをＯＮさせたときに流
れるコレクタ電流Icとベース電流Ibとの比（Ic/Ib）で
ある。電流増幅率が高ければ高いほど、トランジスタを
駆動する回路の消費電力が小さくなり、省電力のメリッ
トが生まれる。一方、トランジスタの耐圧が高くなれば
高くなるほど電源電圧の設定可能範囲が拡がるので、用
途の拡大を見込むことができるという利点がある。この
ようにバイポーラトランジスタでは電流増幅率と耐圧の
両者をともに高めることが望ましい。しかし、従来のト
ランジスタにおける両特性の関係は、電流増幅率を高め
ると耐圧が低下し、耐圧を高めると電流増幅率が低下す
るという二律背反（トレードオフ）の関係にある。

【０００７】ところで、バイポーラトランジスタでは耐
圧を稼ぐためにn^-層がコレクタ部分に存在する。スイッ
チがＯＦＦ状態のときに、このn^-層の部分が空乏化して
電源電圧がかかる。その部分の電界強度はn^-層のドープ
濃度と厚みと電源電圧とで決まる。通常、Ｓｉ系バイポ
ーラトランジスタではコレクタ部分のn^-層のドープ濃度
は10¹⁵/cm³以下に設定され、この程度の低濃度レベルで
はほぼn^-層の厚みで耐圧は決まる。

【０００８】n^-層のアバランシェ電界強度をＥ₀とした
場合に、そのトランジスタで得られる耐圧Ｖcboは電界
強度Ｅ₀とn^-層の厚みＬと係数ｋとの積（Ｖcbo=kE₀L）
で与えられる。なお、係数ｋは、トランジスタの構造に
依存する定数であり、０．５〜０．８程度である。

【０００９】一方、電流増幅率についてはn^-層の厚みＬ
に対して負の相関となる。これはトランジスタをＯＮさ
せてコレクタ３からエミッタ５に電流を流したときに、
電子がエミッタ５からベース４を通り越してコレクタ部
分のn^-層に流れ込み、このときn^-層内の電荷が中性とな
るようにベース４からホールが流れ込む。このときのキ
ャリアの濃度分布は図８に示すようになる。この現象は
大電流で低電圧動作のときに顕著になり、ベース広がり
効果或いはkirk効果と呼ばれている。このkirk効果が起
きているときにベース電流はn^-層での再結合電流で占め
られ、電流の増幅に寄与するベース／エミッタ間の注入
電流の割合が小さくなり、結果的に電流増幅率が損なわ
れる。再結合電流はn^-層の厚みＬが大きくなると再結合
領域が広がって増加し、電流増幅率は低下する。すなわ
ちn^-層の厚みＬが大きくなると、耐圧は増加するが、電
流増幅率は下がり、n^-層の厚みＬが小さくなると、耐圧
は低下するが、電流増幅率は増加する。

【００１０】以上述べたように、従来のバイポーラトラ
ンジスタでは高耐圧と高電流増幅率との二律背反性によ
り両特性をともに向上させることが困難であった。な
お、上記課題の説明はnpn^-n⁺構造のバイポーラトランジ
スタについてであるが、導電型を反転させたpnp^-p⁺構造
のバイポーラトランジスタについても同様である。

【００１１】本発明は上記の課題を解決するためになさ
れたものであり、高い耐電圧を維持するとともに、高電
流増幅率を阻害するkirk効果を抑えることができるバイ
ポーラトランジスタを提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明に係るバイポーラ
トランジスタは、第一導電型の半導体基板の上に積層さ
れた第一導電型半導体のＡ層と、前記Ａ層の上に積層さ
れ、前記Ａ層とは異なる不純物ドープ濃度をもつ第一導
電型半導体のＢ層と、前記Ｂ層の上に積層され、前記Ａ
層、Ｂ層および基板の導電型とは異なる第二導電型半導
体のＣ層と、前記Ｃ層の上に積層され、第一導電型半導
体のＤ層と、前記Ａ層、Ｂ層および基板をコレクタ、前
記Ｃ層をベース、前記Ｄ層をエミッタとしてそれぞれ機
能させる電極と、を具備することを特徴とする。

【００１３】この場合に、Ａ層の不純物ドープ濃度は、
Ｂ層の不純物ドープ濃度より大きく、かつＢ層の不純物
ドープ濃度の１００倍以下とすることが好ましい。Ａ層
の不純物ドープ濃度をＢ層のそれより大きくする理由
は、低圧大電流動作の際にベースから入ってくるホール
をＢ層内に留め、Ａ層内に入らせないようにするためで
ある。一方、Ａ層の不純物ドープ濃度がＢ層のそれの１
００倍を超える場合は、耐電圧の増加が飽和するか、む
しろ低下してしまい、実質的な効果が認められなくなる
からである。

【００１４】さらに、Ｂ層の厚みをＬ_B、Ｂ層内のキャ
リアの移動度をμ、Ｂ層内のキャリアの再結合時間を
τ、ＯＮ動作時におけるエミッタ／コレクタ間の電圧を
Ｖ_ONとしたときに、下式（１）を満たすように厚みLBと
τを設定することが望ましい。

【００１５】

【数２】

【００１６】次に、図１を参照して本発明のバイポーラ
トランジスタの作動原理および各種の特性について説明
する。ここではnpn^-nn⁺の構造を例にとって説明する
が、導電型を反転させたpnp^-pp⁺の構造においても同様
の効果を得ることができる。本発明では、n⁺型基板２の
上にn型層（Ａ層）３ａを、その上にn^-型層（Ｂ層）３
ｂを、その上にｐ型層（Ｃ層）４を、さらにその上にｎ
型層（Ｄ層）５を順次積層させたものである。本発明と
従来型のバイポーラトランジスタが異なる点は、従来型
ではコレクタがn⁺基板とn^-層との二層構造（図５）であ
ったのに対して、本発明ではコレクタをn⁺基板とn層、n
^-層との三層構造（図１、図２）としている点である。

【００１７】このトランジスタは、スイッチＯＦＦ時に
Ａ層とＢ層が同時に空乏化し、電界がＡ層とＢ層の両方
にかかる構造になっている。すなわち、耐圧のかかる長
さをLrevとした場合に、これはＡ層の厚みとＢ層の厚み
との和に近似できるので、次式（２）の関係が成り立
つ。

【００１８】

【数３】

【００１９】一方、低圧・大電流動作時にはkirk効果に
より濃度の薄いＢ層まで電荷中性のためベースからホー
ルの流れ込みが起こる。しかし、Ａ層はドープ濃度が高
いのでベースからホールの流れ込みが生じない。電流増
幅率を損なう再結合電流の発生するのはＢ層だけの長さ
に限られる。これを再結合領域長Lrecと呼ぶことにする
と、次式（３）の関係が成り立つ。

【００２０】

【数４】

【００２１】本発明ではLrev=Lrec+thickness(A)とする
ことができる。一方、従来ではＡ層が無かったためLrec
=Lrevとなる。以上から本発明と従来では、Ａ層の厚み
だけ耐圧が高められ、また、Ａ層で耐圧が稼げる分を考
慮してＢ層を薄くすることで電流増幅率を増やすことが
できる。このようにしてバイポーラトランジスタの耐圧
と電流増幅率とのトレードオフを緩和することができ
る。

【００２２】次に、各層の不純物ドープ濃度を規定して
いる理由について説明する。Ａ層の濃度をＢ層より大き
くする理由は、低圧大電流動作の際にベースから入って
くるホールをＢ層内に留め、Ａ層内に入らせないためで
ある。このようなホール侵入阻止効果を効果的にするた
めには、Ａ層内のドープ濃度がエミッタから注入される
電子（pnp^-pp⁺型ならホール）のＡ層内の濃度に対して
大きくする必要がある。

【００２３】しかし、Ａ層内のドープ濃度を高めすぎる
と、今度はトランジスタのスイッチＯＦＦ時にＡ層内が
空乏化されにくくなり、耐圧向上効果が失われてしま
う。本発明者らは計算機シミュレーションを繰り返して
検討した結果、Ｂ層に対して１００倍を超える濃度にＡ
層のドープ濃度が設定されると、耐圧向上効果が小さく
なり、上記の発明の効果は失われるという知見を得た。

【００２４】本発明でＢ層のキャリアの再結合時間τを
規定しているのは、本発明で目的の一つであるkirk効果
による電流増幅率の落ち込みを抑えるための方策であ
る。本発明の構造においても、低圧大電流動作時ではベ
ースからＢ層へホールの注入が起こりエミッタからベー
スを越えてＢ層やＡ層に注入される電子がＢ層で再結合
を起こすと、ベース電流増加につながる。

【００２５】一方、Ａ層やその下の基板のなかでキャリ
アが再結合を起こせば、コレクタ電流につながる。した
がって、Ｂ層内でのキャリアの再結合を抑制し、エミッ
タから注入される電子をＡ層以下までたどり着かせるよ
うにする必要がある。そのための条件としては、Ｂ層内
でのキャリアの移動時間Ｔ_Bが再結合時間τより十分小
さければよい。Ｂ層内にかかる電界はＶ_ON/Ｌ_Bで近似で
き、キャリア移動度をμとしたときに次式（４）〜
（６）の関係が成り立つ。

【００２６】

【数５】

【００２７】

【数６】

【００２８】

【数７】

【００２９】このような条件でＢ層内でのキャリアの再
結合は抑えられ、高い電流増幅率が得られる。キャリア
の再結合時間τを実際にどの程度までキャリアの移動時
間Ｔ _Bより大きくすればよいかについて本発明者らは種
々検討を重ねた結果、再結合時間τが移動時間Ｔ_Bより
１０００倍程度長くなれば電流増幅率の劣化は無視でき
るほど小さくなるという知見を得た。

【００３０】したがって、電流増幅率の劣化を抑制する
ためには、Ｂ層内のキャリアの再結合時間τを移動時間
Ｔ_Bよりも十分に長くすることが望ましく、再結合時間
τを移動時間Ｔ_Bの１０００倍以上とすることが好まし
い。これを逆転させて言えば、Ｂ層内のキャリアの移動
時間Ｔ_Bは再結合時間τの１／１０００以下とすること
が好ましい。

【００３１】τはその部位の結晶性と不純物量で制御で
きる。具体的には、B層の形成する際に、結晶性を高く
するか、また不純物の混入を下げることで、τを長くす
ることが可能である。したがって、上記６式を満たすよ
うに、トランジスタのB層形成時において、結晶性を損
なわないことと不純物混入の抑えるような成膜の管理を
行えばよい。

【００３２】

【発明の実施の形態】以下、添付の図面と表を参照しな
がら本発明の実施例と比較例とについて説明する。（実施例１）実施例１について図２、図３および表１、
表２を参照して説明する。図２に示すように、本実施例
のトランジスタは、n⁺型基板２の上にn型半導体層（Ａ
層）３ａを積層し、次にn^-型半導体層（Ｂ層）３ｂを積
層し、その次にｐ型半導体層（Ｃ層）４を積層し、さら
にその上にｎ型半導体層（Ｄ層）５を積層してなるnpn^-
nn⁺構造の大電力スイッチ用のバイポーラトランジスタ
である。基板２、Ａ層３ａ、Ｂ層３ｂからなる三層をコ
レクタとして機能させるために基板２の裏面側にアルミ
ニウム等の金属からなるコレクタ電極８を被覆形成し
た。また、Ｃ層４をベースとして機能させるために、Ｄ
層５の一部を欠落させてＣ層４の面を部分的に露出さ
せ、このＣ層４の露出面にアルミニウム等の金属からな
るベース電極６を接合した。さらに、Ｄ層５をエミッタ
として機能させるために、残留部分のＤ層５の上にアル
ミニウム等の金属からなるエミッタ電極７を接合した。
なお、本実施例１で設計したトランジスタの面積は０．
１６cm²とした。また、エミッタ５の面積は０．１cm²と
し、ベース４の面積は０．０６cm²とした。Ａ〜Ｄ層の
基板の導電型、不純物ドープ濃度、厚み、キャリア寿命
はそれぞれ表1に示すとおりとした。すなわち、コレク
タとして機能させるn⁺型半導体基板２、n型半導体Ａ
層、n^-型半導体Ｂ層における不純物ドープ濃度をそれぞ
れ８×１０¹⁹/ｃｍ³、１×１０¹⁵/ｃｍ³、１×１０¹⁴/
ｃｍ³とし、Ａ層とＢ層とは同じ厚み１０μｍとした。
なお、不純物ドーパントは燐（Ｐ）である。

【００３３】

【表１】

【００３４】また、本実施例１で設計したトランジスタ
の定格電流は１２Ａとした。以上の情報に基づきトラン
ジスタ特性の計算予測を試みた。特性の予測計算は各電
極に所定の電位を境界条件として与え、以下の式（７）
〜（１１）が矛盾を生じないように解くことで、ベース
電流(Ib)およびコレクタ電流(Ic)をそれぞれ求めた。

【００３５】

【数８】

【００３６】

【数９】

【００３７】ただし、Ｊ_nは電子電流密度、Ｊ_pはホール
電流密度、ｑは電子の電荷、ｎは電子の密度、ｐはホー
ルの密度、φは電界分布、μ_nは電子の移動度、μ_pはホ
ールの移動度をそれぞれ示す。

【００３８】また、電流連続の式として次の式（９）
（１０）が与えられる。

【００３９】

【数１０】

【００４０】

【数１１】

【００４１】ただし、ＧnとＧpはそれぞれ電子、ホール
の単位時間あたりの発生率、ＵnとＵpはそれぞれ電子と
ホールの単位時間あたりの再結合率をそれぞれ示す。

【００４２】ポアソン式として次式（１１）が与えられ
る。

【００４３】

【数１２】

【００４４】ただし、Ｎdはn型ドーピング原子のドープ
濃度、Ｎaはp型ドーピング原子のドープ濃度をそれぞれ
示す。

【００４５】以上の式（７）〜（１１）を解いてコレク
タ電流(Ic)とベース電流(Ib)をそれぞれ求め、これらに
基づいて電流増幅率を評価した。その結果として表２に
示すように電流増幅率１１０が得られた。

【００４６】また、耐圧の評価においては、ベース／コ
レクタ間に所定の電圧をかけて、上式（７）〜（１１）
を解いた。印加電圧がある程度のレベルまで高まるとト
ランジスタ内部の電界強度が増加してくるが、アバラン
シェ耐圧破壊を起こす３００ｋＶ/cm²の電界の部位が見
られたときのベース／コレクタ間の電圧をトランジスタ
の耐圧とした。その結果として表２に示すように耐圧３
７５Ｖが得られた。

【００４７】

【表２】

【００４８】図３は横軸に表面からの深さ（μｍ）をと
り、縦軸に単位体積当たりのキャリア濃度（個／ｃ
ｍ³）をとって、本実施例のバイポーラトランジスタの
低圧大電流動作時におけるキャリア濃度プロファイルを
示す特性線図である。条件はコレクタ／エミッタ間電圧
を１．０Ｖ、コレクタ電流を１２Ａとした。図中にて実
線の特性線Ｅは電子密度分布を示し、破線の特性線Ｈは
ホール密度分布を示す。この図から明らかなように、ホ
ール密度分布はＣ層とＢ層で高密度となっているが、Ａ
層では低密度であった。ホール密度分布がこのようにな
ることから、ホールがベースであるＣ層からＢ層までは
注入されているが、Ａ層には及んでいないこと、すなわ
ちkirk効果がＡ層には及ばずＢ層までに限定されている
ことが確認された。

【００４９】図４は横軸にエミッタ／ベース境界からの
深さ（μｍ）をとり、縦軸に電界強度（Ｖ／ｃｍ）をと
って、ベース電流をＯＦＦにしてエミッタ／コレクタ間
に３００Ｖの電圧をかけたときのトランジスタの電界分
布を示す特性線図である。図中にて特性線Ｋは各層の電
界分布を示す。図から明らかなようにＡ層からＢ層まで
に及ぶ領域で電界が発生している。これはＡ層とＢ層が
空乏化して、ここにエミッタ／コレクタ間の電圧の大部
分がかかっていることを示している。以上のことから、
本実施例で設計したトランジスタにおけるkirk効果はＢ
層だけで留め、耐圧を持たせる部分はＡ層とＢ層の両方
の範囲にできていることが確認された。

【００５０】（比較例１）次に、比較例について説明す
る。比較例として上記のＡ層が無いバイポーラトランジ
スタを設計した。比較例のトランジスタの構成を表３に
示す。

【００５１】

【表３】

【００５２】コンピュータシミュレーションを利用して
計算した結果、比較例のトランジスタの耐圧と電流増幅
率は表４に示すようになった。

【００５３】

【表４】

【００５４】表４には比較例１と実施例１とを併記した
が、比較例１の耐圧と比べて実施例１の耐圧のほうが１
００Ｖ高くなった。このことから本発明のトランジスタ
に耐圧向上効果があることが確認された。

【００５５】さらに本発明者らが計算をして検討した結
果、比較例の構造で本発明で得られる耐圧と同じ値にす
るにはＢ層の厚みを１０から１６μｍに変更する必要が
あることが判明した。このときの電流増幅率は４５にな
ってしまった。以上のことより、本発明により電流増幅
率と耐圧とのトレードオフが緩和できることが確認され
た。

【００５６】（比較例２）上記実施例１で示したトラン
ジスタに対して、Ｂ層でのキャリア寿命τを上記の式
（１）で規定される範囲から外れるように設定した比較
例２について説明する。前出の式（６）の右辺（Ｌ_B ²／
μＶ_ON）は1×10^-9sとなる。これの１０００倍にあたる
1×10^-6s（１μs）にＡ層のキャリア寿命を設定した場
合に、１０μsの場合と比べて、電流増幅率の落ち込み
が１０％程度であり、実用的には問題ないとの結論を得
た。それ以下のキャリア寿命では電流増幅率の落ち込み
が顕著となり、例えば10^-7sのキャリア寿命の場合は、
１０μsの場合と比べて電流増幅率は約１／３に低下す
る。さらに10^-8sのキャリア寿命では約１／１０まで低
下するので、いずれも実用上問題があることが判明し
た。

【００５７】（比較例３）上記実施例１で示したトラン
ジスタに対して、Ａ層のドープ濃度をＢ層の１００倍以
上に設定した場合について述べる。この場合、Ａ層の全
く無い場合と比べて電流増幅率とともに耐圧もまったく
変わらなかった。したがってＡ層の濃度を適正な範囲に
抑えることが、本発明の効果を奏するために重要である
ことが確認された。

【００５８】

【発明の効果】本発明によれば、従来品と比べて遜色の
ない高い耐電圧特性を確保するとともに、従来品よりも
高い電流増幅率を有するバイポーラトランジスタが提供
される。

【図面の簡単な説明】

【図１】本発明の作用と効果を説明するためにバイポー
ラトランジスタを模式的に示す概略断面図。

【図２】本発明の実施形態に係るバイポーラトランジス
タを示す概略断面図。

【図３】本発明の実施形態に係るバイポーラトランジス
タの低圧大電流動作時のキャリア濃度プロファイルを示
す特性線図。

【図４】本発明の実施形態に係るバイポーラトランジス
タのＯＦＦ動作時における電界強度分布を示す特性線
図。

【図５】従来の大電力用バイポーラトランジスタを示す
概略断面図。

【図６】典型的な従来のバイポーラトランジスタのエミ
ッタ電極直下ドープ濃度プロファイルを示す特性線図。

【図７】バイポーラトランジスタを組み込んだスイッチ
回路を示す図。

【図８】典型的な従来のバイポーラトランジスタにおけ
る通電時（ＯＮ動作時）のエミッタ電極直下キャリア密
度分布を示す特性線図。

【符号の説明】

Ａ層…第１導電型半導体（ｎ型半導体）、Ｂ層…第１導電型半導体（ｎ^-型半導体）、Ｃ層…第２導電型半導体（ｐ型半導体）、Ｄ層…第１導電型半導体（ｎ型半導体）、２…基板（ｎ⁺型半導体）、３，３ａ，３ｂ…コレクタ、４…ベース、５…エミッタ、６…ベース電極、７…エミッタ電極、８…コレクタ電極、９…バイポーラトランジスタ。

Claims

【特許請求の範囲】

【請求項１】第一導電型の半導体基板の上に積層され
た第一導電型半導体のＡ層と、前記Ａ層の上に積層され、前記Ａ層とは異なる不純物ド
ープ濃度をもつ第一導電型半導体のＢ層と、前記Ｂ層の上に積層され、前記Ａ層、Ｂ層および基板の
導電型とは異なる第二導電型半導体のＣ層と、前記Ｃ層の上に積層され、第一導電型半導体のＤ層と、前記Ａ層、Ｂ層および基板をコレクタ、前記Ｃ層をベー
ス、前記Ｄ層をエミッタとしてそれぞれ機能させる電極
と、を具備することを特徴とするバイポーラトランジス
タ。
【請求項２】前記Ａ層の不純物ドープ濃度は、前記Ｂ
層の不純物ドープ濃度より大きく、かつ前記Ｂ層の不純
物ドープ濃度の１００倍以下としたことを特徴とする請
求項１記載のバイポーラトランジスタ。
【請求項３】前記Ｂ層の厚みをＬ_B、前記Ｂ層内のキ
ャリアの移動度をμ、前記Ｂ層内のキャリアの再結合時
間をτ、ＯＮ動作時におけるエミッタ／コレクタ間の電
圧をＶ_ONとしたときに、下式（１）を満たすように前記
再結合時間τと前記厚みＬ_Bをそれぞれ設定することを
特徴とする請求項１記載のバイポーラトランジスタ。【数１】
【請求項４】前記Ｂ層内においてキャリアの再結合時
間τよりもキャリアの移動時間Ｔ_Bが十分に小さいこと
を特徴とする請求項３記載のバイポーラトランジスタ。
【請求項５】前記移動時間Ｔ_Bは前記再結合時間τの
１／１０００以下であることを特徴とする請求項４記載
のバイポーラトランジスタ。