TW535289B - Bipolar transistor - Google Patents

Bipolar transistor Download PDF

Info

Publication number
TW535289B
TW535289B TW091106022A TW91106022A TW535289B TW 535289 B TW535289 B TW 535289B TW 091106022 A TW091106022 A TW 091106022A TW 91106022 A TW91106022 A TW 91106022A TW 535289 B TW535289 B TW 535289B
Authority
TW
Taiwan
Prior art keywords
layer
bipolar transistor
collector
transistor
emitter
Prior art date
Application number
TW091106022A
Other languages
English (en)
Inventor
Fumihiko Hirose
Original Assignee
Mitsubishi Heavy Ind Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Ind Ltd filed Critical Mitsubishi Heavy Ind Ltd
Application granted granted Critical
Publication of TW535289B publication Critical patent/TW535289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

535289 A7 B7 五、發明説明（1 ) 相關申請案之交叉參考 本申請案根據及主張2001年3月28日提出之2001-093984 號先前曰本專利申請案之優先權，其全文在此納入供作參 考。 發明背景 1 .發明範疇 本發明係關於一用於高電力切換之雙極電晶體，且較特 別的是，其關於一電子電力供給電路之切換裝置。 2 .相關技藝說明 雙極電晶體使用做為個人電腦、空氣調節器及電動車輛 之電力供給電路中之切換裝置，一雙極電晶體係一包含一 射極、一基極及一集極之半導體裝置，較特別的是，雙極 電晶體係由一第一導電型式之半導體、一第二導電型式之 半導體及第一導電型式之另一半導體相互接觸而形成。當 一雙極電晶體使用做為一切換元件以切換高電壓及高電流 時，雙極電晶體之結構即變得複雜。 用於一高電力開關之習知雙極電晶體實例將參考圖1以 闡釋之。圖1揭示一 ηρη·η+矽電晶體，其中一輕度摻雜之 η(ιΓ)型半導體層3、一ρ型半導體層4、及一 η型半導體層 5係堆疊於一以η型（η + )摻雜劑重度摻雜之半導體基材2 上，η+型基材2及ιΓ型層3做為一集極，ρ型層4做為一基 極，及最上方之η型層5做為一射極。部分之射極5係去除 以曝露出基極4之表面。金屬電極6、7分別配置於基極4及 射極5之曝露表面内，金屬電極6直接接觸於基極4之曝露 -4 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 535289 A7
表面’以做為一基極電極，厶厪+ , 兩本二 I屬電極7則接觸於射極5之_ 路表面，以做為一射極電 八β + t 另一金屬電極8形成於基材2 <月側表面，以做為一集極電極。 圖2係_雙極電晶體之摻雜劑濃度之構型，揭示一射極 -極下方區域之摻雜劑濃度。在圖式中，距自射極電極虚 二射極層之間邊界之深度（心）输示於水平轴線及各半導 阮層《摻推劑濃度(cm-。繪示於垂直軸線。在此實例中， 射極5之#雜劑濃度設定於1〇19/‘或以上，及基㈣之接 _度設定於i㈧至10iW之範圍内。請注意基極4之 厚度（見度）設足於1.0 或以下，此係因為基極4之過量 厚度減損.、切換速度及電流增益。通常，集極3之η·導電 型式半導體之掺雜劑濃度設定於1〇15/cm3或以下，集極3之 厚度需足夠高，只要崩潰電壓係在要求之位準即可。 此 义極電曰曰知·係和、合成圖3所示之一切換電路1 〇 ,雙 極包晶體9之集極3及射極5利用電極7、8、一負載1 2、及 一電壓源11連接。在此電路10中，當一基極電流（Ib)係自 一基極終端1 6供給至一射極終端1 7時，則自集極3流至射 極5之一集極電流（I c )即依基極電流（丨b)之強度而改變。 利用集極電流内之此一變化’即可達成電路之導通及切 斷。 當典基極電沉Ά動於一雙極電晶體内時（I b == 〇 )，射極5 及集極3之間阻抗變高，結果，即無集極電流流動 (I c = 0 )。假設射極5及基極4之間區域係相關於一開關，電 路即等於切斷狀態，因為無集極電流流動（I c = 〇 )。對比之 __ -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
535289 A7 B7 五 發明説明（ 下，當一預定電流供給至基極4時，射極5及集極3之間阻 抗變低，結果，一電流流動於射極5及集極3之間，電路即 等於導通狀態。 在前述使用之雙極電晶體中，電流增益及崩潰電壓有必 要越高越好，此處所用之電流增益係定義為當雙極電晶體 導通時一集極電流（Ic)對一基極電流（lb)之比率（Ic/Ib)， 電流增益（Ic/Ib)越高則造成用於驅動一電晶體之電路電力 消耗越小，在省電之觀點上以較高之電流增益較有利。 另方面，雙極電晶體之崩潰電壓越高則可容許此電晶體 有較寬應用領域，結果，一雙極電晶體更可使用於多樣領 域内。因此，一雙極電晶體需應不僅具有一高電流增益， 亦應具有一高崩潰電壓。惟，電流增益及崩潰電壓在一習 知電晶體内並不相客（協定）。具體而了 *若電流增幅增 加，崩潰電壓即減小，反之，若崩潰電壓增加，電流增幅 即減小。 一雙極電晶體具有一 ιΓ層於集極部分内，以儲存一崩潰 電壓。由於耗盡藉由切斷開關而發生於η —層内，因此一電 力供給電壓施加於η _層。ιΓ層之電場係由摻雜劑濃度、ιΓ 層之厚度及電源電壓決定。在一矽基之雙極電晶體中，ιΓ 層之摻雜劑濃度大致上設定為盡量低到1015/cm3或以下， 在此一低摻雜劑濃度中，一崩潰電壓係由ιΤ層之厚度決 定。 在此例子中，雙極電晶體之崩潰電壓Veb()係由ιΓ層之厚 度L與一係數k之乘積（Vcb。=kE〇L)所賦予，其中Ε〇為ιΓ層 -6 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 裝 訂
線 535289 A7 B7 五 發明説明（4 之突崩電場，係數k為0.5至0.8範圍内之一常數，其根據一 雙極電晶體之結構而定。 另方面，電流增益及ιΤ層之厚度L為負向相關，具體而 言，當一雙極電晶體導通時，一電流自集極3流至射極5， 惟，電子則自射極5通過基極4以流入集極3之ιΓ型層。此 時，電洞自基極4流至ιΓ型層，以中性化η層。電晶體内之 載體濃度分佈揭示於圖4。 此一現象顯著發生於當一電路係以一低電壓操作而供給 一高電流時，此即稱為“基極擴張效應”或“Kirk效應”。當 Kirk效應發生時，一基極電流之大部分成為一產生於ιΓ型 層内之再組合電流。 當ιΤ型層之厚度L增加時，再組合區即增加，結果再組 合電流增加，而電流增益減小。易言之，當ιΓ型層之厚度 L增加時，崩潰電壓增加，而電流增益減小。對比之下， 當η'型層之厚度L減小時，崩潰電壓減小，而電流增益增 加0 如上所述，高崩潰電壓及高電流增益在一習知電晶體内 並不相容（協定），其難以增加二特徵至一令人滿意程度。 相關於一 npi η+結構之雙極電晶體問題已闡明於前， 惟，相同問題亦存在於一相反導電型式之雙極電晶體中， 即一 ρηρ- ρ+結構。 發明概要 本發明之一目的在提供一種雙極電晶體，其藉由抑制 Kirk效應以取得一高電流增益，同時確定一高崩潰電壓。
裝 訂
線 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 535289 A7 B7 五 發明説明（ 本發明之一種雙極電晶體，包含： 一第一導電型式之A層，係提供於一第一導電型式之一 半導體基材上； 一第一導電型式之B層，係提供於A層上，A層與B層之 摻雜劑濃度不同；
一第二導電型式之C層，係提供於B層上，該C層之導電 型式不同於A層、B層及基材者及； 一第一導電型式之D層，係提供於C層上； 一集極電極，係使用A層、B層、及基材做為一集極； 一基極電極，係使用C層做為一基極；及 一射極.電極，係使用D層做為一射極。 “第一導電型式”及“第二導電型式”等詞代表半導體之一 η型或一 p型，較特別的是，假使η型係相關於一“第一導電 型式”，則ρ型即“第二導電型式”。反之，假使ρ型係相關 於一“第一導電型式’’，則η型即“第二導電型式’’。
較佳為Α層之該摻雜劑濃度係大於Β層者最多10 0倍。此 因來自一基極之電洞注入係限於B層内，藉此當一電路係 以一低電壓操作而供給一高電流時可防止電洞進入A層。 若A層之摻雜劑濃度超過B層者100倍，則崩潰電壓之增加 即減緩，結果，實質上之效應即無法取得。 假設B層之厚度為Lb、B層内之載體遷移率為/z、B層内 之載體再結合時間為r、及Ο N操作期間射極與集極之間 電壓為V0N，則B層之厚度LB及再結合時間r應設定以滿足 以下等式（1)。 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 535289 A7 B7 五 發明説明（6 τ > 1000
^vON (1) 本發明雙極電晶體之操作基礎與多項特徵將參考圖5以 闡釋之，在此例子中，nprT ηη+結構將舉例說明。惟，若使 用一相反導電型式之雙極半導體，亦即一ρηρ-ρρ+結構，則 本發明更具實效。
本發明之電晶體係藉由堆疊一 η型層（Α層）3a、一 η型層 (Β層）3b、一ρ型層（C層）4、及一η型層5於一 η型基材2上 而形成。 本發明之電晶體與一習知電晶體間之差異將說明於後， 一習知電.晶體之集極具有二層式結構，即一η+型基材及一 ιΓ層3，如圖1所示。對比之下，本發明之電晶體之集極 3Α具有η +型基材2、層3a、及ιΓ層3b之三層式結構，如圖 5、6所示。
在本發明之電晶體中，當開關切斷時，耗盡即同時發生 於A層及B層中，結果電場即施加於A層及B層二者。假設 供崩潰電壓施加之一部分具有一長度（厚度）Lrev，Lrev幾 乎等於A層及B層之厚度和，如以下等式（2)所示。 1^\^厚度（人）+厚度（6) (2) 另方面，當一電路係以一低電壓操作而供給一高電流 時，Kirk效應即發生，結果，電洞流入輕度摻雜之B層以 中性化一區域。惟，電洞並不流入A層，因為A層為重度摻 雜。因此，一有害於電流增益之再組合電流僅產生於B層 内。假設產生再組合電流之區域之厚度（長度）指定為一再 本紙張尺度適用中國國家標準(CNS) A4規格(210 X297公釐) 535289
組合區域之長度Lrec，則以下等式g π 4 即仔以滿足 Lrec=厚度（B) 在本發明之電晶體中，存在一關係， Lrev= Lrec+厚度（A)， 其中厚度（A)代表A層之厚度。 然而，在一習知電晶體中，存在一關係 Lrev= Lrec 由上可知，在本發明之電晶體中 朋，貝弘壓係由A層^ 厗度改善。由於崩潰電壓係因A層之存在 、 g <伃在而改善，因此 《厚度可由A層之厚度減少。結果，電流増益…加。 有鑑於此本發明之雙極電晶體可以成功地克服崩潰電遷 =電，增益之間之協；t，且不僅取得—高崩潰電壓，亦添 得一高電流增幅。 在本發明中，各層之挣雜劑濃度係有所定義， 做闡釋。 〃田飛 (3)
裝 訂 A層之摻雜劑濃度係設定大於β層者，此因自基極進入 之電洞係留置於8層内，藉此防止電洞進入A層。為了 效防止電洞進入A層，A層之摻雜劑濃度必須大於自射極 注入且存在於A層内之電子濃度（即ρηρ·ρρ+例子 Λ 洞）。 电 當Α層之摻雜劑濃度過量增加時，則當一電晶體切斷 耗盡甚少發生於A層中，結果，崩潰電壓無法改善。0、 本發明已重覆-電腦模擬，結果發現若A層之接雜· 度超過B層者1G0倍，崩潰電壓即無法大幅改善，本發明:
線
535289 A7 B7 五、發明説明（ 效果亦無法取得。 在本發明中，B層中之載體再結合時間r有所定義，用 於防止電流增益因Kirk效應而下降，此為本發明目的之 一。當具有本發明結構之雙極電晶體係以一低電壓操作而 供給一高電流時電洞從基極射入B層。當電子從射極經由 基極射入B層與A層並造成在B層之再結合時，則會增加基 極電流。 另一方面，若載體造成A層及下方基材内之再組合，則 產生一集極電流。因此，B層中之載體再組合需予以防 止，且自射極注入之電子需送至A層及其下方者。若B層 中之載體移動時間TB相當小於再結合時間r，此即可達 成。施加於B層之電場大約為V0N/LB。若載體遷移率係以 #表示，則以下關係式（4)至（6)可建立。 τ = lb = lb2 fn von1 ^von μ · V lB ； τ»ΤΒ τ » lb2 μν〇Ν (5) (6) 在此條件下，Β層中之載體再組合得以抑制，取得高電 流增益。本發明人已進行多次研究於實務中載體之移動時 間ΤΒ範圍應設定於比再結合時間τ長多少，結果發現若再 -11 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
裝 訂
線 535289 A7 B7 •12- 五、發明説明（ 結合時間r比移動時間TB長大約1000倍，則電流增幅之減 低即小到可以不計。 為了避免電流增益減小，B層中之載體再結合時間r有 必要叹定為充分長於移動時間TB，較特別的是，再結合時 間τ較佳為設定不小於移動時間〜之⑺⑻倍。反過來說， Β層中之載體移動時間τ Β設定為不大於再結合時間r之 1/1000 〇 再結合時間r可由發生再組合處之結晶度、摻雜位準及
瑕疵密度控制，較特別的是，再結合時間r可藉由改善B 層《結晶度而增加。因此，一電晶體之B層可形成，同時 防止結晶度降低而抑制摻雜劑量，以利滿足上述等式 (6” 本發明之雙極電晶體係利用化學氣體沉積形成，此處所 用之化學氣體沉積為一沉積半導體膜至基材表面上之方 法、，f係以—原材料氣體填人-容器及放置-加熱後之基 材於容器内而實施。化學氣體沉積法包括一大 -低壓CVD法、-電漿CVD法，⑽法係利用圖7所示之 裝置執行。 ，本發明之其他目的及優點將載述於以下說明中，其中一 部分可由說明中瞭解，吱由音益士 ^ ^田貝她本發明而得知，本發明之 目的及優點可利用文後特別指 η日Κ足，又備及組合達成及取 知0 圖式簡單說明 併入且構成本發明一郭公> 4η Εΐα 部刀疋相關圖式係說明本發明之實 W尺度適用t關家料 裝 訂 線 535289 A7 B7 五、發明説明（1()) 施例，連同上述之概要說明及文後之實施例詳細說明以闡 釋本發明之原理。 圖1係簡示截面圖，揭示一習知高電力之雙極電晶體； 圖2係一習知雙極電晶體之射極電極下方層之摻雜劑濃 度之構型； 圖3係具有一雙極電晶體積合於其内之電路圖； 圖4係當一習知雙極電晶體導通（ON操作）時，射極電極 下方層之載體密度之構型； 圖5係用於闡釋本發明功能與效果之一雙極電晶體之簡 示截面圖； 圖6係本發明實施例之一雙極電晶體之簡示截面圖； 圖7係簡示方塊圖，揭示用於製造一雙極電晶體之裝 置； 圖8係本發明之雙極電晶體當以一低電壓操作而供給一 高電流時之載體濃度之深度構型；及 圖9係當本發明實施例之一雙極電晶體切斷時之場強度 之深度構型。 發明之詳細說明 本發明之較佳實施例將參考相關圖式而闡釋於後。 [實施例] 圖6所示之雙極電晶體具有一 ηρη· nn+結構，係藉由依序 堆疊一 η型半導體層（A層）3a、一 ιΓ型半導體層（B層）3b、 一 p型半導體層（C層）4、及一 η·型半導體層（D層）5於一 n + 型基材2上而形成，雙極電晶體係使用做為一高功率切換 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
線 535289 五、發明説明（u A7 B7
元件。一集極3A係由三層形成，亦即，n+型基材2、n刑 層以、及η·型層3b。欲達到三層結構式集極从之功能： 一集極電極8係藉由以一金屬例如鋁塗佈於基材2之背表面 而形成。此外，欲使C層4達到—基極之功能，一部分d層 5即去除以曝露出C層4之表面且_金屬例如銘之—基^ 極6係接附於C層4之曝露表面。此外，欲使〇層5達到一 ^ 極之功能，一金屬例如鋁之一射極電極7係接附於其餘〇層 5上。 雙極電晶體係利用圖7所示之一減壓式CVD裝置形成。 減壓式C V D裝置2 0之容室2 1及裝載閉鎖室3 〇可利用一 基材轉移.通道27連通，容室21及裝載閉鎖室3〇二者係透 過-閘閥2 8連通。欲使用做為—電晶體基材之珍晶圓2利 用一裝載閉鎖室30及一轉移機構（圖中未示）以裝載及卸載 於CVD裝置20之容室21，基材轉移通道”之一開孔部26 形成於各室2 1二側表面之一者處。 一排放管4 1形成於容室2丨之另一側表面處，一渦輪分子 泵浦42及一旋轉泵浦43提供做為排放管41之一部分，以 利抽空容室2!。滿輪分子泵浦42配置於旋轉泵浦。之上 游處（接近於容室21)，容室21利用旋轉泵浦43大略地抽 空而利用渦輪泵浦42完全地抽空。 容121罩覆一台階23，其上可供安裝一基材2，台階23 則罩覆一加熱器2 4以利加熱基材2。 四個氣體供給源5 1、5 2、5 3、5 4分別透過管路5 〇、 5〇a 50b、50c以連通於容室21。第一氣體供給源51透 本纸張尺度適财@ a家標準(CNS) μ規格(⑽χ 297公爱) ----------一^
裝 訂
線 535289 A7 ___^__ B7__ 五、發明説明（12 ) 過主管路50以供给氫氣（h2)至容室21，氫氣（h2)係用於稀 釋一膜成型氣體及摻雜氣體。第二氣體供給源52透過支管 路50a及主管路5〇以供給矽烷（SiH4)或二矽烷（Si2H6)至容 室21。第三氣體供給源53藉由一支管路50c及主管路50以 供給磷化氫（PH3)至容室21。第四氣體供給源54透過支管 路5 0c及主管路5〇以供給二硼烷（b2h6)至容室21。 氣體供給源5 1、5 2、5 3、5 4各具有一壓力控制閥及一 士裝於其内之流量控制器（圖中未示），由於四種類型氣體 之流動率係由壓力控制閥及流量控制器準確地控制，故其 即以一預定速率浸入主管路50内及導送至容室21内。 一用於加熱器之電力源2 5及閘閥2 8之電力源、渦輪分子 聚浦4 2及旋轉泵浦4 3之操作係分別由一控制器4 〇控制。， (實例,1) 現在即參考圖5、6及表1、2以闡釋實例1之電晶體。 一石夕基材2之表面利用一 rc A法清潔，以利自表面去除 氧與碳，而取得具有大約0.001 q /cm指定膜電阻之矽基材 2(步驟S1)。基材2係一 n+型矽晶圓，摻雜劑（磷）濃度大約8 X l〇19/cmJ。RCA法為一濕性化學清潔法，其使用w.Kern 及 D.A· Puotinen RCA Rev.Vol.3 1( 1970) 1 87 之複數化學溶 液。 在清潔步驟之後’矽基材2轉移至CVD裝置20且安裝於 台階23上，隨後，閘閥28關閉且容室21利用泵浦42、43抽 2，直到内部壓力達到丨X 1〇·9托，基材2利用一加熱器％ 加熱到800至900°C。 ΐ紙張尺度適財g g家標準(CNS) Μ規格(21GX297公爱）15 ------ 535289 -16 - A7 B7 當基材2加熱時，氣體分別自三個氣體供給源5丨、52、 5 3供給至容▲ 2 1。A層利用原材料氣體之氣體混合物形 成，亦即二矽烷（Si2H6)、矽烷（SiH4)、及磷化氫（pH3)， 氣體混合物係利用一預定流動率供給氫氣而稀釋，藉以一 預定稀釋率製備混合物。n型矽膜3 a( a層）之磷摻雜劑濃度 係由磷化氫對二碎燒或攻燒之混合比所決定，為了取得大 約lX1015/cm3之磷摻雜劑濃度，之部分壓 力比係設定於大約〇 · 1 〇 ppm。依此方式，一摻入大約1 X 1015/cir^磷（P)濃度之層即形成一 1〇 # m厚度於n+型矽基材2 之表面上（步驟S2)。 隨後或.容室2 1抽空後，氣體係以一預定流動率而自三個 氣體供給源5 1、5 2、5 3供給至容室2 1。欲形成B層時.， 則使用原材料氣體之一氣體混合物，即二矽烷（si2H6)或矽 燒（SiH4)及磷化氫（ph3)，氣體混合物係由以一預定流動率 供給之氫氣稀釋，而以一預定稀釋率取得混合物。 型矽膜3b(B層）之磷摻雜劑濃度係由磷化氫對二矽烷 或矽烷之混合比所決定，為了取得大約1 X l〇i4/cm3之磷摻 雜劑濃度，PH3/Si2H6(SiH4)之部分壓力比係設定於大約 〇·〇1 ppm。依此方式，一摻入大約1 X loM/cm3磷（P)濃度 之B層3b即形成一 1〇 # m厚度於A層3a上（步驟S3)。 容室2 1抽空後，氣體係以一預定流動率而自三個氣體源 5 1、52、54供給至容室2 1，同時加熱基材2。欲形成C層 時’則使用原材料氣體之一氣體混合物，即二矽烷（Si2H6) 或矽烷（SiH4)及磷化氫（PH3)，氣體混合物係由以一預定流 本紙張尺度適用中國國家標準(CNS) A4規格(21〇Χ297公釐） 裝 訂 線 535289 A7 B7 五、發明説明（14 ) 動率供給之氫氣稀釋，而以一預定稀釋率取得混合物。 p型矽膜4( C層）之硼摻雜劑濃度係由磷化氫對二矽燒或 矽烷之混合比所決定，為了取得大約2X1017/cm3之硼摻雜 劑濃度，B2H6/Si2H6(SiH4)之部分壓力比係設定於大約20 ppm，且膜形成期間之一基材溫度例如設定於650°C或以 上。依此方式，一摻入大約2 X1017/cm3獨（B)濃度之P型C 層即形成一 0.4 // m厚度於η型碎膜3上（步驟S4)。 容室21抽空後，氣體係以一預定流動率而自三個氣體源 51、52、54供給至容室21，同時加熱基材2。欲形成D層 時，則使用原材料氣體之一氣體混合物，即二矽烷（Si2H6) 或矽烷（S.iH4)及磷化氫（PH3)，氣體混合物係由以一預定流 動率供給之氫氣稀釋，而以一預定稀釋率取得混合物。 η型矽膜5(D層）之磷摻雜劑濃度係由磷化氫對二矽烷或 矽烷之混合比所決定，為了取得大約1X102〇/cm3之磷摻雜 劑濃度，PHs/ShHJSiH4)之部分壓力比係設定於大約丨〇〇 ppm。依此方式，一摻入大約ix102〇/cm3磷（p)濃度之〇層 即形成一 1· 0 # m厚度於C型層上（步驟S5)。 基材2利用一加熱器之加熱結束且同時容室21抽空，隨 後，閘閥28開啟以自容室21卸下堆疊之基材2，堆疊式基 材2之表面予以遮罩，且D層5利用一濕性蝕刻法或一乾性 蝕刻法而以一圖樣蝕刻。依此，複數元件隔離槽即以預定 間距形成（步驟S6)。C層4係曝露於槽之底部。 基極6係藉由沉積鋁於c層4之曝露表面上而形成（步驟 S7)。此外，鋁沉積於!）層5之其餘表面上，以形成一射極 · 17 本紙張尺度適用巾@ S家標準(CNS) Α4規格(2ι〇Χ297公爱) ---------— _
7(步驟S8)。 此外，一集極8耠由沉積鋁於基材2之背表面上而形成 (步驟S9)，由此取得之堆疊式基材係利用一細切機在槽處 切成細片，細片之表面覆上一保護膜，但是電極6、7、8 除外，以取得雙極電晶體做為一最終產物（步驟s 1 〇)。
圖6揭示由此取得之電晶體之截面簡示圖，實例丨之雙極 電晶體之細片面積設定於0.16 cm2，射極5之面積設定於 0.1 cm2及基極4之面積設定於〇.〇6 cm2。 相關於層A至D之導電型式、摻雜劑濃度、厚度、載體壽 命係列示於表}内，較特別的是，基材2、八層“、及6層儿 係分別以.8X 1019/cm3、i X 10i5/cm3、i χ 1〇14/cm3濃度摻 入，A層及B層具有10# m之相同厚度。 表1 實例之電晶體之諸部位特徵 部位 功能 導電型式 厚度(//m) 摻雜劑濃度 載體壽命 電子遷移率 (㈣ (cm2/Vs、 D 射極 η 1.0 1 x 1020/cm3 0.1 150 C 基極 _L 0.4 2X10,7/cm3 0.1 40Ω B 集極 rf 10 1 X 10,4/cm3 10 *\J\J 110Π A 集極 η 10 lX1015/cm3 _L〇 a 1 UVJ 1 inn 基材 集極 + η 550 8X10I9/cm3 0.1 A I VJ\J 150 實例1中設計之一電晶體之一最大電流設定於丨2A，根據 前述資料，電晶體之特徵即可利用計算評估，諸特係依以 -18·
535289 A7 B7 五、發明説明（〗6 ) 下假設而評估，即一預定電位施加於各電極以做為一邊界 狀態。一基極電流（lb)及一集極電流（Ic)係藉由解出以下 ⑺ (8)
等式（7)至（11)取得’而無矛盾 Jn=qDngradn - q/znngradO jp=-qDpgradp - q//pngradO 其中J n為黾子黾流金度’ J p為電洞電流密度，q為電子電 荷’η為電子系度’p為電洞舍度’ φ為電位分佈，#為電 子遷移率，# ρ為電洞遷移率。 以下等式（9)及（10)係做為電流連續性之等式。 dn dt —divJn + Gn-Un <1 (9) 裝 dp dt divJp + Gp ~ Up (10) 其中Gn及Gp分別為每單位時間之一電子產生率及一電洞 產生率’ Un及Up為母單位時間之再組合率，以下等式（11) 係做為Poisson等式。 V2〇 =-q(Nd - Na + p . n) ⑴） 其中N d為η型摻雜劑原子之濃度及N a為ρ型摻雜劑原子 之濃度。 一集極電流（I c )及基極電流（丨b )係分別藉由解出以下等 式（7 )至（1 1 )取得，電流增益則根據〗c及I b而評估，結 果，一電流增益1 10即取得如表2所示者。 崩潰電壓係藉由解出以下等式（7 )至（丨丨）取得，假設一 -19- 訂 線 本紙張尺度適用中國國家標準(CNS) A4規格(210X297&董） 535289 A7 B7 五、發明説明（17 ) 預定電壓為施加於基極與集極之間。隨著施加電壓昇高至 一特定位準，一電晶體内之場強度增加。當取得一造成突 崩之300 kV/cm2場強度時，基極與集極之間之電壓即相關 於電晶體之一崩潰電壓，結果，可取得一 375V之崩潰電 壓，如表2所示者。 表2 實例之電晶體之評估值 項目 實例 電流增幅 集極與射極之間電壓1.0V ; 集極電流12A 110 崩潰電壓(V) 375
裝 訂
圖8揭示當此實例之雙極電晶體係以一低電壓操作且供 給一高電流時之載體濃度之深度構型，在圖8中，距自電 晶體表面之深度m)繪示於水平軸線及每單位時間之載 體濃度（粒/ cm3)繪示於垂直軸線，集極與射極之間電壓設 定為1.0V及集極電流設定為12 A，實線E呈現電洞密度之分 佈。自圖中可知，C層及B層具有高電洞密度之分佈，而A 層具有低電洞密度之分佈。自電洞密度之構型可知，吾人 發現電洞係自基極層、C層注入B層，但是不注入A層，此 事實證明Kirk效應僅見於B層内而未見於A層内。 圖9揭示當基極電流切斷且一 300V電壓施加於射極與集 極之間時一電晶體之電場之深度構型，在此圖中，距自射 極與基極之間邊界之深度（// m)繪示於水平軸線及場密度 (V/cm)繪示於垂直軸線，線K揭示各層之電場分佈。自圖 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 535289 A7 B7 五、發明説明（18 ) 中可知，電場係產生於A層至B層間。因為射極與集極之間 電壓大部分施加於A層及B層。由上以觀，吾人發現此實施 例設計之電晶體之Kirk效應係止於B層内，且崩潰電壓產 生於A層及B層内。 (控制1) 現在，控制1將闡釋於後，由於為一控制實驗，故設計 一不含A層之雙極電晶體，控制1之電晶體特徵揭示於表 3 0 表3 控制1 Γ驗之電晶體之諸部位特徵 部位 功能 導電型式 厚度〇m) 摻雜劑濃度 載體壽命 〇s) 電子遷移率 (cm2/Vs) D 射極 η 1.0 1 X 1020/cm3 0.1 150 C 基極 Ρ 0.4 2X1017/cm3 0.1 400 B 集極 η 10 1 X 1014/cm3 10 1100 A 刪除 刪除 刪除 刪除 刪除 基材 集極 η 550 8X1019/cm3 0.1 150 電晶體之崩潰電壓及電流增幅係利用電腦模擬計算，結 果如表4所示。 _-21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 535289 A7
表4 _ 項目 吼〜，T 實例 m 控制 電流增幅 4 工 Φ11 集極與射極之間電壓1.0V ; 110 110 _ 集極電流12A _ 崩潰電壓(V) 375 _275 厭合、人i、 兒日日姐之崩潰1 同万、二制1之電晶體者i 〇〇v，因此可證明崩潰電乘在 發明之電晶體中有所改善。 、兒1 裝 本發明人執行之計算結果，為了使控制i之電晶體㈣ 才目问於實例！者之崩潰電壓，B層3b之厚度需自1〇_變# 1 6 β m。惟，若厚度增加，電流增幅即變成4 5。由上& 訂
觀’本發明可以緩和電流增幅與崩潰電壓之間之協定。 (控制2) 在控制2中，一電晶體之b層係形成具有一載體壽命τ於 等式（1 )所定義之範圍以外，控制2之電晶體大致相同於控 制1者，而β層除外。 當Β層之載體壽命利用等式（6)計算時，右側（LB2/# VQn) 變成1 X 1(T9S。假設A層之載體壽命設定於1 X l(T6s(l # s)， 即1000倍於B層之載體壽命，則電流增幅即比1 X l〇-6s(l ys) 之例子者降低大約1 〇%。實際上此並不構成問題，若載體 筹命不大於1 X 1 〇· 6S( 1 # s)，則電流增幅將大幅降低。例 如，在載體壽命為1 X l(T7s(0· 1 # s)之例子中，電流增幅減 至1 X 1 〇 - 6 s ( 1 0 // s )之例子者之大約1 / 3。再者，在 __ -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
535289
lxl(T8s(〇.〇i#s)t例子中，載體壽命減至 lxl〇,6s(i〇#s) 之例子者之大約1/10。如上所述，控制2之任一電晶體在 實際使用上皆有問題。 (控制3) 在控制3中，A層之摻雜劑濃度設定為1〇〇倍大於B層 者，控制3之電晶體大致相同於實例丨之電晶體，而A層除 外。 、
控制3之電流增益及崩潰電壓係相同於無A層之習知電晶 體，已證實的是調整A層之摻雜劑濃度於一適當範圍内以 取得本發明效果十分重要。 裝 訂
本發明之雙極電晶體可以提供幾乎等於習知產物者之同 南崩潰電壓，及提供一較高於習知者之電流增益。本發明 之雙極電晶體極有利於做為個人電腦、空氣調節器、或電 動車之電力電路之切換元件。 其他優點及變換型式可為習於此技者瞭解，因此，本發 明在其廣泛觀點上並不侷限於特定細節與文内揭述之代表 性貫施例。據此，在不脫離文後申請專利範圍與其等效技 衔足我之廣泛盔明概念之精神或範φ壽下，仍可達成多種變 換型式。 _______-23- 本紙張尺度適财g ®家標準(CNS) Α4規格(21Gχ297公复)

Claims (1)

  1. 535289 A8 B8 C8 D8 六、申請專利範圍 1. 一種雙極電晶體，其包含 一第一導電型式之A層，其係提供於一第一導電型式 之一半導體基材上； 一第一導電型式之B層，其係提供於A層上，A層與B 層之摻雜劑濃度不同； 一第二導電型式之C層，其係提供於B層上，該C層 之導電型式不同於A層、B層及基材者； 一第一導電型式之D層，其係提供於C層上； 一集極電極，其係使用A層、B層、及基材做為一集 極； 一基極電極，其係使用C層做為一基極；及 一射極電極，其係使用D層做為一射極。 2. 如申請專利範圍第1項之雙極電晶體，其中該A層之摻 雜劑濃度係大於該B層者最多100倍。 3. 如申請專利範圍第1項之雙極電晶體，其中一再結合時 間I*及一厚度LB係設定以滿足以下等式： LB2 τ > 1000-^— μν〇Ν (l) 其中LB為該Β層之厚度，//為該Β層中之載體遷移率， 7：為B層中載體之再結合時間，及Von為電路導通時射極 與集極之間電壓。 4.如申請專利範圍第3項之雙極電晶體，其中載體移動時 間TB係充分小於該B層中之載體再結合時間。 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
    裝 訂 535289 8 8 8 8 A B c D 申請專利範圍 如申請專利範圍第_4項之雙極電晶體，其中載體移動時 間丁3係1/1000或小於再結合時間r。 裝 訂 -25-本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
TW091106022A 2001-03-28 2002-03-27 Bipolar transistor TW535289B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001093984A JP2002299602A (ja) 2001-03-28 2001-03-28 バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
TW535289B true TW535289B (en) 2003-06-01

Family

ID=18948252

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091106022A TW535289B (en) 2001-03-28 2002-03-27 Bipolar transistor

Country Status (4)

Country Link
US (1) US20030030070A1 (zh)
JP (1) JP2002299602A (zh)
DE (1) DE10214157A1 (zh)
TW (1) TW535289B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922423B1 (ko) * 2002-09-06 2009-10-16 페어차일드코리아반도체 주식회사 바이폴라 트랜지스터 및 그 제조방법
JP3653087B2 (ja) 2003-07-04 2005-05-25 三菱重工業株式会社 Ｄｃ／ｄｃコンバータ
JP5336956B2 (ja) * 2008-07-31 2013-11-06 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4294852A (en) * 1973-11-01 1981-10-13 Johnson & Johnson Skin treating compositions
DE4339605A1 (de) * 1993-11-20 1995-05-24 Beiersdorf Ag Desodorierende Wirkstoffkombinationen auf der Basis von alpha, omega-Alkandicarbonsäuren und Fettsäurepartialglyceriden

Also Published As

Publication number Publication date
US20030030070A1 (en) 2003-02-13
DE10214157A1 (de) 2002-10-10
JP2002299602A (ja) 2002-10-11

Similar Documents

Publication Publication Date Title
KR102345466B1 (ko) Mol(middle of the line) 애플리케이션들을 위한 유기 금속 텅스텐을 형성하기 위한 방법들
CN101256931A (zh) 共用ⅲ-ⅴ化合物半导体晶片上集成器件外延晶片的制造方法
Ragnarsson et al. Highly scalable bulk FinFET Devices with Multi-V T options by conductive metal gate stack tuning for the 10-nm node and beyond
US20140106531A1 (en) Field effect transistor device having a hybrid metal gate stack
CN117253905A (zh) 一种具有浮岛结构的SiC器件及制备方法
TW535289B (en) Bipolar transistor
US8928064B2 (en) Gate stack of boron semiconductor alloy, polysilicon and high-K gate dielectric for low voltage applications
CN117253924A (zh) 一种碳化硅ldmos及制备方法
CN117525140A (zh) 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法
CN117238964A (zh) 一种具有同型异质结续流通道的超结SiC MOS及制备方法
US20150179743A1 (en) Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
US20110117712A1 (en) Semiconductor device with high k dielectric control terminal spacer structure
Zhang et al. A Novel Method to Reduce Specific Contact Resistivity of TiSi x/n+-Si Contacts by Employing an In-Situ Steam Generation Oxidation Prior to Ti Silicidation
JP2023550385A (ja) 共形のシリコンゲルマニウム膜堆積
CN104253090A (zh) Cmos晶体管的形成方法
TWI582963B (zh) 記憶體元件及其製造方法
CN102646601A (zh) 一种半导体结构及其制造方法
CN113540225B (zh) 一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法
Khaja et al. Schottky barrier height tuning using P+ DSS for NMOS contact resistance reduction
CN117038731A (zh) 一种无结结构的平面mosfet及制备方法
CN117525139A (zh) 一种集成条形沟槽源极控制续流通道平面SiC MOS及制备方法
CN117393601A (zh) 一种集成SBD的垂直SiC MOSFET及制备方法
CN117038730A (zh) 一种无结结构的沟槽mosfet及制备方法
CN117672834A (zh) 半导体结构的制备方法及半导体结构
CN117497592A (zh) 一种集成柱形沟槽源极控制续流通道平面SiC MOS及制备方法