CN101364531B - 膜层形成方法 - Google Patents

膜层形成方法 Download PDF

Info

Publication number
CN101364531B
CN101364531B CN200710044808XA CN200710044808A CN101364531B CN 101364531 B CN101364531 B CN 101364531B CN 200710044808X A CN200710044808X A CN 200710044808XA CN 200710044808 A CN200710044808 A CN 200710044808A CN 101364531 B CN101364531 B CN 101364531B
Authority
CN
China
Prior art keywords
temperature
rete
semiconductor
based end
described semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710044808XA
Other languages
English (en)
Other versions
CN101364531A (zh
Inventor
赵星
李修远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710044808XA priority Critical patent/CN101364531B/zh
Publication of CN101364531A publication Critical patent/CN101364531A/zh
Application granted granted Critical
Publication of CN101364531B publication Critical patent/CN101364531B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种膜层形成方法，包括：提供半导体基底，所述半导体基底具有温度基值；确定以第一温度和第二温度为边界值的反应温度区间，所述第二温度低于第一温度；执行升温操作，以使所述半导体基底达到第一温度；执行升温后的稳定化操作；执行由所述第一温度至所述第二温度的降温过程；在降温过程中，在所述半导体基底上淀积膜层。可增强形成的膜层的均匀性。

Description

膜层形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种膜层形成方法。
背景技术
超大规模集成电路(Very Large Scale Integrated Circuit，VLSI)通常包含足够的膜层，涉及的膜层可利用淀积、溅射及氧化工艺获得。
化学气相淀积(CVD)是通过气体混合后发生化学反应以在硅片表面淀积一层膜层的工艺。硅片表面及其邻近的区域被加热以向反应系统提供附加的能量。当化合物在反应腔中混合并进行反应时，发生化学气相淀积过程，原子或分子淀积在硅片表面形成膜。CVD工艺有不同的反应腔设计，用以生成具有轻微质量差异的膜。根据反应腔中的压力，CVD反应包含常压CVD(APCVD)反应和低压CVD(LPCVD)反应。与APCVD相比，LPCVD系统具有更低的成本、更高的产量及更好的膜性能，继而得到更为广泛的应用。
当前，如图1所示，应用LPCVD工艺淀积膜层的步骤包括：提供半导体基底，所述半导体基底具有温度基值；执行升温操作，以使所述半导体基底达到反应温度；执行所述反应温度稳定化操作，以调整形成膜层的反应条件至稳定；以所述反应温度，在所述半导体基底上淀积所述膜层。t0代表温度基值；t’代表反应温度；时间段a代表所述半导体基底维持温度基值的时间；时间段b代表执行升温操作的时间；时间段c代表执行所述反应温度稳定化操作的时间；时间段d代表在所述半导体基底上淀积膜层的时间。
然而，实际生产发现，应用上述方法形成的膜层的均匀性易超出产品要求，如图2所示，即覆盖所述半导体基底100边缘区域的所述膜层120的厚度高于覆盖所述半导体基底100中心区域的所述膜层120的厚度。如何提高所述膜层厚度的均匀性成为本领域技术人员亟待解决的问题。
2006年8月16日公开的公告号为“CN1270358C”的中国专利中提供了一种氧化膜形成方法，应用所述方法有利于在整个晶片上形成膜厚和膜质量的均匀性都很高的优质氧化膜。应用所述方法形成氧化膜的步骤包括：前处理工序和氧化膜形成工序，前处理工序是在减压条件下，利用活性氧化晶种或含有活性氧化晶种的气氛对配置在反应容器内的晶片进行氧化处理，在晶片的表面上形成保护氧化膜；氧化膜形成工序是在减压条件下以规定温度对晶片进行氧化处理，形成氧化膜。氧化膜形成工序最好是在进行前处理工序的反应容器内和前处理工序连续进行。前处理工序最好在比氧化膜形成工序的温度低的温度下进行，而且，最好是在减压程度比氧化膜形成工序高的减压条件下进行。即通过在氧化膜形成之前，预先形成保护氧化层，并通过控制所述保护氧化层的形成条件以提高所述氧化膜的均匀性。可见，应用此方法形成均匀的氧化膜需经历两个步骤，工艺相对复杂。
发明内容
本发明提供了一种膜层形成方法，可增强形成的膜层的均匀性。
本发明提供的一种膜层形成方法，包括：
提供半导体基底，所述半导体基底具有温度基值；
确定以第一温度和第二温度为边界值的反应温度区间，所述第二温度低于第一温度；
执行升温操作，以使所述半导体基底达到第一温度；
执行升温后的稳定化操作；
执行由所述第一温度至所述第二温度的降温操作；
在降温过程中，在所述半导体基底上形成膜层。
可选地，在执行所述升温操作的过程中，还包含至少一次抽真空操作；可选地，应用低压化学气相淀积工艺形成所述膜层；可选地，应用热氧化工艺形成所述膜层；可选地，所述温度基值范围为550～600摄氏度；可选地，所述温度基值范围为575～585摄氏度；可选地，所述反应温度区间为710～810摄氏度；可选地，所述反应温度区间为750～770摄氏度；可选地，所述降温过程中的降温速率为0.1～10摄氏度/分钟。
与现有技术相比，本发明具有以下优点：
本发明提供的膜层形成方法，通过在形成膜层时，预先确定温度区间，继而在所述温度区间内采用逐渐降温的方式提供温度，可利用所述半导体基底边缘区域对温度变化的感应高于所述半导体基体中心区域对温度变化的感应的规律，即利用在降温条件下，所述半导体基底边缘区域的所述膜层的形成速度低于所述半导体基底中心区域的所述膜层的形成速度的规律，补偿膜层形成过程中覆盖所述半导体基底边缘区域的所述膜层的厚度高于覆盖所述半导体基底中心区域的所述膜层的厚度的效应以及反应气体从所述半导体基底边缘扩散至中心时的耗尽效应，使增强膜层的均匀性成为可能；
本发明提供的膜层形成方法的可选方式，通过在所述升温过程中，执行抽真空操作，减少了后续稳定化操作持续的时间，可使提高生产效率成为可能。
附图说明
图1为说明现有技术中应用LPCVD形成膜层的时序示意图；
图2为说明现有技术中膜层均匀性问题的结构示意图；
图3为说明本发明实施例的形成膜层的时序示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图3所示，应用本发明提供的方法形成膜层的步骤包括：提供半导体基底，所述半导体基底具有温度基值；确定以第一温度和第二温度为边界值的反应温度区间，所述第二温度低于第一温度；执行升温操作，以使所述半导体基底达到第一温度；执行升温后的稳定化操作；执行由所述第一温度至所述第二温度的降温过程；在降温过程中，在所述半导体基底上形成膜层。
t0代表温度基值；t1代表第一温度；t2代表第二温度；时间段a代表所述半导体基底维持温度基值的时间；时间段b代表执行升温操作的时间；时间段c代表执行所述反应温度稳定化操作的时间；时间段d代表在所述半导体基底上淀积膜层的时间。
本发明提供的形成膜层的具体步骤包括：
步骤401：提供半导体基底，所述半导体基底具有温度基值。
应用LPCVD工艺形成膜层时，所述半导体基底包含位于半导体制程中任意阶段的需形成膜层的任意在制品。所述半导体基底包含半导体衬底(substrate)；或者，已在表面形成氧化层及/或钝化层后的半导体衬底；所述半导体基底还包含在半导体衬底上定义器件有源区并完成浅沟槽隔离、继而形成栅极的在制品。
所述半导体衬底包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。应用本发明提供的方法形成的膜层包括氧化层，氮氧化层或其他应用LPCVD工艺形成的材料中的一种。
应用热氧化工艺形成膜层时，所述半导体基体包含半导体衬底，所述半导体衬底包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)；所述半导体基体还包含形成浅沟槽隔离、栅极及/或侧墙的半导体衬底。应用本发明提供的方法形成的膜层为氧化层，氮氧化层或其他应用热氧化工艺形成的材料中的一种。
所述温度基值范围可为25(室温)～700摄氏度。对于65纳米以下工艺，所述温度基值可选为550～600摄氏度；优选地，所述温度基值范围为575～585摄氏度。
步骤402：确定以第一温度和第二温度为边界值的反应温度区间，所述第二温度低于第一温度。
实际生产发现，应用传统方法形成的膜层，其覆盖半导体基底边缘区域的厚度通常高于其覆盖半导体基底中心区域的厚度，由此导致所述膜层的均匀性不满足产品要求，进而易造成形成的产品不满足产品要求。改善膜层的的均匀性成为本发明解决的主要问题。
本发明的发明人分析后认为，覆盖半导体基底边缘区域的膜层的厚度高于覆盖半导体基底中心区域的膜层的厚度的原因在于：在所述半导体基底上形成膜层时需引入热处理操作，通常，利用加热器以提供反应温度，对所述半导体基底而言，采用的加热方式为周边加热，此时，所述半导体基底的边缘区域与所述加热器内壁的间距小于所述半导体基底的中心区域与所述加热器内壁的间距，使得所述半导体基底的边缘区域的温度高于中心区域的温度；而膜层的形成速率与温度相关，导致在相同时间内，所述半导体基底的边缘区域的形成膜层的厚度高于中心区域的形成膜层的厚度；即，所述半导体基底上形成膜层具有的不均匀的厚度被认为是由于所述半导体基底内边缘区域与中心区域间具有不均匀的温度以及反应气体从所述半导体基底边缘扩散至中心时的耗尽效应造成的。
本发明的发明人经历分析与实践后认为，所述半导体基底的边缘区域的温度高于中心区域的温度是由于所述半导体基底边缘区域对温度变化的感应高于所述半导体基体中心区域对温度变化的感应的规律造成的，即升温条件下，所述半导体基底边缘区域的升温速率高于所述半导体基底中心区域的升温速率；降温条件下，所述半导体基底边缘区域的降温速率高于所述半导体基底中心区域的降温速率。
本发明的发明人经历分析与实践后，提供了一种膜层形成方法，通过在形成膜层时，预先确定温度区间，继而在所述温度区间内采用逐渐降温的方式提供温度，可利用所述半导体基底边缘区域对温度变化的感应高于所述半导体基体中心区域对温度变化的感应的规律，即在降温条件下，所述半导体基底边缘区域的降温速率高于所述半导体基底中心区域的降温速率，使得所述半导体基底边缘区域膜层的形成速度低于所述半导体基底中心区域膜层的形成速度，可补偿膜层形成过程中形成覆盖所述半导体基底边缘区域的膜层的温度高于形成覆盖所述半导体基底中心区域的膜层的温度的效应，以及由此效应及反应气体从所述半导体基底边缘扩散至中心时的耗尽效应导致的边缘区域膜层的厚度高于中心区域膜层的厚度的效应，可使增强膜层的均匀性成为可能。
所述反应温度区间可为710～810摄氏度，即，所述第一温度为810摄氏度；所述第二温度为710摄氏度。优选地，所述反应温度区间可为750～770摄氏度，即，所述第一温度为770摄氏度；所述第二温度为750摄氏度。
选用的降温速率可为：0.1～10摄氏度/分钟。
步骤403：执行升温操作，以使所述半导体基底达到第一温度。
步骤404：执行升温后的稳定化操作。
上述半导体基底的边缘区域的温度高于中心区域的温度的部分原因可被认为是到达反应温度后，温度控制不够稳定造成的。稳定的温度有助于各反应过程的控制，以利于形成厚度均匀的膜层。
步骤405：执行由所述第一温度至所述第二温度的降温过程；在降温过程中，在所述半导体基底上淀积膜层。
特别地，在执行所述升温操作的过程中，还包含至少一次抽真空操作；经历各所述抽真空操作后获得的反应处理室中的真空度及各所述抽真空操作的持续时间根据生产条件及产品要求确定。作为示例，在执行所述升温操作的过程中，还包含二次抽真空操作；二次抽真空操作的持续时间可分别为15分钟和50分钟。
通过在所述升温过程中，执行抽真空操作，减少了后续稳定化操作持续的时间，可使提高生产效率成为可能。
需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。

Claims (8)

1.一种膜层形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底具有温度基值；
确定以第一温度和第二温度为边界值的反应温度区间，所述第二温度低于第一温度；
执行升温操作，以使所述半导体基底达到第一温度；
执行升温后的稳定化操作；
以每分钟10摄氏度的降温速率执行由所述第一温度至所述第二温度的降温操作；
在降温过程中，在所述半导体基底上形成膜层，补偿膜层形成过程中形成覆盖所述半导体基底边缘区域的膜层的温度高于形成覆盖所述半导体基底中心区域的膜层的温度的效应，以及反应气体从所述半导体基底边缘扩散至中心时的耗尽效应导致的边缘区域膜层的厚度高于中心区域膜层的厚度的效应。
2.根据权利要求1所述的膜层形成方法，其特征在于：在执行所述升温操作的过程中，还包含至少一次抽真空操作。
3.根据权利要求1所述的膜层形成方法，其特征在于：应用低压化学气相淀积工艺形成所述膜层。
4.根据权利要求1所述的膜层形成方法，其特征在于：应用热氧化工艺形成所述膜层。
5.根据权利要求1或2或3或4所述的膜层形成方法，其特征在于：所述温度基值范围为550～600摄氏度。
6.根据权利要求1或2或3或4所述的膜层形成方法，其特征在于：所述温度基值范围为575～585摄氏度。
7.根据权利要求1或2或3或4所述的膜层形成方法，其特征在于：所述反应温度区间为710～810摄氏度。
8.根据权利要求1或2或3或4所述的膜层形成方法，其特征在于：所述反应温度区间为750～770摄氏度。
CN200710044808XA 2007-08-09 2007-08-09 膜层形成方法 Expired - Fee Related CN101364531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710044808XA CN101364531B (zh) 2007-08-09 2007-08-09 膜层形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710044808XA CN101364531B (zh) 2007-08-09 2007-08-09 膜层形成方法

Publications (2)

Publication Number Publication Date
CN101364531A CN101364531A (zh) 2009-02-11
CN101364531B true CN101364531B (zh) 2011-08-17

Family

ID=40390822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710044808XA Expired - Fee Related CN101364531B (zh) 2007-08-09 2007-08-09 膜层形成方法

Country Status (1)

Country Link
CN (1) CN101364531B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609411A (zh) * 2016-02-26 2016-05-25 上海华力微电子有限公司 改善hcd氮化硅片均匀性的方法
CN110578132A (zh) * 2019-09-09 2019-12-17 长江存储科技有限责任公司 化学气相沉积方法和装置
TWI750749B (zh) * 2020-07-28 2021-12-21 華邦電子股份有限公司 化學氣相沉積製程及膜層的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461979B1 (en) * 2002-02-13 2002-10-08 Taiwan Semiconductor Manufacturing Company LPCVD furnace uniformity improvement by temperature ramp down deposition system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461979B1 (en) * 2002-02-13 2002-10-08 Taiwan Semiconductor Manufacturing Company LPCVD furnace uniformity improvement by temperature ramp down deposition system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平9-162126A 1997.06.20

Also Published As

Publication number Publication date
CN101364531A (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
CN106757324B (zh) 一种硅外延片的制造方法
CN102194669B (zh) 碳化硅半导体装置的制造方法
CN103820849A (zh) 一种减压生产12寸单晶硅外延片的工艺
CN101364531B (zh) 膜层形成方法
JP2003158283A (ja) 太陽電池の製造方法
CN110998787A (zh) 由单晶硅构成的外延涂覆的半导体晶片及其制造方法
US20150332913A1 (en) Semiconductor Processing Methods, and Methods for Forming Silicon Dioxide
TW201413046A (zh) 一種調節基片表面溫度的控溫系統和控溫方法
CN107316805A (zh) 碳化硅外延晶片的制造方法、碳化硅半导体装置的制造方法及碳化硅外延晶片的制造装置
US6802712B2 (en) Heating system, method for heating a deposition or oxidation reactor, and reactor including the heating system
US9920425B2 (en) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
CN106098847A (zh) 一种硅基复合衬底的外延方法
KR20160110114A (ko) 성막 방법, 성막 장치 및 기억 매체
WO2022160595A1 (zh) 薄膜沉积方法以及薄膜沉积装置
US8216921B2 (en) Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate
KR101782610B1 (ko) 탄화규소 에피 박막 성장 방법
CN105489478B (zh) 重掺磷衬底薄层外延过渡区的调控方法
JP4703891B2 (ja) 薄膜製造方法
CN111834207B (zh) 一种沉积多晶硅薄膜的方法
CN103236407A (zh) 半导体制造装置及硅片处理方法
TW201003748A (en) Process and apparatus for treating wafers
CN103996608A (zh) 改善外延层电阻率均匀性的方法
TW526544B (en) Method for increasing uniformity of thickness of chemical vapor phase deposition
JP2004186376A (ja) シリコンウェーハの製造装置及び製造方法
CN116288709A (zh) 外延多晶硅的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20180809

CF01 Termination of patent right due to non-payment of annual fee