JPH088195A - 成膜方法 - Google Patents
成膜方法Info
- Publication number
- JPH088195A JPH088195A JP6159532A JP15953294A JPH088195A JP H088195 A JPH088195 A JP H088195A JP 6159532 A JP6159532 A JP 6159532A JP 15953294 A JP15953294 A JP 15953294A JP H088195 A JPH088195 A JP H088195A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- resistance value
- polysilicon film
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Abstract
性を高めること。 【構成】 ウエハボートに多数のウエハを搭載して反応
管内にロードし、反応管2内にモノシランガスとフォス
フィンガスとN2 Oガスとを導入して例えばリンをドー
プしたアモルファスシリコン膜を形成し、しかる後例え
ば別の反応管2内にて当該ウエハWをアニールし、アモ
ルファスシリコン膜をポリ化する。成膜時にN2 Oの分
解により生成したOが膜中に取り込まれ、これがシリコ
ン結晶の核となって結晶が微小化しかつそのサイズが揃
うことによりポリシリコン膜の微細素子間抵抗値の均一
性が向上すると考えられる。また酸素を添加することに
よりポリシリコン膜の抵抗値を容易に制御できる。
Description
て構成されており、リン(P)をドープしたポリシリコ
ン膜もその一つである。この種のポリシリコン膜は抵抗
素子、ゲート、配線などとして用いられており、その製
法については、制御性に優れ、またイオン打ち込みのよ
うな基板の損傷がないことから、減圧CVD(Chemical
vapor deposition)が広く利用されている。
により成膜する従来方法について、縦型熱処理装置を用
いた場合について述べると、ウエハボートに多数枚の半
導体ウエハ(「以下ウエハという。」)を載せて反応管
内にロードし、反応管内の温度を例えば590℃以上に
設定すると共に、例えばモノシラン(SiH4 )ガス及
びフォスフィン(PH3 )ガスを反応管内に導入して所
定の真空度に維持しながらリンをドープしたポリシリコ
ン膜を成膜するようにしている。また成膜ガスとしてモ
ノシランガスの代りにジシラン(Si2 H6 )ガスを用
い、例えば580℃以下の温度でリンをドープしたアモ
ルファスシリコン膜を成膜し、この薄膜を例えば600
〜1000℃程度の温度でアニールしてポリ化する方法
も用いられている。
スのパターン線幅は非常に微細化しつつあり、リンをド
ープしたポリシリコン膜が用いられる抵抗素子の線幅も
例えば幅2μmと微細なものになることがある。このよ
うにパターンの線幅が微細化すると、抵抗素子の抵抗値
のばらつきが、これが組み込まれるデバイスの特性のば
らつきとして大きく反映されてくる。従ってウエハ面
内、ウエハ面間、バッチ間における上述のポリシリコン
膜の抵抗値(シート抵抗)について非常に高い均一性が
要求されており、また微細化した夫々の素子間の抵抗値
についても高い均一性が要求されてくる。
要因の一つとしてシリコン結晶のサイズが挙げられ、比
較的結晶サイズが大きいとポリシリコン微細抵抗素子間
のばらつきが生じる。その理由については、ポリシリコ
ン膜が例え同じ結晶粒径の集合体であったとしても、ウ
エハを各デバイスに切るときに図4(a)、(b)に示
すようにポリシリコン膜の微細な抵抗素子に含まれる結
晶の数が抵抗素子間で異なってくる。そして微細な抵抗
素子間の結晶101の数のばらつきの程度は、結晶のサ
イズが大きい程高くなってくる。ここで例えばリンをド
ープする場合シリコン結晶の界面にリン102が析出し
て薄膜の抵抗値を高めるため、結晶の数のばらつきの程
度が高くなると、微細な抵抗素子間の均一性が低くなっ
てしまい、その結果デバイスの歩留まりが悪くなる。
たものであり、その目的は、ポリシリコン膜の抵抗値の
均一性を高めることのできる成膜方法を提供することに
ある。
な反応容器内に被処理体を配置し、加熱雰囲気にされた
反応容器内にシラン系のガスを導入して化学的気相反応
により被処理体にシリコン膜を形成する成膜方法におい
て、シリコン結晶の成長を妨げる成分を含むガスを反応
容器内に供給することを特徴とする。
妨げる成分を含むガスは、N2 O、O2 、O3 またはC
O2 ガスから選ばれる1種以上のガスであることを特徴
とする。
とを導入して成膜を行うと、微小素子間の抵抗値が均一
なシリコン膜が得られる。これは、シラン系のガス例え
ばモノシランガスを用いて例えばアモルファスシリコン
膜を形成し、その後熱処理例えばアニールしてポリ化す
る場合、及び成膜時の温度をポリ化できる温度に設定し
てポリシリコン膜を成膜する場合の両方が含まれる。膜
の抵抗値が均一な理由は例えばN2 Oの分解により生成
された酸素がシリコン結晶の核となり、この結果シリコ
ン結晶のサイズが小さくなると共にそのサイズのばらつ
きも小さくなることによると推察される。
例を示す縦断側面図である。加熱炉1はベースプレート
10上に設置されており、断熱層11の内周面に、後述
の反応管を囲統するようにヒータ12を設けて構成され
る。
る。上端が閉じている外管21と、この外管21内に同
心状に設置された例えば石英からなる内管22とを備え
た被処理雰囲気を形成する2重管構造の反応容器である
反応管2が設けられている。
端にてステンレス等からなる筒状のマニホールド3に保
持されており、このマニホールド3の下端開口部には、
当該開口を気密に封止するためのキャップ部31が開閉
自在に設けられている。
磁気シールにより気密な状態で回転可能な回転軸32が
挿通されており、回転軸32の下端は昇降台33の回転
機構34に接続されると共に、上端はターンテーブル3
5に固定されている。前記ターンテーブル35の上方側
には、保温筒40を介して被処理体保持具である例えば
石英製のウエハボート4が搭載されており、このウエハ
ボート4は、例えば150枚のウエハWを所定間隔のピ
ッチで積み重ねて収容できるように構成されている。
用ガス導入管5、ドープ用ガス導入管6及び結晶核用ガ
ス導入管7が挿設されている。成膜用ガス導入管5及び
ドープ用ガス導入管6は、夫々マスフロコントローラ5
1、61を介して図示しないガス供給源に接続され、夫
々成膜用ガスである例えばモノシラン(SiH4 )ガス
及びドープ用ガス例えばフォスフィン(PH3 )ガスを
内管22内に導入するように構成される。また前記結晶
核用ガス導入管7は、マスフロコントローラ71を介し
て図示しないガス供給源に接続され、シリコン結晶の核
となる成分を含むガス例えばN2 Oガスを内管22内に
導入するように構成される。
外管21と内管22との間隙から処理ガスを排出して反
応管2内を所定の減圧雰囲気に設定するために、真空ポ
ンプ81に連結された排気管8が接続されている。
明の実施例について説明する。先ずヒータ12によりウ
エハボート4のセンター部(上下方向の中央部)の温度
が例えば580℃となるように反応管2内の被処理雰囲
気を加熱しておいて、例えば150枚のウエハWを保持
したウエハボート5を反応管3内に下方開口部から昇降
台33により搬入する。
の真空度まで真空引きした後に成膜用ガス導入管5及び
ドープ用ガス導入管6からモノシランガス及びフォスフ
ィンガスを夫々800〜1000SCCM、150SC
CMの流量で内管32内に導入すると共に、結晶核用ガ
ス導入管7からN2 Oガスを例えば1〜50SCCMの
流量で内管32内に導入し、反応管3内を例えば1.0
Torrの圧力となるように排気を行い、ウエハボート
5を例えば1.0rpmの回転数で回転させながら30
分間成膜を行う。
をドープしたアモルファスシリコン膜が得られ、これを
例えば別の熱処理装置にて例えば800℃の温度でアニ
ールすることによりポリシリコン膜が得られる。このよ
うなポリシリコン膜はウエハの面内及び面間においてま
たバッチ処理間においてもシート抵抗の均一性が高く、
その理由については次のように推察される。即ちN2 O
ガスは580℃付近でNとOとに分解し、このOがポリ
シリコンまたはアモルファスシリコン膜中に取り込まれ
る。次いでこのシリコン膜をアニールしてポリ化(多結
晶化)するときに、膜中の前記Oがシリコン結晶の核と
なり、その核の数つまりOの数が多いのでシリコン結晶
のサイズが小さくて揃ったものになる。ただし580℃
付近で成膜した場合、アモルファスシリコン膜とはいっ
ても一部ポリ化しているが、そのポリ化の部分において
もOが結晶の核となるため、結晶のサイズが小さくて揃
っていることによりシリコン膜の素子間の抵抗値(シー
ト抵抗)の均一性が向上すると考えられる。
成膜時にガスを供給した場合と供給しない場合とについ
て、ポリシリコン膜中のシリコン結晶のサイズを調べた
ところ、図2に示す結果が得られた。ただしSiH4 ガ
ス及びPH3 ガスの流量を夫々950SCCM、130
SCCMとし、アニール温度を約950℃とした。
よりOが結晶の核となってシリコン結晶のサイズが小さ
くなっていることがわかる。従ってウエハを各デバイス
に分断した場合、切った個所によってデバイス中の微小
抵抗素子に含まれる結晶の数は異なっているものの、結
晶のサイズが小さいため、微小抵抗素子間での結晶の数
の差の程度が小さくなるので、この結果ポリシリコン膜
の微小抵抗素子間で抵抗値の均一性が向上する。
ン膜の抵抗値を調べたところ図3に示す結果が得られ
た。ただしSiH4 ガス及びPH3 ガスの流量を夫々9
50SCCM、130SCCMとし、アニール温度を約
950℃とした。図2中○、△、□、◇は、夫々N2 O
ガスの流量が0(N2 Oガスを供給しない)、3SCC
M、15SCCM、70SCCMである。この結果から
わかるように、N2 Oガスの流量を大きくするにつれて
膜の抵抗値が高くなっている。その理由については、酸
素が膜中に取り込まれることによりシリコン結晶の成長
が遅れ、このためシリコンとリンとの結合が不十分とな
り抵抗値が高くなっていくと考えられる。そしてこの結
合の状態はN2 Oガスの流量により制御できるため、結
果としてN2 Oガスの流量によりポリシリコン膜の抵抗
値を制御できることになる。
にリンをドープすることに限られず、例えばBF3 ガス
を用いてBをドープする場合にも適用できるし、あるい
は不純物をドープしない場合にも結晶のサイズを小さく
出来るので有効である。。
アニールしてポリ化する場合に限らず、例えば600℃
以上の成膜温度で成膜してポリシリコン膜を得る場合に
も適用してもよいし、処理の方式としは、バッチ式に限
らず枚葉式であってもよい。
分を含むガスとしては、N2 Oガスに限らず、O2 ガス
やO3 ガスあるいはCO2 などであってもよいし、更に
その成分としては、酸素以外のものであってもよい。な
お被処理体としてはウエハに限らず液晶パネルの製造工
程に用いられるガラス基板であってもよい。
のサイズを小さくすることができ、素子間抵抗値につい
て高い均一性を得ることができ、歩留まりを向上させる
ことができる。
置の一例を示す断面図である。
イズとの関係を示す特性図である。
の関係を示す特性図である。
図である。
Claims (2)
- 【請求項1】 気密な反応容器内に被処理体を配置し、
加熱雰囲気にされた反応容器内にシラン系のガスを導入
して化学的気相反応により被処理体にシリコン膜を形成
する成膜方法において、 シリコン結晶の成長を妨げる成分を含むガスを反応容器
内に供給することを特徴とする成膜方法。 - 【請求項2】 シリコン結晶の成長を妨げる成分を含む
ガスは、N2 O、O2 、O3 またはCO2 のガスから選
ばれる1種以上のガスであることを特徴とする請求項1
の成膜方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15953294A JP3432601B2 (ja) | 1994-06-17 | 1994-06-17 | 成膜方法 |
TW084106198A TW271504B (ja) | 1994-06-17 | 1995-06-16 | |
KR1019950016167A KR100413914B1 (ko) | 1994-06-17 | 1995-06-17 | 성막방법 |
US08/864,907 US5783257A (en) | 1994-06-17 | 1997-05-29 | Method for forming doped polysilicon films |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15953294A JP3432601B2 (ja) | 1994-06-17 | 1994-06-17 | 成膜方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH088195A true JPH088195A (ja) | 1996-01-12 |
JP3432601B2 JP3432601B2 (ja) | 2003-08-04 |
Family
ID=15695832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15953294A Expired - Fee Related JP3432601B2 (ja) | 1994-06-17 | 1994-06-17 | 成膜方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5783257A (ja) |
JP (1) | JP3432601B2 (ja) |
KR (1) | KR100413914B1 (ja) |
TW (1) | TW271504B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2335928A (en) * | 1998-04-03 | 1999-10-06 | Nec Corp | Production of semiconductors |
US6333266B1 (en) | 1998-03-12 | 2001-12-25 | Nec Corporation | Manufacturing process for a semiconductor device |
JP2009099582A (ja) * | 2007-10-12 | 2009-05-07 | Tokyo Electron Ltd | ポリシリコン膜の形成方法 |
JP2012517120A (ja) * | 2009-02-04 | 2012-07-26 | ティーイーエル エピオン インコーポレイテッド | 多重のノズルのガスクラスターイオンビームのシステム及び方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114250A (ja) * | 1998-08-21 | 2000-04-21 | Texas Instr Inc <Ti> | 枚葉式反応器を使用した、インサイチュ・ド―ピングされたきめの粗い多結晶シリコンの製法 |
US6615615B2 (en) | 2001-06-29 | 2003-09-09 | Lightwave Microsystems Corporation | GePSG core for a planar lightwave circuit |
KR101012103B1 (ko) * | 2008-05-02 | 2011-02-07 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
KR101012102B1 (ko) * | 2008-05-02 | 2011-02-07 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
JPWO2014002353A1 (ja) * | 2012-06-27 | 2016-05-30 | パナソニックIpマネジメント株式会社 | 固体撮像素子及びその製造方法 |
JP7190875B2 (ja) * | 2018-11-16 | 2022-12-16 | 東京エレクトロン株式会社 | ポリシリコン膜の形成方法及び成膜装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4441249A (en) * | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
JPS6035746A (ja) * | 1984-06-13 | 1985-02-23 | Matsushita Electric Ind Co Ltd | 電子写真感光体 |
JPH01268047A (ja) * | 1988-04-19 | 1989-10-25 | Nec Corp | ポリシリコン抵抗の形成方法 |
KR920006197B1 (ko) * | 1988-11-26 | 1992-08-01 | 삼성전자 주식회사 | 비정질 실리콘 태양전지 |
JPH0376022A (ja) * | 1989-08-18 | 1991-04-02 | Konica Corp | 磁気記録媒体 |
US5080933A (en) * | 1990-09-04 | 1992-01-14 | Motorola, Inc. | Selective deposition of polycrystalline silicon |
JPH053258A (ja) * | 1990-09-25 | 1993-01-08 | Kawasaki Steel Corp | 層間絶縁膜の形成方法 |
JPH04151839A (ja) * | 1990-10-16 | 1992-05-25 | Kawasaki Steel Corp | シリコンオキシナイトライド膜の製造方法 |
US5159205A (en) * | 1990-10-24 | 1992-10-27 | Burr-Brown Corporation | Timing generator circuit including adjustable tapped delay line within phase lock loop to control timing of signals in the tapped delay line |
JPH06140324A (ja) * | 1992-10-23 | 1994-05-20 | Casio Comput Co Ltd | 半導体薄膜の結晶化方法 |
-
1994
- 1994-06-17 JP JP15953294A patent/JP3432601B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-16 TW TW084106198A patent/TW271504B/zh not_active IP Right Cessation
- 1995-06-17 KR KR1019950016167A patent/KR100413914B1/ko not_active IP Right Cessation
-
1997
- 1997-05-29 US US08/864,907 patent/US5783257A/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6333266B1 (en) | 1998-03-12 | 2001-12-25 | Nec Corporation | Manufacturing process for a semiconductor device |
GB2335928A (en) * | 1998-04-03 | 1999-10-06 | Nec Corp | Production of semiconductors |
US6348417B1 (en) | 1998-04-03 | 2002-02-19 | Nec Corporation | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
US6391116B2 (en) | 1998-04-03 | 2002-05-21 | Nec Corporation | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
JP2009099582A (ja) * | 2007-10-12 | 2009-05-07 | Tokyo Electron Ltd | ポリシリコン膜の形成方法 |
JP2012517120A (ja) * | 2009-02-04 | 2012-07-26 | ティーイーエル エピオン インコーポレイテッド | 多重のノズルのガスクラスターイオンビームのシステム及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US5783257A (en) | 1998-07-21 |
KR100413914B1 (ko) | 2004-03-30 |
TW271504B (ja) | 1996-03-01 |
JP3432601B2 (ja) | 2003-08-04 |
KR960002526A (ko) | 1996-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3184000B2 (ja) | 薄膜の形成方法およびその装置 | |
JP3023982B2 (ja) | 成膜方法 | |
US10283405B2 (en) | Method and apparatus for forming silicon film and storage medium | |
US20070292974A1 (en) | Substrate Processing Method and Substrate Processing Apparatus | |
KR101196576B1 (ko) | 폴리실리콘막 형성 방법 | |
WO2012029661A1 (ja) | 半導体装置の製造方法及び基板処理装置 | |
KR20030084125A (ko) | 절연막의 저온 증착법 | |
JP3432601B2 (ja) | 成膜方法 | |
JPH0786174A (ja) | 成膜装置 | |
JP2819073B2 (ja) | ドープド薄膜の成膜方法 | |
JP2005294457A (ja) | 成膜方法及び成膜装置 | |
US5677235A (en) | Method for forming silicon film | |
JPH10149984A (ja) | 多結晶シリコンの形成方法及び形成装置 | |
JP6937806B2 (ja) | 基板処理装置、及び半導体の製造方法 | |
JP3158259B2 (ja) | 成膜方法 | |
KR100348833B1 (ko) | 반도체 장치의 제조 공정 | |
JP2762576B2 (ja) | 気相成長装置 | |
JPH05251347A (ja) | 成膜方法 | |
JP3124302B2 (ja) | 成膜方法 | |
JPH06120150A (ja) | 薄膜の処理方法 | |
JP2001284272A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
KR100280690B1 (ko) | 도우프트 박막의 막형성방법 | |
JPH05121337A (ja) | 固体表面と気体とを反応させる方法 | |
JPH1161421A (ja) | 導電膜の形成方法 | |
JPH07106270A (ja) | 熱処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |