JP2679473B2 - Selective deposition method of polycrystalline silicon - Google Patents

Selective deposition method of polycrystalline silicon

Info

Publication number
JP2679473B2
JP2679473B2 JP3248395A JP24839591A JP2679473B2 JP 2679473 B2 JP2679473 B2 JP 2679473B2 JP 3248395 A JP3248395 A JP 3248395A JP 24839591 A JP24839591 A JP 24839591A JP 2679473 B2 JP2679473 B2 JP 2679473B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
temperature
silicon
semiconductor wafer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3248395A
Other languages
Japanese (ja)
Other versions
JPH04234112A (en
Inventor
ハン・ミン・リュウ
メリッサ・イー・グルペンシェマンスキイ
Original Assignee
モトローラ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US07/577,248 priority Critical patent/US5080933A/en
Priority to US577248 priority
Application filed by モトローラ・インコーポレイテッド filed Critical モトローラ・インコーポレイテッド
Publication of JPH04234112A publication Critical patent/JPH04234112A/en
Application granted granted Critical
Publication of JP2679473B2 publication Critical patent/JP2679473B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0209Pretreatment of the material to be coated by heating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は一般に半導体ウエハへの多結晶シリコンのデポジションに関し、さらに詳細には多結晶シリコン、微結晶シリコンおよび非晶質ポリシリコンを選択的にデポジションする方法に関する。 The present invention relates generally to deposition of polycrystalline silicon on a semiconductor wafer, and more particularly polycrystalline silicon, a method for selectively depositing a microcrystalline silicon and amorphous polysilicon.

【0002】 [0002]

【従来の技術】近年選択的に多結晶シリコンをデポジションする方法の開発が試みられているが、これにはいくつかの問題がある。 Although the development of the Related Art In recent years selectively method of the polycrystalline silicon to the deposition has been attempted, this has some problems. 選択性の消失、結晶粒度の制御、膜の汚染といった問題は特に大きな関心の払われている問題である。 Loss of selectivity, controlling the grain size, problems such contamination of the membrane is a problem that has been paid otherwise great interest.

【0003】 [0003]

【解決すべき課題】半導体装置の製造においては膜の汚染は大きな問題である。 [Problems to be solved In the manufacture of semiconductor devices membrane fouling is a major problem. 膜中の汚染物質は装置に対して予測不可能な悪影響を引き起こす可能性がある。 Contaminants in the film can cause unpredictable adverse effect on device. これらの問題についてのFurumuraらによる研究内容はJournal Research by Furumura et al about these issues Journal
Electrochemical Society 133 (1986)ページ379-383、" Electrochemical Society 133 (1986) pages 379-383, "
Selective Growth ofPolysilicon"中で開示され、多結晶シリコンの選択的成長を行なう方法について説明されている。この技術では二塩化シランと水素とを含む混合気体中におけるシリコンのエピタキシャル成長の間に、 Disclosed in Selective Growth ofPolysilicon ", it is how to perform the selective growth of polycrystalline silicon. During the epitaxial growth of silicon in the mixed gas containing a two silane chloride and hydrogen in the art,
三塩化エチレンを導入するというものである。 It is intended to introduce a three ethylene chloride. 汚染物質である三塩化エチレンによって結晶成長のパターンを抑止し、多結晶シリコンを生成させる。 By the three ethylene chloride contaminant suppresses pattern of crystal growth, the polycrystalline silicon is produced. この技術は堆積膜のバルク中にカーボン(炭素)による汚染が発見されることからあまりよい方法ではない。 This technique is not a very good way since the contamination by carbon (carbon) is found in the bulk of the deposited film. カーボンが膜に混入することで多結晶シリコンは、汚染されていない膜よりも高抵抗になる。 Polycrystalline silicon by carbon is mixed into the film, a high resistance than the membrane uncontaminated. 標準的なコンフォーマルデポジション方法には厳しい制約があるということは理解されているだろう。 The standard conformal deposition method would have is to be understood that there is a severe constraint. さらにこれまでに開示されてきた選択的に多結晶シリコンをデポジションするための方法は上と同様に、なんらかの不利点および問題を持っていることは明らかである。 Further methods for selectively depositing a polycrystalline silicon which has been previously disclosed, like the above, it is clear that you have some disadvantages and problems. 従って選択的に多結晶シリコンをデポジションする改良された方法を得ることは大変望ましい。 Thus to obtain an improved method of depositing a selective polycrystalline silicon is very desirable.

【0004】 [0004]

【課題を解決するための手段】本発明の目的および特徴はCVD(Chemical Vapor deposition)反応炉中に半導体ウェハを設置し、半導体ウェハ上に多結晶シリコンを選択的にデポジションする方法によって達成される。 The objects and features of the present invention In order to achieve the above object, according to established semiconductor wafer during CVD (Chemical Vapor deposition) reactor, are achieved by a method for selectively depositing a polycrystalline silicon on a semiconductor wafer that.

【0005】次にウェハは単結晶の成長を抑制するガスにさらされる。 [0005] Then the wafer is exposed to inhibit gas growth of a single crystal. その次にウェハはシリコンを含むガスと水素とを含む雰囲気にさらされる。 Wafers to the next is exposed to an atmosphere containing a gas and a hydrogen containing silicon.

【0006】 [0006]

【実施例】図1には本発明の一実施例である選択的に多結晶シリコンをデポジションするための準備が整った半導体基板11の部分断面図が図示されている。 EXAMPLES partial cross-sectional view of the semiconductor substrate 11 is ready for depositing selectively polycrystalline silicon according to an embodiment of the present invention in FIG 1 is shown. 本実施例においては基板11はシリコンであるが、他の材料、例えばゲルマニウム、ガリウムヒ素等も使用可能である。 Substrate 11 in this embodiment is a silicon, other materials, for example germanium, gallium arsenide can also be used.
しかしながら、基板11をシリコンから他の何かの材料に変更するには特別な処理を必要とすることは理解されるだろう。 However, the need for special processing to change the substrate 11 from silicon material something else will be appreciated.

【0007】基板11はトレンチ(溝)25のエッチング境界を定義するエッチマスクフィルム10が施されている。 [0007] substrate 11 is etch mask film 10 that defines the etch boundaries of the trench (groove) 25 is applied. トレンチ25は基板11中所望の深さまでエッチングされる。 Trench 25 is etched to the desired depth in the substrate 11. サイドウォール26は絶縁体12で被覆される。 Sidewalls 26 are coated with an insulator 12. エッチマスク10によるエッチング、トレンチ2 Etching by the etch mask 10, trench 2
5、サイドウォール絶縁体12の形成は半導体製造においてよく知られた技術によって行なわれる。 5, the formation of sidewall insulator 12 is carried out by techniques well known in the semiconductor manufacturing. ここで理解しておかなければいけないのは、トレンチ25の底部においては汚染されない清浄表面13を得ることが本発明の実施には重要であるということである。 Here not I need to understand, at the bottom of the trench 25 is that to obtain a clean surface 13 uncontaminated is critical to the practice of the present invention.

【0008】一実施例としては、トレンチ25は新しい絶縁体アイソレーション技術の用途に用いられる。 [0008] As an example, the trench 25 is used for the new insulator isolation technology applications. この場合トレンチ25を充填するのに選択的な低温多結晶シリコン成長が使われる。 In this case selective low-temperature polycrystalline silicon growth to fill the trenches 25 are used.

【0009】このアイソレーションの方法は高速VLS [0009] This method of isolation is high speed VLS
I回路における標準LOCOSアイソレーション技術の欠点を解決するために用いられる。 It is used to solve the drawbacks of the standard LOCOS isolation technique in I circuit. 窒化物によってふちどられたトレンチを四塩化シリコンと水素の系を用いて選択的に多結晶シリコンをデポジションすることによって、続く酸化工程において平坦な絶縁体アイソレーション領域が形成され、これによって横方向への酸化物の侵食およびそれに伴う素子領域の減少という問題を防ぐことができる。 By depositing a selectively polycrystalline silicon using trench silicon tetrachloride and system of hydrogen framed by a nitride, a flat dielectric isolation region in a subsequent oxidation step is formed, whereby the horizontal it is possible to prevent the problem of reduced erosion and element region associated therewith oxide direction.

【0010】 露出表面13はCVD反応炉の中に設置される。 [0010] exposed surface 13 is placed in the CVD reactor. ここでCVD反応炉はホットウォールのものでも、コールドウォールのものでもどちらでも使用可能である。 Here in the CVD reactor is also one of the hot wall, it is possible to use either be of a cold wall. 表面13は清浄で汚染されていない面を得るためにある程度の処理がされている。 Surface 13 is a certain amount of processing in order to obtain a surface that is not contaminated with cleaning. 表面13を単結晶成長抑制ガスにさらすことによって、清浄表面13をこのガスで処理する。 By exposing the surface 13 to the single crystal growth inhibiting gas, to process the clean surface 13 in the gas. 表面13を単結晶成長抑制ガスにさらすと、このガスが表面13に吸着し、表面13上で抑制席(site)を占める。 Exposure of the surface 13 to the single crystal growth inhibiting gas, the gas is adsorbed on the surface 13, occupies the suppression seats on the surface 13 (site). この抑制席は不規則な配列を持つので、この後のプロセスにおいて単結晶成長を抑制し、単結晶の代わりに多結晶シリコンを形成させる。 This suppression seat has irregular sequence to suppress single crystal growth in the process of subsequent, polycrystalline silicon is formed instead of the single crystal. 単結晶成長抑制ガスは窒素、アルゴンでよい。 Single crystal growth inhibiting gas nitrogen may argon. 単結晶成長抑制ガスによる清浄基板表面13の処理は温度範囲60 Treatment of the clean substrate surface 13 by a single crystal growth inhibiting gas temperature range 60
0℃から1000℃で行なわれるが最適な温度は800 0 performed by the optimum temperature at 1000 ° C. from ° C. 800
℃である。 ℃ is. ここで高い温度での処理には注意を払わなければならない。 Here, the processing at high temperatures care must be taken. 高い温度では表面13上でガスが吸着した抑制席から離れなくなって、結果としてエピタキシャル成長したような膜が成長することがある。 No longer apart from inhibiting seat gas is adsorbed on the surface 13 at high temperatures, it results film such as epitaxial growth as it is to grow. これは望ましいことではない。 This is not desirable.

【0011】単結晶成長ガスの圧力範囲は10ミリtorr [0011] The pressure range of the single crystal growth gas is 10 mm torr
(millitorr)から大気圧までであるが、最適には74 But it is from (millitorr) to atmospheric pressure, and optimally 74
0torrである。 It is 0torr. 最適の処理条件において表面13を処理するのに要する露出時間は最低1分間である。 Exposure time required to process the surface 13 at the optimum process conditions are at least one minute. 多結晶シリコンの結晶粒度は上述の露出時間によって影響を受ける。 Grain size of the polycrystalline silicon is influenced by the exposure time described above. 短い露出時間では大きな結晶粒が生成され、長い露出時間では小さな結晶粒が生成される。 A short exposure time large grains are generated, a long exposure time small crystal grains are generated. 反応炉の温度、 The temperature of the reaction furnace,
圧力、処理時間等の条件が単結晶成長抑制ガスの表面1 Pressure, the surface 1 of the conditions such as the processing time is a single crystal growth inhibition gas
3への吸着に影響を与えることは理解されるだろう。 That affect the adsorption to 3 it will be understood.

【0012】表面13に選択的に多結晶シリコンをデポジションする好適な方法は、まず始めに清浄表面13を水素でプリベークすることである。 [0012] A preferred method of depositing a selective polycrystalline silicon on the surface 13 is to pre-baking the clean surface 13 First hydrogen. 水素によるプリベークは表面のクリーニング工程であり、半導体ウェハを水素ガスにさらすことで行なわれる。 Prebaking by hydrogen is the cleaning process of the surface is performed by exposing the semiconductor wafer to the hydrogen gas. 最適なプリベークの温度は975℃であり、温度範囲としては約600℃から約1000℃である。 Temperature optimum prebake is 975 ° C., as the temperature range is from about 600 ° C. to about 1000 ° C.. 圧力範囲は約10ミリtorrから大気圧で、最適には50torrである。 Pressure range at atmospheric pressure of about 10 millimeters torr, optimally 50 torr. 表面13におけるシリコンの自然酸化は外界に数秒さらすだけで始まってしまうので、単結晶成長抑制ガスに表面13をさらす前にこの酸化物を取り除いて、清浄な下地の表面状態を得ることが必要である。 Since natural oxidation of the silicon at the surface 13 may start only exposing a few seconds to ambient, before subjecting the surface 13 to the single crystal growth inhibiting gas remove this oxide is necessary to obtain a surface condition of the clean base is there. 水素によるプリベークで自然酸化した二酸化シリコンはシリコンへと還元され、いくらかの量のシリコンとその他の汚染物質が取り除かれる。 Silicon dioxide was naturally oxidized by prebaking by hydrogen is reduced to silicon, some of the silicon quantity and other contaminants are removed. 清浄な表面に対して水素によるプリベークを行なうことは一般に信じられていることとは反対の処理方法である。 Performing the prebaking by hydrogen relative clean surface to popular belief is opposite the processing method.
なぜならば一般には他結晶シリコンの形成には超清浄表面よりも汚染されている表面の方が好適であると思われているからである。 In general, since the formation of other crystalline silicon it is because it appeared to be suitable towards the surface being contaminated than ultra-clean surface.

【0013】水素によるプリベークに続いて、表面13 [0013] Following the pre-baking by hydrogen, the surface 13
は、その上で抑制席を形成する単結晶成長抑制ガスにさらされる。 It is exposed to a single crystal growth suppressing gas to form a suppressed seat thereon. 水素によるプリベークと単結晶成長抑制ガスへの露出を組み合わせて用いることで、選択的に多結晶シリコンをデポジションするための非常によく制御された特性を持つ表面を得ることができる。 By using a combination of exposure to prebaking and single crystal growth suppressing gas with hydrogen, it is possible to obtain a surface with a very well controlled properties for depositing selectively polycrystalline silicon. 水素によるプリベークを長時間行なうと酸化マスク10の下にアンダーカットを生じさせてしまうことが理解されよう。 It will be appreciated that performing long prebaked by hydrogen and thus produce an undercut below the oxidation mask 10. しかしながら、もし清浄な表面13が最初から得られているのならば表面13を単結晶成長抑制ガスにさらす前に水素によるプリベークをする必要はない。 However, clean surface 13 does not need to pre-baking with hydrogen prior to exposure from Great if the surface 13 is obtained from the first single-crystal growth inhibiting gas it.

【0014】多結晶シリコン、微結晶シリコン、および非晶質(アモルファス)シリコンはどれもシリコンからなるが、不規則な結晶配列をしている。 [0014] polycrystalline silicon, microcrystalline silicon, and any amorphous silicon is made of silicon, and irregular crystal array. 結晶配列または結晶粒度の違いによって異なった名前がつけられている。 Different names by the difference in crystal array or the grain size is attached. 多結晶シリコンは最も大きな結晶粒度を持ち、非晶質シリコンは結晶粒を全く持っていない。 Polycrystalline silicon has the largest grain size, amorphous silicon does not have any grain. 微結晶シリコンはそれらの中間の結晶粒度を持っている。 Microcrystalline silicon have their middle of the grain size. 本明細書中で「多結晶シリコン」の語は多結晶シリコン、微結晶シリコン、非晶質ポリシリコン、非晶質シリコンの全て含んだ意味で使われていることに注意されたい。 The term "polycrystalline silicon" herein should be noted that are used in polycrystalline silicon, microcrystalline silicon, amorphous poly-silicon, meaning that includes all of the amorphous silicon. 多結晶シリコンは、スパッタリング、エバポレーション(蒸発)、CVD等の様々な方法によって形成可能である。 Polycrystalline silicon, sputtering, evaporation (evaporation) can be formed by various methods such as CVD.
しかしながらCVD(chemical vapor deposition)によるデポジションプロセスが最も広く使われ、さらに一様な膜を作る上でいくつかの利点を有している。 However deposition process by CVD (chemical vapor deposition) is the most widely used, has several advantages in making further uniform film.

【0015】一般的には多結晶シリコンは次の反応式で表わされるようなシランの分解によってデポジションされる。 [0015] In general, polycrystalline silicon is deposited by decomposition of silane, as represented by the following reaction formula.

【0016】SiH 4 +熱→Si+2H 2ここでこの反応は選択的なものではなく、通常はウェハ表面に多結晶シリコンの一様な膜を生成するということは理解されよう。 [0016] SiH 4 + heat → Si + 2H 2 This reaction here is not selective, typically will be appreciated that to produce a uniform film of polycrystalline silicon on the wafer surface.

【0017】単結晶成長抑制ガスで処理された表面13 [0017] treated with the single crystal growth inhibiting gas surface 13
の上に多結晶シリコンの種(seed)層を形成する好適な方法は、四塩化シリコン(SiCl 4 )と水素(H 2 )を使う方法である。 Suitable methods of forming the seed (seed) layer of polycrystalline silicon on top of a method of using silicon tetrachloride (SiCl 4) and hydrogen (H 2). 一実施例としては、四塩化シリコンと水素とが表面13に接触する。 As an example, silicon tetrachloride and hydrogen is brought into contact with the surface 13. 表面13において化学反応が起こり、四塩化シリコンは水素と反応する。 The surface 13 takes place a chemical reaction, silicon tetrachloride is reacted with hydrogen. 反応の結果、シリコン原子は表面13に残り、塩化水素ガス分子が放出される。 Result of the reaction, the silicon atoms and the remaining on the surface 13, the hydrogen gas molecules chloride are released. ここでその他のシリコンを含むガス、 Here a gas containing other silicon,
例えば三塩化シラン(SiHCl 3 )または二塩化シラン(SiH 2 Cl 2 )等も使用可能であることは理解されよう。 For example trichlorosilane (SiHCl 3) or two silane chloride (SiH 2 Cl 2) It like can also be used it will be appreciated. さらにシラン(SiH 4 )および塩化水素ガス(HCl)も水素を加えるために使用可能である。 Furthermore silane (SiH 4) and hydrogen chloride gas (HCl) can be used to add hydrogen. 水素はいくつかの異なった供給源から得ることが可能である。 Hydrogen can be obtained from several different sources. 水素を混合ガス中に直接加えてもよいし、水素を含むシリコン分子から水素を分離するか、または塩化水素その他によって水素を加えることができる。 It Hydrogen may be added directly to the mixed gas, hydrogen can be added either to separate hydrogen from the silicon molecules containing hydrogen, or with hydrogen chloride and others. 選択的な多結晶シリコンのでポジションを最適化するためいくつかの水素源を組み合わせて使用することが可能である。 Since selective polycrystalline silicon to optimize the position it is possible to use a combination of several hydrogen source.

【0018】反応炉の温度は多結晶シリコンの単層デポジションの間約500℃から約1000℃の温度範囲に、最適には700℃に保たれる。 The temperature of the reactor to a temperature ranging from about 500 ° C. to about 1000 ° C. during the monolayer deposition of polycrystalline silicon, and optimally maintained at 700 ° C.. 温度は非常に重要な処理条件である。 Temperature is a very important processing conditions. 低い温度では多結晶シリコンの成長が促進され、反対に高い温度では単結晶シリコンの成長が促進される。 At low temperatures is promoted growth of polycrystalline silicon, at a temperature higher on the opposite of the single crystal silicon growth is accelerated. 反応炉内の圧力は10ミリtorrから大気圧までの範囲で、最適には740torrである。 The pressure in the reactor in the range up to atmospheric pressure from 10 millimeters torr, optimally 740 Torr. 露出時間は温度、圧力等の処理条件によって変化する。 Exposure time temperature varies with process conditions such as pressure. しかし多結晶シリコンの単層または種層を形成するのに十分なだけの時間が必要であることは理解されよう。 But much time sufficient to form a monolayer or species layer of polycrystalline silicon is needed will be appreciated. 露出時間は4 Exposure time is 4
5分間よりは短くなければならないが、上述の処理条件、圧力や温度といったものに依存している。 It must be less than 5 minutes, but dependent on the processing conditions described above, such as pressure or temperature ones. 清浄表面13を単結晶成長抑制ガスにさらすことによって、このガスが表面13に吸着し、分子レベルで単結晶の成長を抑制し、結果多結晶シリコンが成長するものと考えられている。 By exposing the clean surface 13 in the single crystal growth inhibiting gas, the gas is adsorbed on the surface 13, to suppress the growth of a single crystal at the molecular level, the result polycrystalline silicon is believed to grow. つまり単結晶成長抑制ガスで処理された基板1 That substrate 1 processed in single crystal growth inhibition gas
3を露出すると、表面13に吸着した単結晶成長抑制ガスが分子レベルで単結晶シリコンの成長を抑制するので多結晶シリコンが生成されると考えられる。 3 When exposing the single crystal growth inhibiting gas adsorbed on the surface 13 is considered the polycrystalline silicon is produced so to inhibit the growth of the single crystal silicon at the molecular level. さらに単結晶シリコンの成長を抑制するためにも低い温度が望ましい。 Further temperature lower to inhibit the growth of the single crystal silicon is desirable. 単結晶シリコンの成長を抑制することで多結晶シリコン膜を形成することができるのである。 It is possible to form a polycrystalline silicon film by suppressing the growth of single crystal silicon. このプロセスによる膜の成長速度は一般に遅いと考えられている。 Growth rate of the film by this process is generally considered to be slow. しかしながら、もし十分な時間が与えられればこのプロセス処理を続けることによって選択的に多結晶シリコンを成長させることができる。 However, it is possible to selectively grow the polycrystalline silicon by continuing if enough time this process treatment if given.

【0019】一度多結晶シリコンの種層が形成されれば、選択的に多結晶シリコンの層を所望の厚さに成長させるのに、より速いデポジション速度を持つプロセスを使用することができる。 [0019] If once the seed layer of polycrystalline silicon is formed, it is possible to use a process for growing a layer of selectively polycrystalline silicon to a desired thickness, with a faster deposition rate. 単層の上に選択的に多結晶シリコンを速く成長させるのに最適な温度は、845℃であり、約700℃から約1150℃の範囲でそれが可能である。 Optimum temperature for growing fast selective polycrystalline silicon on the single layer is 845 ° C., it is possible that in the range of about 700 ° C. to about 1150 ° C.. 高い温度域で処理を行なうときは、結晶粒度が所望の大きさになっているかどうか注意が必要である。 When performing processing at a high temperature range, grain size it should be noted whether it is the desired size. 高い温度を用いると大きな結晶粒をもたらす。 Resulting in large grains With higher temperatures. 高い温度において大きな結晶粒度が生まれる傾向は運動エネルギーに起因する表面原子の再配列によるものである。 Tendency large grain size at high temperatures is born is due rearrangement of the surface atoms due to kinetic energy. 10ミリtorrから大気圧までの圧力範囲で、最適には740to At a pressure ranging from 10 milli torr to atmospheric pressure, and optimally 740to
rrの圧力が用いられる。 Pressure of rr is used. 高速デポジション率を持つ処理に好適な反応ガスの組み合わせは、二塩化シランと水素の組み合わせである。 Suitable combination of reactant gases to the processing with high speed deposition rate is a combination of dichlorosilane and hydrogen. しかしながら水素の供給源を共に用いることで他のシリコンを含むガスも使用可能であることが理解されるだろう。 However gas containing other silicon by using both a source of hydrogen would also be usable is understood.

【0020】ある特定の応用分野、垂直または水平方向の相互接続等、においては多結晶シリコンをドープして使用することができる。 [0020] Certain applications, cross-connection of the vertical or horizontal direction, in can be used by doping polysilicon. ドーピングは少量のドーパント(dopant)ガスを多結晶シリコン成長用の混合ガス中に吹きこむことで行なわれる。 Doping is performed in a way to push blowing a small amount of dopant (Dopant) gas mixed gas for polysilicon growth. ドーパントは多結晶シリコンの適当な伝導型を選ぶためのP型、N型どちらでもよい。 Dopant Suitable P-type for choosing conductivity type polycrystalline silicon may be either N type. 混合ガス中に吹きこまれるドーパントの種類の量を調整することで、形成される多結晶シリコンの伝導型を変えることができる。 The amount of type of dopant crowded blown into the mixed gas is adjusted, it is possible to change the conductivity type of the polycrystalline silicon to be formed.

【0021】通常よく使われるドーパントは、ホスフィン(PH 3 )、二ホウ化水素(B 2 [0021] Usually well dopant used is, phosphine (PH 3), diboride hydrogen (B 2 H 6 )、ヒ化水素(A 6), hydrogen arsenide (A
sH 3 )等である。 sH 3), and the like.

【0022】さらにここで理解されるべきは、本発明の方法は選択的に、多結晶体、微結晶体および非結晶体シリコンをデポジションして能動素子の一部、またはその素子を形成する用途に使用可能であるということである。 [0022] It should be further understood herein, the method of the present invention optionally, polycrystal, part of the fine crystals and amorphous material silicon deposition to the active element, or forming the element it is that it can be used for applications. 一実施例としてはバイポーラトランジスタのエミッタを本発明の方法で形成できる。 As an example may be formed by the method of the present invention the emitter of the bipolar transistor. さらに高架型(elevat Further elevated type (elevat
ed)ソースおよびドレイン、積層キャパシタ、MOSトランジスタのポリシリコンゲート等を本発明の方法によって形成することができる。 ed) the source and drain, laminated capacitors, polysilicon gate, etc. of the MOS transistor can be formed by the method of the present invention.

【0023】ここで大きな縦横を持つアイソレーショントレンチにおいて非常に有用な、選択的に多結晶シリコンをデポジションする改良された方法が提供されたことが理解されるだろう。 [0023] Here very useful in the isolation trenches with a large aspect, it will be appreciated that the improved method of depositing a selective polycrystalline silicon is provided. 多結晶シリコンのデポジションの選択性は所望のまたはよく選択された表面を準備することによって正確に実現される。 The selectivity of deposition of polycrystalline silicon is precisely achieved by providing a desired or well-selected surface.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】図1は本発明を実施する半導体ウエハの部分断面図であって、選択的に多結晶シリコンをデポジションするための準備が整った状態を示している。 [1] Figure 1 is a partial cross-sectional view of a semiconductor wafer to practice the present invention, showing a state in which ready for depositing selectively polycrystalline silicon.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 酸化マスク 11 半導体基板 13 半導体表面 25 トレンチ 10 oxidation mask 11 semiconductor substrate 13 semiconductor surface 25 trenches

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハン・ミン・リュウ アメリカ合衆国アリゾナ州スコッツデイ ル、ノース・ワンハンドレッドアンドフ ォース・ストリート11540 (56)参考文献 特開 昭62−291024(JP,A) 特開 昭60−66418(JP,A) ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Han Ming Liu United States Scottsdale, Arizona Day Lumpur, North one Hundred and off Osu Street 11540 (56) reference Patent Sho 62-291024 (JP, a) Patent Akira 60-66418 (JP, A)

Claims (2)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 半導体ウエハに多結晶シリコンを選択的に形成する方法であって: CVD反応炉内に半導体ウエハを設置する段階; 前記半導体ウエハを単結晶の成長を抑制させるために単結晶成長抑制ガスにさらす段階; 第1温度において、前記半導体ウエハ上に少なくとも多結晶の単一層をデポジションする段階;および 前記第1温度よりも高い第2温度において、前記半導体ウエハをシリコンを含むガスと水素源とにさらして所望の厚さの選択的多結晶シリコンを形成する段階; を含むことを特徴とする方法。 Single crystal growth of the semiconductor wafer in order to suppress the growth of the single crystal; the step of installing a semiconductor wafer CVD reactor: 1. A method of selectively forming a polycrystalline silicon semiconductor wafer in the first temperature, wherein the step depositing a single layer of at least polycrystalline on a semiconductor wafer; step of exposing the suppressing gas at and higher than said first temperature second temperature, the semiconductor wafer and the gas containing silicon method characterized by including: forming a selective polycrystalline silicon with a desired thickness is exposed to the hydrogen source.
  2. 【請求項2】 選択的に多結晶シリコンをデポジションする方法であって: プリベーク処理のために、水素雰囲気中に半導体ウエハを設置する段階; 単結晶の成長を抑制させるために、前記半導体ウエハを窒素またはアルゴンからなる単結晶成長抑制ガスにさらす段階; 前記半導体ウエハを、少なくとも選択的多結晶シリコンの単一層を形成するために、シリコンを含むガスと水素ガス源とにさらす段階であって、CVD反応炉内の圧力は約10ミリTorrから大気圧の範囲に、温度は摂氏約500度から約1000度の範囲の第1温度に保たれる段階;および 前記反応炉内の圧力を約10ミリTorrから大気圧の範囲に変更し、温度を摂氏約700度から約1150度の範囲内の前記第1温度よりも高い第2温度に変更し、 2. A selective A method of polycrystalline silicon is deposited: for prebaking treatment, step placing the semiconductor wafer in a hydrogen atmosphere; in order to suppress the growth of the single crystal, the semiconductor wafer the step exposure to a single crystal growth inhibiting gas comprising nitrogen or argon, the semiconductor wafer, to form at least a single layer of selective polycrystalline silicon, comprising the steps of: subjecting the gas and the hydrogen gas source comprising silicon and pressures ranging from about 10 millimeters Torr of atmospheric pressure CVD reactor, temperature stage is maintained at a first temperature ranging from about 500 degrees Celsius to about 1000 degrees; about pressure and the reactor change in the range of atmospheric pressure to 10 millimeters Torr, to change the temperature to the second temperature higher than the first temperature in a range of about 700 degrees Celsius to about 1150 degrees,
    シリコンを含むガスと水素ガス源とにさらしつづけて、 Continue exposed to the gas and a hydrogen gas source comprising silicon,
    前記単一層上へ選択的多結晶シリコンを急速に形成する段階; を含むことを特徴とする方法。 Method characterized by including: the step of rapidly forming a selective polycrystalline silicon into the single layer.
JP3248395A 1990-09-04 1991-09-03 Selective deposition method of polycrystalline silicon Expired - Lifetime JP2679473B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US07/577,248 US5080933A (en) 1990-09-04 1990-09-04 Selective deposition of polycrystalline silicon
US577248 1990-09-04

Publications (2)

Publication Number Publication Date
JPH04234112A JPH04234112A (en) 1992-08-21
JP2679473B2 true JP2679473B2 (en) 1997-11-19

Family

ID=24307908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3248395A Expired - Lifetime JP2679473B2 (en) 1990-09-04 1991-09-03 Selective deposition method of polycrystalline silicon

Country Status (2)

Country Link
US (1) US5080933A (en)
JP (1) JP2679473B2 (en)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687758B2 (en) * 1991-05-27 1997-12-08 日本電気株式会社 A method of manufacturing a semiconductor device
US5420065A (en) * 1993-05-28 1995-05-30 Digital Equipment Corporation Process for filling an isolation trench
JP2925444B2 (en) * 1993-10-05 1999-07-28 シャープ株式会社 A solid-state imaging device and manufacturing method thereof
JP3432601B2 (en) * 1994-06-17 2003-08-04 Necエレクトロニクス株式会社 Film formation method
US6066358A (en) * 1995-11-21 2000-05-23 Applied Materials, Inc. Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US6726776B1 (en) 1995-11-21 2004-04-27 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6077781A (en) 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5863598A (en) * 1996-04-12 1999-01-26 Applied Materials, Inc. Method of forming doped silicon in high aspect ratio openings
DE69729982T2 (en) * 1996-05-31 2005-07-21 Texas Instruments Inc., Dallas DRAM and method for making DRAM with increased capacity
US5968587A (en) * 1996-11-13 1999-10-19 Applied Materials, Inc. Systems and methods for controlling the temperature of a vapor deposition apparatus
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
US5907774A (en) * 1997-05-29 1999-05-25 Texas Instruments Incorporated Corrugated post capacitor and method of fabricating using selective silicon deposition
DE19882854T1 (en) 1997-12-02 2001-05-17 Gelest Inc Silicon-based layers formed from iodosilane precursor and process to achieve the same
JP2975917B2 (en) * 1998-02-06 1999-11-10 株式会社半導体プロセス研究所 Manufacturing apparatus for manufacturing semiconductor device and a method
US6797558B2 (en) 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6159852A (en) 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
DE69923436T2 (en) * 1998-03-06 2006-01-05 Asm America Inc., Phoenix Process for coating silicon with high edge cover
US6251693B1 (en) * 1998-07-30 2001-06-26 Micron Technology, Inc. Semiconductor processing methods and semiconductor defect detection methods
US6194292B1 (en) * 1998-08-21 2001-02-27 Texas Instruments Incorporated Method of fabricating in-situ doped rough polycrystalline silicon using a single wafer reactor
US6319782B1 (en) 1998-09-10 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US20020137362A1 (en) * 1999-07-29 2002-09-26 Rajarao Jammy Method for forming crystalline silicon nitride
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
WO2002080244A2 (en) * 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
EP2036856B1 (en) * 2007-09-04 2018-09-12 Mitsubishi Materials Corporation Clean bench and method of producing raw material for single crystal silicon
JP2009088305A (en) * 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device
JP2012004542A (en) * 2010-05-20 2012-01-05 Tokyo Electron Ltd Method and apparatus for forming silicon film
FI124354B (en) * 2011-04-04 2014-07-15 Okmetic Oyj Method of applying one or more polycrystalline silicon layers to a substrate
FR2999801B1 (en) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Method for manufacturing a structure
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US20170069724A1 (en) * 2015-09-03 2017-03-09 University Of North Dakota Iridium silicide structures and methods
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066418A (en) * 1983-09-22 1985-04-16 Toshiba Corp Vapor growth device for compound semiconductor
JPS62291024A (en) * 1986-06-10 1987-12-17 Nec Corp Polysilicon growth method

Also Published As

Publication number Publication date
US5080933A (en) 1992-01-14
JPH04234112A (en) 1992-08-21

Similar Documents

Publication Publication Date Title
US8492284B2 (en) Low temperature etchant for treatment of silicon-containing surfaces
TWI520227B (en) High throughput cyclical epitaxial deposition and etch process
JP5295344B2 (en) Selective deposition of silicon-containing films.
US8586456B2 (en) Use of CL2 and/or HCL during silicon epitaxial film formation
US7812394B2 (en) CMOS transistor junction regions formed by a CVD etching and deposition sequence
JP4117914B2 (en) Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
KR101385635B1 (en) Formation and treatment of epitaxial layer containing silicon and carbon
US7329593B2 (en) Germanium deposition
JP5145672B2 (en) Manufacturing method of semiconductor device
JP4417625B2 (en) Method of forming film on mixed substrate using trisilane and method of manufacturing base structure
US7517775B2 (en) Methods of selective deposition of heavily doped epitaxial SiGe
US6391749B1 (en) Selective epitaxial growth method in semiconductor device
US4963506A (en) Selective deposition of amorphous and polycrystalline silicon
US6713359B1 (en) Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC
US7863163B2 (en) Epitaxial deposition of doped semiconductor materials
KR100938312B1 (en) Selective epitaxy process with alternating gas supply
KR101098102B1 (en) Selective formation of silicon carbon epitaxial layer
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
US5061652A (en) Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure
TWI400744B (en) Formation of epitaxial layers containing silicon and carbon
JP2013537705A (en) Thin film using cyclohexasilane and method for producing the same
US3620833A (en) Integrated circuit fabrication
US5998289A (en) Process for obtaining a transistor having a silicon-germanium gate
KR101160930B1 (en) Methods of forming carbon-containing silicon epitaxial layers
US7439164B2 (en) Methods of fabricating semiconductor structures having epitaxially grown source and drain elements

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees