CN104465777A - 提高mos器件击穿电压的方法及mos器件 - Google Patents

提高mos器件击穿电压的方法及mos器件 Download PDF

Info

Publication number
CN104465777A
CN104465777A CN201410822143.0A CN201410822143A CN104465777A CN 104465777 A CN104465777 A CN 104465777A CN 201410822143 A CN201410822143 A CN 201410822143A CN 104465777 A CN104465777 A CN 104465777A
Authority
CN
China
Prior art keywords
trap
mos device
ring
dividing ring
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410822143.0A
Other languages
English (en)
Inventor
林洪春
杨大为
孙佳佳
王增智
樊吉涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 4 Research Institute
Original Assignee
CETC 4 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 4 Research Institute filed Critical CETC 4 Research Institute
Priority to CN201410822143.0A priority Critical patent/CN104465777A/zh
Publication of CN104465777A publication Critical patent/CN104465777A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请提供了一种MOS器件，包括硅片基体，设置在所述硅片基体上的彼此间隔的源极、第一分压环和第二分压环，其中，所述第一分压环与所述源极通过金属连接以形成电压等位环。另外，本发明还提供了一种提高MOS器件击穿电压的方法。本申请只需设置第一分压环和第二分压环，并通过将第一分压环与源极金属连接，使第一分压环在通电状态下成为与源极电压相等的等位环。这种方式在与现有技术采用电阻率相同的衬底的情况下提高了MOS器件反向击穿压。解决了MOS器件在保证低导通电阻的情况下实现高击穿压的问题。

Description

提高MOS器件击穿电压的方法及MOS器件
技术领域
本发明涉及半导体领域，特别涉及提高MOS器件击穿电压的方法及具有高击穿压的MOS器件。
背景技术
以功率MOSFET中最常见的VDMOS为例，一般的情况下第一分压环上面的金属采用空悬的方法设计，这样只能使用金属势垒的作用减小第一分压环下的电场集中效应，作用不明显。如果想要提高VDMOS器件的击穿电压，需要设置多个分压环，从而加强内电场以抵消外电场，这样不仅浪费了芯片的面积，降低了器件的电流密度，而且在芯片外端的分压环有可能起不到缓解外电场以提高击穿电压的作用，继而器件就会被击穿。
发明内容
鉴于现有技术中存在的问题，本发明提供一种MOS器件，包括硅片基体，设置在所述硅片基体上的彼此间隔的源极、第一分压环和第二分压环，其中，所述第一分压环与所述源极通过金属连接以形成电压等位环。
在本发明的一些实施方式中，所述源极包括设置于硅片基体表面的元胞区以及覆设于所述元胞区之上的S极金属层，所述等位环包括设置于硅片基体表面的第一阱以及覆设于所述第一阱的第一金属层，所述第一金属层与所述S极金属层连接。
在本发明的一些实施方式中，所述第S极金属层、所述第一金属层的厚度为2微米。
本发明还提供了一种提高MOS器件击穿电压的方法，包括a.提供硅片基体；b.在所述硅片基体上形成相间隔的源极、第一分压环以及第二分压环；c.将所述第一分压环与所述源极通过金属连接以形成电压等位环。
在本发明的一些实施方式中，在步骤b中，在所述硅片基体的表面形成相间隔的元胞区、第一阱、第二阱，向所述所述元胞区、第一阱以及所述第二阱以溅射金属的方式分别形成与第一阱相贴合的第一金属层、与二阱相贴合的第二金属层以及与元胞区贴合的S极金属层，所述第一金属层和所述S极金属层连接。
在本发明的一些实施方式中，在步骤b中，以离子注入的形式向所述第一阱和所述第二阱注入离子浓度为1E15的硼离子，之后高温退火。
在本发明的一些实施方式中，所述第一阱和第二阱的深度为3～4微米。
在本发明的一些实施方式中，所述第一金属层、所述第二金属层以及所述S极金属层的厚度为2微米。
本发明只需设置第一分压环和第二分压环，并通过将第一分压环与源极金属连接，使第一分压环在通电状态下成为与源极电压相等的等位环。等位环内的P阱中电荷分布与源极的元胞区内的电荷分布相同，具有相同的内电场E内。这种方式在与现有技术采用电阻率相同的衬底的情况下提高了MOS器件反向击穿压。解决了MOS器件在保证低导通电阻的情况下实现高击穿压的问题。同时，这种MOS器件与现有技术中设置多个分压环的研究思路不同，仅用源极和第一分压环互联的方式就得到了性能更好，集成更方便的MOS器件。
附图说明
图1(a)～图1(j)为本发明一实施方式的MOS器件制造方法流程图；
图2为元胞区单元结构示意图；
具体实施方式
如图所示，本发明一实施方式中的MOS器件包括N+型衬底以及形成于其之上的外延层。在外延层的表面具有间隔排列的元胞区7、第一P阱31、第二P阱32以及第三P阱33。在外延区的表面上依次覆设有50nm二氧化硅层5和多晶硅层6。第二P阱32处形成了缓冲环。在元胞区7、第一P阱31和第三P33阱的位置进行光刻、开孔、布线后，分别覆设有S极金属层91、第一金属层92和第二金属层93。S极金属层91通过开孔与元胞区贴合以形成源极，第一金属层92通过开孔与第一P阱31贴合以形成第一分压环，第二金属层92通过开孔与第三P阱33贴合以形成第二分压环。S极金属层91和第一金属层92连接，即源极与第一分压环连接，使第一分压环成为等位环。由于等位互联，等位环和源极电压相等。等位环内部的第三P阱33内分布大量电荷，形成与元胞区7内电场强度相近的等位环内电场，二者能够共同抵消外电场，提高反向击穿电压
本发明一实施方式的提高MOS器件击穿电压的方法为：
第一步，在完成了800nm二氧化硅场氧化层1的硅片上光刻第一区域21、第二区域22以及第三区域23，并进行腐蚀；第二区域22位于第一区域21和第三区域23之间。
第二步，向第一区域21、第二区域22和第三区域23注入硼离子，高温退火以形成第一P阱31、第二P阱32和第三P阱33，其中，注入的硼离子浓度为1E15，退火温度为980℃，时间为3小时20分钟。P阱的深度约为3～4微米。
第三步，在第一区域21、第二区域22和第三区域23之上生长厚度为400nm二氧化硅层4以避免之后的腐蚀步骤破坏阱区。
第四步，通过湿法腐蚀二氧化硅的方法去除800nm二氧化硅层1和400nm二氧化硅层4，腐蚀液为10:1HF酸。
第五步，预氧化，在N型外延层上生长厚度为50nm二氧化硅层5，在50nm二氧化硅层5上淀积厚度为600nm多晶硅层6。
第六步，根据常规技术，在第一区域21远离第三区域23的一侧形成元胞区7。所述元胞区7即为终端结构包围的重复的单元结构，其形成方式具体为：
首先采用多晶自对准工艺进行P阱生成，硼浓度为3E14，退火温度为850℃，结深为2微米。
再利用多晶硅自对准工艺，形成N+区域，浓度为1E15，快速退火，温度为960℃，时间为120秒。
最后利用光刻胶掩蔽，在P阱中形成P+区域。
由于元胞区7的形成为常规手段，因此不再赘述。
第七步，在600nm多晶硅层6之上沉积1000nmPESiO2隔离层8。并通过光刻、干法腐蚀1000nm PESiO2层8，在上述的第一区域21、第三区域23以及元胞区7的位置开孔布线。第二P阱32处形成缓冲环。
第八步，在温度200摄氏度下，以硅铝铜合金材料，向上述经过开孔布线的第一区域21、第三区域23以及元胞区7分别溅射金属以形成第一金属层92、第二金属层93和S极金属层91，S极金属层91与元胞区7的P阱和N+区域接触组成源极。所溅射的第一金属层92与第一区域21内的第一P阱31贴合以组成第一分压环，所溅射的第二金属层93与第三区域23内的第三P阱33贴合以组成第二分压环。溅射金属硅铝铜合金形成的第一金属层92、第二金属层93和S极金属层91的厚度约为2.0微米。
第九步，源极S在进行金属光刻和腐蚀时，把源极金属层91引出至第一分压环上的第一金属层92进而达到将源极与第一分压环互连以使第一分压环成为等位环的目的。由于等位环上的孔开到第一P阱31内，使得等位环内P阱中的电荷分布与源极的元胞区内的电荷分布相同，具有相同的内电场E内，等位环与源极电压相等。
按照上述方式制造的MOS器件，等位环的内电场得到大幅度增强，能够与元胞区内电场共同抵消外电场，从而显著地提高MOS器件的反向击穿电压。
以上对本发明的各种实施例进行了详细说明。本领域技术人员将理解，可在不偏离本发明范围(由所附的权利要求书限定)的情况下，对实施方案进行各种修改、改变和变化。对权利要求范围的解释应从整体解释且符合与说明一致的最宽范围，并不限于示例或详细说明中的实施范例。

Claims (8)

1.一种MOS器件，包括
硅片基体；
设置在所述硅片基体上的彼此间隔的源极、第一分压环和第二分压环；
其中，所述第一分压环与所述源极通过金属连接以形成电压等位环。
2.根据权利要求1所述MOS器件，其中，所述源极包括设置于硅片基体表面的元胞区以及覆设于所述元胞区之上的S极金属层，所述等位环包括设置于硅片基体表面的第一阱以及覆设于所述第一阱的第一金属层，所述第一金属层与所述S极金属层连接。
3.根据权利要求2所述的MOS器件，其中，所述第S极金属层、所述第一金属层的厚度为2微米。
4.一种提高MOS器件击穿电压的方法，包括：
a.提供硅片基体；
b.在所述硅片基体上形成相间隔的源极、第一分压环以及第二分压环；
c.将所述第一分压环与所述源极通过金属连接以形成电压等位环。
5.根据权利要求4所述的提高MOS器件击穿电压的方法，在步骤b中，
在所述硅片基体的表面形成相间隔的元胞区、第一阱、第二阱，向所述所述元胞区、第一阱以及所述第二阱以溅射金属的方式分别形成与第一阱相贴合的第一金属层、与二阱相贴合的第二金属层以及与元胞区贴合的S极金属层，所述第一金属层和所述S极金属层连接。
6.根据权利要求5所述的提高MOS器件击穿电压的方法，在步骤b中，以离子注入的形式向所述第一阱和所述第二阱注入离子浓度为1E15的硼离子，之后高温退火。
7.根据权利要求5所述的提高MOS器件击穿电压的方法，其中，所述第一阱和第二阱的深度为3～4微米。
8.根据权利要求5所述的提高MOS器件击穿电压的方法，其中，所述第一金属层、所述第二金属层以及所述S极金属层的厚度为2微米。
CN201410822143.0A 2014-12-23 2014-12-23 提高mos器件击穿电压的方法及mos器件 Pending CN104465777A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410822143.0A CN104465777A (zh) 2014-12-23 2014-12-23 提高mos器件击穿电压的方法及mos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410822143.0A CN104465777A (zh) 2014-12-23 2014-12-23 提高mos器件击穿电压的方法及mos器件

Publications (1)

Publication Number Publication Date
CN104465777A true CN104465777A (zh) 2015-03-25

Family

ID=52911525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410822143.0A Pending CN104465777A (zh) 2014-12-23 2014-12-23 提高mos器件击穿电压的方法及mos器件

Country Status (1)

Country Link
CN (1) CN104465777A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895671A (zh) * 2016-05-06 2016-08-24 张家港凯思半导体有限公司 超低功耗半导体功率器件及制备方法
CN105914230A (zh) * 2016-05-06 2016-08-31 张家港凯思半导体有限公司 一种超低功耗半导体功率器件及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254944A (zh) * 2010-05-21 2011-11-23 上海新进半导体制造有限公司 一种沟槽mosfet功率整流器件及制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254944A (zh) * 2010-05-21 2011-11-23 上海新进半导体制造有限公司 一种沟槽mosfet功率整流器件及制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895671A (zh) * 2016-05-06 2016-08-24 张家港凯思半导体有限公司 超低功耗半导体功率器件及制备方法
CN105914230A (zh) * 2016-05-06 2016-08-31 张家港凯思半导体有限公司 一种超低功耗半导体功率器件及制备方法

Similar Documents

Publication Publication Date Title
US9543389B2 (en) Semiconductor device with recombination region
CN101789375B (zh) 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺
CN102723363B (zh) 一种vdmos器件及其制作方法
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
JP2009038318A (ja) 半導体装置
CN109755241B (zh) 一种功率mosfet器件
CN109755289B (zh) 一种沟槽型超结功率器件
CN104465777A (zh) 提高mos器件击穿电压的方法及mos器件
CN108598151A (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
CN103456773B (zh) 肖特基二极管及其制造方法
CN204332966U (zh) Mos器件
CN107946374A (zh) 一种带有表面杂质浓度调节区的肖特基整流器及制造方法
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
CN103151380A (zh) 一种沟槽型半导体功率器件及其制造方法和终端保护结构
CN109346512A (zh) 一种半导体器件的终端结构及其制造方法
CN107658343A (zh) 一种优化器件特性的半导体结构及其制造方法
CN106328688A (zh) 一种超结器件终端分压区的结构和制作方法
CN106098780B (zh) 集成温度传感器的碳化硅vdmos器件及其制作方法
CN105702720B (zh) 一种绝缘栅双极型晶体管的关断性能提升方法
CN208336233U (zh) 能提高耐压能力的半导体器件终端结构
CN207529938U (zh) 场效应晶体管及集成电路
CN207320122U (zh) 一种优化器件特性的半导体结构
CN206976352U (zh) 一种降低导通电阻的功率半导体器件
CN107863343B (zh) 平面mos器件及其制造方法
CN103378095B (zh) 一种金属氧化物半导体电学参数测试器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150325