CN204332966U - Mos器件 - Google Patents
Mos器件 Download PDFInfo
- Publication number
- CN204332966U CN204332966U CN201420825819.7U CN201420825819U CN204332966U CN 204332966 U CN204332966 U CN 204332966U CN 201420825819 U CN201420825819 U CN 201420825819U CN 204332966 U CN204332966 U CN 204332966U
- Authority
- CN
- China
- Prior art keywords
- ring
- potential dividing
- mos device
- metal layer
- dividing ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000011159 matrix material Substances 0.000 claims abstract 4
- 230000001413 cellular effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000005684 electric field Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供了一种MOS器件，包括硅片基体，设置在所述硅片基体上的彼此间隔的源极、第一分压环和第二分压环，其中，所述第一分压环与所述源极通过金属连接以形成电压等位环。本申请只需设置第一分压环和第二分压环，并通过将第一分压环与源极金属连接，使第一分压环在通电状态下成为与源极电压相等的等位环。这种方式在与现有技术采用电阻率相同的衬底的情况下提高了MOS器件反向击穿压。解决了MOS器件在保证低导通电阻的情况下实现高击穿压的问题。
Description
技术领域
本实用新型涉及半导体领域，特别涉及一种MOS器件。
背景技术
以功率MOSFET中最常见的VDMOS为例，一般的情况下第一分压环上面的金属采用空悬的方法设计，这样只能使用金属势垒的作用减小第一分压环下的电场集中效应，作用不明显。因此，在现有技术中，如果欲提高VDMOS器件的击穿电压，需要设置多个分压环，从而加强内电场以抵消外电场，这样不仅浪费了芯片的面积，降低了器件的电流密度，而且在芯片外端的分压环有可能起不到缓解外电场以提高击穿电压的作用，继而器件就会被击穿。
实用新型内容
鉴于现有技术中存在的问题，本实用新型提供一种MOS器件，包括硅片基体，设置在所述硅片基体上的彼此间隔的源极、第一分压环和第二分压环，其中，所述第一分压环与所述源极通过金属连接以形成电压等位环。
在本实用新型的一些实施方式中，所述源极包括设置于硅片基体表面的元胞区以及覆设于所述元胞区之上的S极金属层，所述等位环包括设置于硅片基体表面的第一阱以及覆设于所述第一阱的第一金属层，所述第一金属层与所述S极金属层连接。
在本实用新型的一些实施方式中，所述S极金属层、所述第一金属层的厚度为2微米。
本实用新型的MOS器件按照下述方法制造：a.提供硅片基体；b.在所述硅片基体上形成相间隔的源极、第一分压环以及第二分压环；c.以金属连接所述源极和所述第一分压环，以使所述第一分压环成为等位环。
在本实用新型的一些实施方式中，在步骤b中，在所述硅片基体的表面形成相间隔的元胞区、第一阱、第二阱，向所述所述元胞区、第一阱以及所述第二阱以溅射金属的方式分别形成与第一阱相贴合的第一金属层、与二阱相贴合的第二金属层以及与元胞区贴合的S极金属层，所述第一金属层和所述S极金属层连接。
在本实用新型的一些实施方式中，在步骤b中，以离子注入的形式向所述第一阱和所述第二阱注入离子浓度为1E15的硼离子，之后高温退火。
在本实用新型的一些实施方式中，所述第一P阱和第二P阱的深度为3～4 微米。
在本实用新型的一些实施方式中，所述第一金属层、所述第二金属层以及所述S极金属层的厚度为2微米。
本实用新型只需设置第一分压环和第二分压环，并通过将第一分压环与源极金属连接，使第一分压环在通电状态下成为与源极电压相等的等位环。等位环内的P阱中电荷分布与源极的元胞区内的电荷分布相同，具有相同的内电场E内。这种方式在与现有技术采用电阻率相同的衬底的情况下提高了MOS器件反向击穿压。解决了MOS器件在保证低导通电阻的情况下实现高击穿压的问题。同时，这种MOS器件与现有技术中设置多个分压环的研究思路不同，仅用源极和第一分压环互联的方式就得到了性能更好，集成更方便的MOS器件。
附图说明
图1(a)～图1(j)为本实用新型一实施方式的MOS器件制造方法流程图；
图2为元胞区单元结构示意图；
具体实施方式
如图所示，本实用新型一实施方式中的MOS器件包括N+型衬底以及形成于其之上的外延层。在外延层的表面具有间隔排列的元胞区7、第一P阱31、第二P阱32以及第三P阱33。在外延区的表面上依次覆设有50nm二氧化硅层5和多晶硅层6。第二P阱32处形成了缓冲环。在元胞区7、第一P阱31和第三P33阱的位置进行光刻、开孔、布线后，分别覆设有S极金属层91、第一金属层92和第二金属层93。S极金属层91通过开孔与元胞区贴合以形成源极，第一金属层92通过开孔与第一P阱31贴合以形成第一分压环，第二金属层92通过开孔与第三P阱33贴合以形成第二分压环。S极金属层91和第一金属层92连接，即源极与第一分压环连接，使第一分压环成为等位环。由于等位互联，等位环和源极电压相等。等位环内部的第三P阱33内分布大量电荷，形成与元胞区7内电场强度相近的等位环内电场，二者能够共同抵消外电场，提高反向击穿电压
为可以通过如下方法来制造本实用新型的MOS器件：
第一步，在完成了800nm二氧化硅场氧化层1的硅片上光刻第一区域21、第二区域22以及第三区域23，并进行腐蚀；第二区域22位于第一区域21和第三区域23之间。
第二步，向第一区域21、第二区域22和第三区域23注入硼离子，高温退火以形成第一P阱31、第二P阱32和第三P阱33，其中，注入的硼离子浓度为1E15，退火温度为980℃，时间为3小时20分钟。P阱的深度约为3～4微米。
第三步，在第一区域21、第二区域22和第三区域23之上生长厚度为400nm二氧化硅层4以避免之后的腐蚀步骤破坏阱区。
第四步，通过湿法腐蚀二氧化硅的方法去除800nm二氧化硅层1和400nm二氧化硅层4，腐蚀液为10:1HF酸。
第五步，预氧化，在N型外延层上生长厚度为50nm二氧化硅层5，在50nm二氧化硅层5上淀积厚度为600nm多晶硅层6。
第六步，根据常规技术，在第一区域21远离第三区域23的一侧形成元胞区7。所述元胞区7即为终端结构包围的重复的单元结构，其形成方式具体为：
首先采用多晶自对准工艺进行P阱生成，硼浓度为3E14，退火温度为850℃，结深为2微米。
再利用多晶硅自对准工艺，形成N+区域，浓度为1E15，快速退火，温度为960℃，时间为120秒。
最后利用光刻胶掩蔽，在P阱中形成P+区域。
由于元胞区7的形成为常规手段，因此不再赘述。
第七步，在600nm多晶硅层6之上沉积1000nmPESiO2隔离层8。并通过光刻、干法腐蚀1000nm PESiO2层8，在上述的第一区域21、第三区域23以及元胞区7的位置开孔布线。第二P阱32处形成缓冲环。
第八步，在温度200摄氏度下，以硅铝铜合金材料，向上述经过开孔布线的第一区域21、第三区域23以及元胞区7分别溅射金属以形成第一金属层92、第二金属层93和S极金属层91，S极金属层91与元胞区7的P阱和N+区域接触组成源极。所溅射的第一金属层92与第一区域21内的第一P阱31贴合以组成第一分压环，所溅射的第二金属层93与第三区域23内的第三P阱33贴合以组成第二分压环。溅射金属硅铝铜合金形成的第一金属层92、第二金属层93和S极金属层91的厚度约为2.0微米。
第九步，源极S在进行金属光刻和腐蚀时，把源极金属层91引出至第一分压环上的第一金属层92进而达到将源极与第一分压环互连以使第一分压环成为等位环的目的。由于等位环上的孔开到第一P阱31内，使得等位环内P阱中的电荷分布与源极的元胞区内的电荷分布相同，具有相同的内电场E内，等位环与源极电压相等。
按照上述方式制造的MOS器件，等位环的内电场得到大幅度增强，能够与元胞区内电场共同抵消外电场，从而显著地提高MOS器件的反向击穿电压。
以上对本实用新型的各种实施例进行了详细说明。本领域技术人员将理解，可在不偏离本实用新型范围(由所附的权利要求书限定)的情况下，对实施方案进行各种修改、改变和变化。对权利要求范围的解释应从整体解释且符合与说明一致的最宽范围，并不限于示例或详细说明中的实施范例。
Claims (4)
1.一种MOS器件，包括
硅片基体；
设置在所述硅片基体上的彼此间隔的源极、第一分压环和第二分压环；
其中，所述第一分压环与所述源极通过金属连接以形成电压等位环。
2.根据权利要求1所述MOS器件，其中，所述源极包括设置于硅片基体表面的元胞区以及覆设于所述元胞区之上的S极金属层，所述等位环包括设置于硅片基体表面的第一阱以及覆设于所述第一阱的第一金属层，所述第一金属层与所述S极金属层连接。
3.根据权利要求2所述的MOS器件，其中，所述S极金属层、所述第一金属层的厚度为2微米。
4.根据权利要求3所述的MOS器件，其中，所述第一阱和第二阱的深度为3～4微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420825819.7U CN204332966U (zh) | 2014-12-23 | 2014-12-23 | Mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420825819.7U CN204332966U (zh) | 2014-12-23 | 2014-12-23 | Mos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204332966U true CN204332966U (zh) | 2015-05-13 |
Family
ID=53169290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420825819.7U Expired - Fee Related CN204332966U (zh) | 2014-12-23 | 2014-12-23 | Mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204332966U (zh) |
-
2014
- 2014-12-23 CN CN201420825819.7U patent/CN204332966U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108767004B (zh) | 一种分离栅mosfet器件结构及其制造方法 | |
| CN101556956B (zh) | 集成有感应晶体管的分立功率金属氧化物半导体场效应晶体管 | |
| CN110265357A (zh) | 半导体器件 | |
| TWI539577B (zh) | 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術 | |
| CN108807506A (zh) | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| CN111129108A (zh) | 晶体管终端结构及其制造方法 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 | |
| CN104465777A (zh) | 提高mos器件击穿电压的方法及mos器件 | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN111276476B (zh) | 半导体器件制备方法 | |
| CN204332966U (zh) | Mos器件 | |
| CN104091764B (zh) | Igbt器件制备方法及igbt器件 | |
| CN107785417A (zh) | 碳化硅功率器件及其制造方法 | |
| CN107994067B (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| TWI447817B (zh) | 單元溝槽金屬氧化物半導體場效電晶體(mosfet)及其製造方法、以及使用單元溝槽金屬氧化物半導體場效電晶體之功率轉換系統 | |
| CN107634008B (zh) | 一种高压功率器件的终端结构的制作方法 | |
| CN104821334A (zh) | N型ldmos器件及工艺方法 | |
| CN101533855B (zh) | 绝缘栅型半导体装置及其制造方法 | |
| CN104319289A (zh) | Nldmos器件及其制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN107658343A (zh) | 一种优化器件特性的半导体结构及其制造方法 | |
| CN109994374B (zh) | 一种屏蔽栅功率器件及制造方法 | |
| CN113725299A (zh) | 一种无结型自耗尽晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150513 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |