CN102054867B - 提高功率mos晶体管工作频率的结构及方法 - Google Patents

提高功率mos晶体管工作频率的结构及方法 Download PDF

Info

Publication number
CN102054867B
CN102054867B CN 200910201763 CN200910201763A CN102054867B CN 102054867 B CN102054867 B CN 102054867B CN 200910201763 CN200910201763 CN 200910201763 CN 200910201763 A CN200910201763 A CN 200910201763A CN 102054867 B CN102054867 B CN 102054867B
Authority
CN
China
Prior art keywords
silicon nitride
mos transistor
power mos
operating frequency
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910201763
Other languages
English (en)
Other versions
CN102054867A (zh
Inventor
张洪强
魏炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910201763 priority Critical patent/CN102054867B/zh
Publication of CN102054867A publication Critical patent/CN102054867A/zh
Application granted granted Critical
Publication of CN102054867B publication Critical patent/CN102054867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种提高功率MOS晶体管工作频率的结构及方法；包括自上而下布置的源极、衬底和漏极，源极和漏极之间有作为栅极的沟道，其特征在于，作为栅极的沟道的底部有一层氧化物，所述氧化物的厚度比沟道侧壁栅氧的厚度厚三倍以上。本发明结构简单，对产品的成本并没有太大的影响，能够在不改变器件其他电学性能的前提下提高工作频率。

Description

提高功率MOS晶体管工作频率的结构及方法
技术领域
本发明涉及一种半导体集成电路结构及其制造方法，具体涉及一种功率MOS晶体管器件的结构及其制作方法。
背景技术
在半导体集成电路中，典型的沟道型功率MOS晶体管的结构如图1所示。MOS管栅氧电容的充放电时间是影响器件工作频率的关键因素。电容越小，器件的充放电延迟时间越短，器件的工作频率也就越高。为减小器件的栅氧电容，传统的方法有以下几种：
1、增加栅氧的厚度。原有的栅氧工艺是在高温条件下使氧气与基体材料中的硅反应，在沟道中一次形成一层膜厚均匀的二氧化硅，由于要生长更厚的栅极氧化层，使得器件的阈值电压大幅增加，无法满足电路要求。
2、减小栅氧的面积。原有工艺会使得沟道深度变浅以达到此目的，但这样会使器件崩溃电压降低同时导通电阻Rdson变大。
可见传统工艺在改善器件工作频率的同时，都是以牺牲其他电学性能为代价的。如何能在不改变器件其他电学性能的前提下提高其工作频率，便是本发明所要达到的目的。
发明内容
本发明所要解决的技术问题是提供一种提高功率MOS晶体管工作频率的结构，其可以在基本不改变器件工作电压以及导通电阻等电学性能的前提下提高功率MOS晶体管工作频率。
为了解决以上技术问题，本发明提供了一种提高功率MOS晶体管工作频率的结构；包括自上而下布置的源极、衬底和漏极，源极和漏极之间有作为栅极的沟道，其特征在于，作为栅极的沟道的底部有一层氧化物，所述氧化物的厚度比沟道侧壁栅氧的厚度厚三倍以上。
本发明的有益效果在于：仅比原有功率MOS晶体管制成工艺增加了氮化硅的化学气相淀积以及多余氧化物的湿法刻蚀和干法刻蚀，并没有增加光罩数目或是过多的工艺过程，对产品的成本和其他电学特性并没有太大的影响，却能得到比现有产品频率特性更为优异的器件。
本发明还提供了上述提高功率MOS晶体管工作频率的结构的制作方法，包括以下步骤：
步骤一、在硅基片上生长处过渡氧化层和氮化硅作为刻蚀阻挡层；
步骤二、利用光刻板刻蚀出沟道；
步骤三、生长出沟道侧壁表面的牺牲氧化层；
步骤四、淀积氮化硅，作为氧化时的阻挡层
步骤五、将沟道底部的氮化硅刻蚀开，同时去除沟道侧壁的牺牲氧化层；
步骤六、通过氧气与沟道底部硅反应生成底部所述的氧化层；
步骤七、采将氮化硅和氧化硅去除，只留下底部较厚的氧化层。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是目前公知的沟道型功率MOS晶体管结构示意图；
图2是本发明实施例所述的沟道型功率MOS晶体管结构示意图；
图3是本发明实施例所述方法步骤一的示意图；
图4是本发明实施例所述方法步骤二的示意图；
图5是本发明实施例所述方法步骤三的示意图；
图6是本发明实施例所述方法步骤四的示意图；
图7是本发明实施例所述方法步骤五的示意图；
图8是本发明实施例所述方法步骤六的示意图；
图9是本发明实施例所述方法步骤七的示意图。
具体实施方式
本发明在现有功率MOS晶体管器件的基础上，通过采用氮化硅SiN作为功率MOS的刻蚀阻挡层的新工艺，使得栅极底部氧化层变厚使得电容变小，而且不会影响到沟道区域的电学特性，从而实现在基本不改变器件工作电压以及Rdson等电学性能的前提下提高其工作频率的目的。
为解决以上技术问题，本发明所提及的功率MOS晶体管器件，在原有结构的基础上，在沟道底部生长较厚的氧化物，减少栅极电容。提供功率的频率特性。其工艺实现方法是：首先在已经生长好过渡氧化层硅片上用化学气相淀积的方法淀积氮化硅；然后进行光刻，用氮化硅作为刻蚀阻挡层，形成功率MOS的沟槽，然后在沟道侧壁生长牺牲氧化层，用化学气相淀积的方法淀积氮化硅，采用干法刻蚀，将沟道底部的氮化硅刻蚀开，然后在氧化炉中生长很厚的氧化层，再用湿法去除氮化硅和牺牲氧化层，通过湿法控制底部氧化层的余量，最后生长栅极氧化层，使得最后在氧化炉中生成侧壁所需厚度的氧化层以实现沟道底部与侧壁不同厚度的栅氧。其结构如图2所示。
比较图1与图2可以明显地看到，新的结构与原有结构相比除了在沟道底部的栅氧厚度明显差异以外，其他结构完全一致。其优点在于：由于源极与漏极间沟道处的栅氧厚度没有变化，所以器件的阈值电压不会有明显改变，由于功率MOS的崩溃电压击穿点一般在沟道底部，因而这种结构可以略为增大器件的崩溃电压的工艺窗口，同时由于没有改变沟道的深度，导通电阻Rdson等电学参数也不会改变很大，因为底部栅氧厚度增加而带来的栅氧电容变小，这样便实现了在没有改变工作电压以及导通电阻Rdson等电学性能的前提下提高其工作频率的目的。
本发明在具体工艺的实现上，仅比原有功率MOS晶体管制成工艺增加了氮化硅的化学气相淀积以及多余氧化物的湿法刻蚀和干法刻蚀，并没有增加光罩数目或是过多的工艺过程，对产品的成本并没有太大的影响，却能得到比现有产品频率特性更为优异的器件。
图3～图9是本发明功率MOS晶体管器件的工艺实现方法示意图。
首先是在硅基片上生长处过渡氧化层和采用化学气相淀积氮化硅作为刻蚀阻挡层。(见图3)。利用原有的光刻板，刻蚀出沟道来。(见图4)。生长出沟道侧壁表面的牺牲氧化层。(见图5)。再采用化学气相淀积氮化硅，作为氧化时的阻挡层。采用干法刻蚀，将沟道底部的氮化硅刻蚀开，同时去除沟道侧壁的牺牲氧化层(见图6-7)。在高温条件下通过氧气与沟道底部硅反应生成底部很厚的氧化层。(见图8)。采用湿法将氮化硅和氧化硅去除，只留下底部较厚的氧化层。(见图9)，后续工艺与传统功率MOS晶体管器件制成工艺完全一致。经过离子注入后形成的器件结构如图2所示。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (7)

1.一种提高功率MOS晶体管工作频率的结构的制作方法，其特征在于：包括以下步骤：
步骤一、在硅基片上生长过渡氧化层和氮化硅作为刻蚀阻挡层；
步骤二、利用光刻板刻蚀出作为栅极的沟槽；
步骤三、生长出沟槽表面的牺牲氧化层；
步骤四、再淀积氮化硅，作为氧化时的阻挡层
步骤五、将沟槽底部的氮化硅刻蚀开沟槽；
步骤六、通过氧气与沟槽底部硅反应生成底部氧化层；
步骤七、将氮化硅和牺牲氧化层去除，只留下底部的氧化层，所述氧化层的厚度比沟道侧壁栅氧的厚度厚三倍以上。
2.如权利要求1所述的提高功率MOS晶体管工作频率的结构的制作方法，其特征在于：步骤一中采用化学气相淀积的方法淀积氮化硅作为刻蚀阻挡层。
3.如权利要求1所述的提高功率MOS晶体管工作频率的结构的制作方法，其特征在于：步骤四中再采用化学气相淀积的方法积淀氮化硅。
4.如权利要求1所述的提高功率MOS晶体管工作频率的结构的制作方法，其特征在于：步骤五中采用干法刻蚀将沟槽底部的氮化硅刻蚀开。
5.如权利要求1所述的提高功率MOS晶体管工作频率的结构的制作方法，其特征在于：步骤七中，采用湿法刻蚀将氮化硅和氧化硅去除。
6.如权利要求1所述的提高功率MOS晶体管工作频率的结构的制作方法，其特征在于：作为栅极的沟槽的底部的氧化层为二氧化硅。
7.如权利要求1所述的提高功率MOS晶体管工作频率的结构的制作方法，其特征在于：所述氧化层的厚度比沟槽侧壁栅氧的厚度厚三至五倍。
CN 200910201763 2009-11-05 2009-11-05 提高功率mos晶体管工作频率的结构及方法 Active CN102054867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910201763 CN102054867B (zh) 2009-11-05 2009-11-05 提高功率mos晶体管工作频率的结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910201763 CN102054867B (zh) 2009-11-05 2009-11-05 提高功率mos晶体管工作频率的结构及方法

Publications (2)

Publication Number Publication Date
CN102054867A CN102054867A (zh) 2011-05-11
CN102054867B true CN102054867B (zh) 2013-10-23

Family

ID=43959024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910201763 Active CN102054867B (zh) 2009-11-05 2009-11-05 提高功率mos晶体管工作频率的结构及方法

Country Status (1)

Country Link
CN (1) CN102054867B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131933A (zh) * 2006-08-24 2008-02-27 上海华虹Nec电子有限公司 沟槽型mos晶体管的制造方法
CN101299436A (zh) * 2007-04-30 2008-11-05 万国半导体股份有限公司 应用hdp淀积的源-体注入阻挡块的器件结构及制造方法
CN101567320A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 功率mos晶体管的制造方法
JP5183117B2 (ja) * 2006-01-27 2013-04-17 株式会社トパック 充填包装装置及び充填包装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5183117B2 (ja) * 2006-01-27 2013-04-17 株式会社トパック 充填包装装置及び充填包装方法
CN101131933A (zh) * 2006-08-24 2008-02-27 上海华虹Nec电子有限公司 沟槽型mos晶体管的制造方法
CN101299436A (zh) * 2007-04-30 2008-11-05 万国半导体股份有限公司 应用hdp淀积的源-体注入阻挡块的器件结构及制造方法
CN101567320A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 功率mos晶体管的制造方法

Also Published As

Publication number Publication date
CN102054867A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
CN101800245B (zh) 在屏蔽的栅极场效应晶体管中形成多晶硅层间电介质的结构和方法
CN100459070C (zh) 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺
CN101719516B (zh) 一种低栅极电荷深沟槽功率mos器件及其制造方法
CN102263133A (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
US20190027596A1 (en) Sgt mosfet with adjustable crss and ciss
CN111276394B (zh) 一种分离栅mosfet的制作方法
CN103247529A (zh) 一种沟槽场效应器件及其制作方法
CN102656697A (zh) 半导体装置
CN111524976A (zh) 一种低栅电荷的功率mos器件及其制造方法
CN101567320B (zh) 功率mos晶体管的制造方法
CN109545855B (zh) 一种碳化硅双沟槽mosfet器件有源区的制备方法
CN103855017A (zh) 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法
CN113078066B (zh) 一种分离栅功率mosfet器件的制造方法
CN101924103A (zh) 沟槽式功率mosfet及其制造方法
CN102054867B (zh) 提高功率mos晶体管工作频率的结构及方法
CN209626223U (zh) 一种低功耗屏蔽栅型半导体功率器件
CN107331620A (zh) 低压超结mosfet栅极漏电改善方法
CN101620996B (zh) 一种栅氧化层的制造方法
CN206697482U (zh) 一种沟槽金属－氧化物半导体
CN115714141A (zh) JFET注入型N沟道SiC MOSFET器件及其制备方法
CN202205757U (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件
CN209515675U (zh) 一种分离栅mosfet器件
CN110061049B (zh) 一种低功耗屏蔽栅型半导体功率器件及其制备方法
CN209029387U (zh) 一种超低功耗半导体功率器件
CN103035500A (zh) 沟槽栅的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131218

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131218

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.