CN101308872B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101308872B
CN101308872B CN2008100991564A CN200810099156A CN101308872B CN 101308872 B CN101308872 B CN 101308872B CN 2008100991564 A CN2008100991564 A CN 2008100991564A CN 200810099156 A CN200810099156 A CN 200810099156A CN 101308872 B CN101308872 B CN 101308872B
Authority
CN
China
Prior art keywords
semiconductor regions
mentioned
semiconductor
carrier concentration
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100991564A
Other languages
English (en)
Other versions
CN101308872A (zh
Inventor
森睦宏
新井大夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN101308872A publication Critical patent/CN101308872A/zh
Application granted granted Critical
Publication of CN101308872B publication Critical patent/CN101308872B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体装置，可以不损失耐压，实现低损失化。在第二导电型的第三半导体区域(110)的一部分中设置有第一导电型的第四半导体区域(122)。由此，提高了将第五半导体区域(151)的面载流子浓度增大时的耐压。

Description

半导体装置
技术领域
本发明涉及绝缘栅双极性晶体管(IGBT)等半导体装置，特别是涉及其低损失化。
背景技术
绝缘栅双极性晶体管(IGBT)是根据施加到栅极电极的电压来控制流过集电极电极和发射极电极之间的电流的开关元件。该IGBT具有可以满足比较宽的功率范围，且开关频率宽的优点，近年来，被广泛地使用于从空调或电子灶等家庭用小功率设备到铁路或钢铁厂的逆变器等大功率设备。
在这样的IGBT的性能中，降低损失是最迫切要求改善的性能之一。近年来正考虑谋求低损失化的IGBT。
例如，图11是专利文献1所公开的平面型高导电的IGBT。在该IGBT中，p层100与集电电极C相接触。而且，在该p层100上层叠有载流子浓度比p层100低的n层111。在n层111上层叠有n-层110，该n-层110具有几乎均一的载流子浓度，且载流子浓度比n层111低。在该n-层110的另一面侧，扩散有n层150。在n层150内形成p层120，还在该p层120内形成有n+层130。在n+层130、p层120、n层150、n-层110的表面设置有MOS栅极，该MOS栅极包括绝缘膜300、绝缘膜400和用该绝缘膜300、400来绝缘的栅极电极G而形成。
另一方面，在p层120的表面形成p+层121，p+层121和n+层130与发射极电极E低电阻接触。各个电极E、C、G分别与对应的端子电导通。
在该IGBT中，其特征在于，在p层120的周边形成n层150。通过设置n层150，因流入n-层110中的电子而从p层100注入的空穴，由于MOS栅极而难以流入p层120内，提高n-层110内的载流子的浓度。其结果，可以得到n-层110为高导电性、低损失的IGBT。由于形成n层，增加了反馈电容，该反馈电容是噪声误动作的原因，将栅极绝缘膜300部分地加厚来降低反馈电容。
进而，图12是专利文献2所公开的沟槽型的高导电性IGBT。在该IGBT中，在发射极电极E侧，以两个不同的间隔，交替形成包括用栅极绝缘膜300绝缘的栅极电极G的多个沟槽栅极构造T。在沟槽栅极间的间隔中宽度窄的部分中形成与n-层110相接触的n层151，与该n层151邻接地形成p层120。另外，在p层120内，形成与发射电极600低电阻接触的p+层121和n+层130。
另一方面，在沟槽栅极间的间隔中宽度宽的部分中，形成p层125，通过绝缘膜401、402与发射极电极E绝缘。n层151，针对自p层100注入的空穴为屏障，具有将电荷蓄积在n-层110中的效果，提高导电性。另外，p层125，具有将从p层100注入的空穴(hole)收集在p层125内的作用。该空穴流过沟槽栅极附近，经由n层151、p层120、以及p+层121，流入发射极电极E。根据空穴流过沟槽附近时的电位差，诱发从沟槽栅极的反相层的电子注入，进而收到促进n-层110的导电度调制的结果，使IGBT降低损失。
专利文献1：日本特原平10-178174号公报；
专利文献2：日本特开2000-307116号公报。
在这样的上述以往的IGBT中，通过提高介于发射极侧的p层120和用于蓄积电荷的n-层110而存在的n层150、151的载流子浓度来降低导通电压，达到低损失。但是，在提高该n层150、151的载流子浓度时，存在导致耐压降低的问题。作为具体的实验例，如图13所示，在提高n层150或151的面载流子(sheet carrier，シ一トキヤリア)浓度(从发射极侧的面开始到一定深度的面的载流子浓度的面密度)时，导通电压降低，但是以1×1012/cm2为边界，由此在面载流子的浓度中，击穿电压急剧地降低，耐压性降低。
因此，在实际使用上可以维持足够击穿电压的导通电压，根据该n层150或151的面载流子浓度的界限(1×1012/cm2以下)来限制。
发明的内容
本发明鉴于上述实际情况而做出，其目的在于提供一种可以不损失耐压，实现低损失化的半导体装置。
用于解决上述现有例的问题点的本发明，提供一种半导体装置，与半导体基体的一个面侧相接触地设置集电极电极，具备：第一层部，其从该一面侧开始，层叠有第一导电型的第一半导体区域、第二导电型的第二半导体区域和具有比该第二半导体区域的载流子浓度低的载流子浓度的第二导电型的第三半导体区域；第二层部，其包括：层叠于上述第三半导体区域的一部分上且具有载流子浓度比上述第三半导体区域的载流子浓度高的第一导电型的第四半导体区域；层叠于该第四半导体区域的第二导电型的第五半导体区域；层叠于该第五半导体区域的第一导电型的第六半导体区域；层叠于该第六半导体区域的一部分上，且具有载流子浓度比上述第六半导体区域的载流子浓度高的第二导电型的第七半导体区域；栅极电极，其具有沟槽形状，与在上述第二层部中包含的半导体区域相接触地设置栅极绝缘膜，隔着该栅极绝缘膜沿着上述第二层部配置；以及发射极电极，其与上述第二层部的第六以及第七半导体区域低电阻接触；设置有多个上述沟槽，不存在上述第二层部的上述沟槽的间隔，比夹着上述第二层部而相邻的上述沟槽的间隔宽。
另外，在上述第四半导体区域中，载流子浓度的面密度(面载流子浓度)优选为1×1012/cm2以上，在上述第五半导体区域中，载流子浓度的密度为1×1017/cm3以下，上述沟槽，在其一方的侧面上与上述第二层部中所包含的各个半导体区域相接触，在另一方的侧面上相接触有第一导电型的第八半导体区域，该第八半导体区域，其一部分与上述第三半导体区域内相接触而层叠，具有比上述第三半导体区域的载流子浓度高的载流子浓度。
再者，上述发射极电极所接触的上述第七半导体区域的面，与上述第三、第四、第五、第六半导体区域的和上述栅极氧化膜相接触的面也可以位于大致同一平面，上述栅极氧化膜，也可以形成在沟槽的侧面，该沟槽沿着包含在上述第二层部中的各个半导体区域向第一层部延伸并到达上述第三半导体区域。
这样，在设置沟槽的情况下，该沟槽，也可以在其一方的侧面上与上述第二层部中所包含的各个半导体区域相接触，在另一方的侧面上相接触有第一导电型的第八半导体区域，该第八半导体区域，其一部分与上述第三半导体区域内相接触而层叠，具有比上述第三半导体区域的载流子浓度高的载流子浓度。还可以设置多个上述沟槽。在这样设置多个的情况下，隔着第八半导体区域而相邻的上述沟槽的间隔，按照比夹着上述第二层部而相邻的上述沟槽的间隔宽的方式配置沟槽。进一步，在该第六半导体区域内形成有第二导电型的第九半导体区域，该第九半导体区域介于上述第七半导体区域和在上述沟槽侧面形成的栅极氧化膜之间。
另外，在上述第五半导体区域中，距发射极电极的面的距离为固定的面的载流子浓度为1×1017/cm3以下。
另外，本发明一方式相关的半导体装置，具有：第二导电型的半导体基部；第一半导体层，其层叠于该半导体基部的一面侧，使用具有比上述半导体基部的半导体高的载流子浓度的第二导电型半导体而形成；第二半导体层，其层叠在该第一半导体层上，使用第一导电型的半导体而形成，并与集电极电极相接触；半导体层部，其层叠于上述半导体基部的另一面侧，经由绝缘膜与栅极电极相邻，且包括与发射极电极相接触并使用第一导电型的半导体而形成的第三半导体层、层叠在该第三半导体层的与发射极电极相对的一侧且使用载流子浓度比形成第三半导体层的半导体的载流子浓度低的第二导电型的半导体而形成的第四半导体层、层叠于上述第四半导体层且使用第一导电型的半导体而形成的第五半导体层；以及介入层部，其被上述半导体基部和上述半导体层部夹着而存在，且使用第一导电型的半导体而形成。此时，在上述介入层部中，距发射极电极侧的面的距离为固定的面的载流子浓度的面密度也可为1×1012/cm2以上。
另外，该半导体装置，也可以为平面型的构造，也可以为沟槽型构造。
根据本发明，可以不损失耐压并实现低损失化。
附图说明
图1是表示本发明的实施方式相关的半导体装置的构造例的说明图。
图2是表示本发明的实施方式相关的半导体装置的载流子浓度的例子的说明图。
图3是表示本发明的实施方式相关的半导体装置在变更第四半导体区域的面载流子浓度时的耐压的实验结果的说明图。
图4是表示本发明的实施方式相关的半导体装置在变更第五半导体区域的面载流子浓度时的耐压的实验结果的说明图。
图5是表示本发明的实施方式相关的半导体装置的另一个构造例的说明图。
图6是表示本发明的实施方式相关的半导体装置的再另一个构造例的说明图。
图7是表示本发明的实施方式相关的半导体装置的平面型的构造例的说明图。
图8是表示本发明的实施方式相关的半导体装置的横型的构造例的说明图。
图9是表示本发明的实施方式的相关的半导体装置具有横型、平面型的例子的说明图。
图10是表示使用了本发明的实施方式相关的半导体装置的电力变换装置的例子的说明图。
图11是表示平面型构造的半导体装置的构造例的说明图。
图12是表示沟槽栅极构造的半导体装置的例子的说明图。
图13是表示与n-层相接触的n层面载流子浓度和击穿电压以及导通电压的关系的实验结果的说明图。
图中符号说明：
10-第一层部；20-第二层部；100-第一半导体区域；111-第二半导体区域；110-第三半导体区域；122-第四半导体区域；151-第五半导体区域；120-第六半导体区域；121-第七半导体区域；130-半导体区域；131-第九半导体区域；125-第八半导体区域；401、402-绝缘膜；500、600-电极板；200-栅极电极；140-支撑体；410-绝缘层。
具体实施方式
参照附图对本发明的实施方式进行说明。本发明的实施方式相关的半导体装置，为IGBT设备，具备图1所例示的构造。即，在该半导体装置中，自集电极电极C侧，从与集电极电极C电连接的导电体的板500一侧开始层叠由第一导电型(图1中为p型)的半导体形成的第一半导体区域100；第二导电型(图1中为n型)的半导体形成的第二半导体区域111；使用载流子浓度比形成该第二半导体区域111的半导体的载流子的浓度低的半导体形成的第二导电型的第三半导体区域110，来形成第一层部10。
另外，在栅极绝缘膜(栅极氧化膜)300中，形成至少一个到达第三半导体区域110的沟槽T。在图1中，图示了形成四个沟槽T的部分。沟槽T相互错开间隔而配置。其中，在隔开比较宽的间隔的区域夹着第一导电型的区域(第八半导体区域)125。另外，在隔开比较窄的间隔的区域，夹着层叠了多个半导体区域的第二层部20。
在该第二层部20中，包括：与第三半导体区域的110的一部分接触的第一导电型的第四半导体区域122；层叠于该第四半导体区域122，使用第二导电型的半导体形成的作为空穴势垒层的第五半导体区域151；层叠于该第五半导体区域151、使用第一导电型的半导体的第六半导体区域120。另外，在该第六半导体区域120的部分中，使用载流子浓度比第六半导体区域120的半导体的载流子浓度高的第一导电型的半导体形成第七半导体区域121。该第七半导体区域121，与绝缘膜300、402不直接接触，中间存在使用第二导电型的半导体的半导体区域130。该半导体区域130的载流子浓度，比第二、第五的半导体区域111、151高。
另外，形成第四半导体区域122的半导体的载流子浓度，比形成第三半导体区域110的半导体的载流子浓度高。进而，在图1的例子中，第四半导体区域122与第三半导体区域110接触的面，与第八半导体区域125与第三半导体区域110相接触的面几乎为相同的深度。
栅极绝缘膜402，与该第二层部20中所包含的各个半导体区域122、151、120相接触地设置。而且与栅极电极G电连接的导电体200，隔着栅极绝缘膜与第二层部20相邻地配置。另外，发射极电极E，与第二层部20的第七半导体区域121低电阻接触(电耦合)。
另外，在这里形成第一导电型的第八半导体区域125的半导体，其一部分与第三半导体区域110接触而层叠，载流子浓度比形成第三半导体区域110的半导体载流子浓度高。
进而，在该实施方式中，在第七半导体区域121和绝缘膜300、402之间存在第二导电型的半导体区域。
图2表示了将该图1所示的半导体装置用通过第二层部20的中心部(包括第七半导体区域121的部分)的剖面A-B剖切后的、沿着剖面A-B的载流子浓度的变化。
在该图2中，设横轴为从A到B的深度，设纵轴为沿着垂直A-B剖面的面(沿着距发射极电极侧的距离(深度)为一定的面)对载流子浓度进行积分(总和)，并除以该面的面积后的面载流子浓度。图3是将第五半导体区域151中的面载流子浓度设为1×1012/cm2以上，测量改变第四半导体区域122中的面载流子浓度时的耐压的实验结果。如图3所示，在设形成第四半导体区域122的半导体的面载流子浓度为1×1012/cm2以上时，即使将形成第五半导体区域151的半导体的面载流子浓度设为1×1012/cm2以上，也可以维持耐压性。
这是由于，例如第五半导体区域151为n层，第四半导体区域122为p层，在不存在第四半导体区域122的情况下，如日本特开2003-347549号公报中所公开的那样，在第六半导体区域120和第五半导体区域151之间的pn结中的电场强度高，在该pn结间发生破坏。针对于此，这是因为由于第四半导体区域122的存在，可以抑制电场强度高的缘故。
这样在本实施方式中，第五半导体区域151和第三半导体区域110之间存在第四半导体区域122(介入层)，将该介入层的面载流子浓度做成1×1012/cm2以上。由此可以不必降低击穿电压而将第五半导体区域151的面载流子浓度做成1×1012/cm2以上，降低导通电压。
另外，第四半导体区域122或第五半导体区域151，是以数MeV以上的加速电压通过离子注入的方法而形成的。由此，可以实现期望的形状和载流子浓度，可以实现耐压的确保和低导通电压。
再者，图4是进一步改变第五半导体区域151的面载流子浓度，分析与耐压之间的关系的试验结果。根据该结果，在第五半导体区域151的载流子浓度为1×1017/cm3以上时，耐压急剧降低。因而如果第五半导体区域151的载流子浓度为1×1017/cm3以下，则可以进一步可靠地确保耐压。
图5是进一步表示本发明的实施方式的另一例子。在该例子中，在第八半导体区域125和绝缘膜402之间，使用与第八半导体区域125的半导体的导电型不同的第二导电型的半导体形成第九半导体区域131。该第九半导体区域131其载流子浓度高于第二半导体区域111(例如假设为n+)
在该图5的例子中，栅极G导通时，通过栅极G周围的反相层或蓄积层，包围第七半导体区域的半导体区域130即n+层和第九半导体区域131即n+层导通。而且，在第八半导体区域125即p层中朝向发射极电极600流动空穴电流，由此在第八半导体区域125内产生电位差，电子从第九半导体区域131注入到第八半导体区域125、第三半导体区域110(在该例子的情况下为n-层)。
由此，接近第八半导体区域125的第三半导体区域110的区域也促进导电度调制，进而降低导通电压，可以实现低损失化。另外即使替换导电型也可以同样。
另外，在此前的说明中，将沟槽栅极以宽间隔和窄间隔交替的方式配置，第八半导体区域125(以及第九半导体区域131)也可以不必这样设置。此时，如图6所例示，可以将沟槽栅极和第二层部20交替配置。
由此，可以提高每单位面积的单元密度，使绝缘的栅极的沟道的宽度加宽，所以不仅降低导通电压，还可以提高其饱和电流密度。该方式例如如等离子体显示器那样，将负载的等效电路视为电容器，有助于在流动大的瞬时电流的支持元件等情况下的低损失化。
另外，在之前的例子中，以沟槽栅极构造的情况为例进行说明，但是本实施方式的半导体装置，如图7所例示的那样，为平面的栅极构造也没问题。进一步将本实施方式的半导体装置应用到功率IC等集成电路中的情况下，如图8所例示也可以为横型的构造。在该图8所示的横型的构造中，在支撑体140上通过绝缘膜410设置作为第三半导体区域的n-层110。与集电极电极C电连接的电极500，形成在与发射极电极E电耦合的电极600几乎同一面上。因此，易于与该面上的其他半导体装置之间的连线等。当然，可以是该横型的构造，如图9所示，也可以为平面栅极构造。
在以上所有的例子中，第四半导体区域122的面载流子浓度为1×1012/cm2以上，第五半导体区域150的载流子浓度为1×1017/cm3以下。
图10是使用本实施方式的半导体装置的电力变换装置的一例。另外，这里将本实施方式的半导体装置用IGBT标号表示，但是在实际中存在以下不同，相对IGBT为pnpn等为四层构造，本实施方式的半导体装置为具备pnpnpn的6层构造的IGBT。但是，在当前没有定义相应的标号，所以用IGBT标号替代表示。该电力变换装置，一般为逆变器，其动作已众所周知，因此在这里省略其详细说明。这里，表示了用于逆变器的例子，但是并不局限于逆变器，在变频器等使用IGBT等晶体管的电路中，均可以置换IGBT等来使用本实施方式的半导体装置。这里801～806为栅极电路。

Claims (5)

1.一种半导体装置，与半导体基体的一个面侧相接触地设置集电极电极，具备：
第一层部，其从该一面侧开始，层叠有第一导电型的第一半导体区域、第二导电型的第二半导体区域和具有比该第二半导体区域的载流子浓度低的载流子浓度的第二导电型的第三半导体区域；
第二层部，其包括：层叠于上述第三半导体区域的一部分上且具有载流子浓度比上述第三半导体区域的载流子浓度高的第一导电型的第四半导体区域；层叠于该第四半导体区域的第二导电型的第五半导体区域；层叠于该第五半导体区域的第一导电型的第六半导体区域；层叠于该第六半导体区域的一部分上，且具有载流子浓度比上述第六半导体区域的载流子浓度高的第二导电型的第七半导体区域；
栅极电极，其具有沟槽形状，与在上述第二层部中包含的半导体区域相接触地设置栅极绝缘膜，隔着该栅极绝缘膜沿着上述第二层部配置；以及
发射极电极，其与上述第二层部的第七半导体区域低电阻接触；
设置有多个上述沟槽，
不存在上述第二层部的上述沟槽的间隔，比夹着上述第二层部而相邻的上述沟槽的间隔宽。
2.根据权利要求1所述的半导体装置，其特征在于，
在上述第四半导体区域内，载流子浓度的面密度为1×1012/cm2以上，
在上述第五半导体区域中，载流子浓度的密度为1×1017/cm3以下，
上述沟槽，在其一方的侧面上与上述第二层部中所包含的各个半导体区域相接触，在另一方的侧面上相接触有第一导电型的第八半导体区域，该第八半导体区域，其一部分与上述第三半导体区域内相接触而层叠，具有比上述第三半导体区域的载流子浓度高的载流子浓度。
3.根据权利要求1所述的半导体装置，其特征在于，
上述发射极电极所接触的上述第七半导体区域的面，与上述第三、第四、第五、第六半导体区域的和上述栅极氧化膜相接触的面位于大致同一平面。
4.根据权利要求1所述的半导体装置，其特征在于，
上述栅极氧化膜形成在沟槽的侧面，该沟槽沿着在上述第二层部中包含的各个半导体区域向第一层部延伸并到达上述第三半导体区域。
5.根据权利要求1或2所述的半导体装置，其特征在于，
在上述第六半导体区域内形成有第二导电型的第九半导体区域，该第九半导体区域介于上述第七半导体区域和在上述沟槽侧面形成的栅极氧化膜之间。
CN2008100991564A 2007-05-17 2008-05-14 半导体装置 Expired - Fee Related CN101308872B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007132051A JP2008288386A (ja) 2007-05-17 2007-05-17 半導体装置
JP2007-132051 2007-05-17

Publications (2)

Publication Number Publication Date
CN101308872A CN101308872A (zh) 2008-11-19
CN101308872B true CN101308872B (zh) 2010-09-29

Family

ID=40026607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100991564A Expired - Fee Related CN101308872B (zh) 2007-05-17 2008-05-14 半导体装置

Country Status (4)

Country Link
US (1) US7948005B2 (zh)
JP (1) JP2008288386A (zh)
CN (1) CN101308872B (zh)
DE (1) DE102008023316A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891172A (zh) * 2011-07-20 2013-01-23 株式会社日立制作所 半导体装置及使用其的电力转换装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311301A (ja) * 2007-06-12 2008-12-25 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
EP2342753B1 (en) * 2008-09-30 2018-01-17 Ixys Corporation Insulated gate bipolar transistor
US8008748B2 (en) * 2008-12-23 2011-08-30 International Business Machines Corporation Deep trench varactors
JP2010283132A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
JP5452195B2 (ja) 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP5647420B2 (ja) * 2010-02-10 2014-12-24 株式会社豊田中央研究所 半導体装置
ES2382185T3 (es) * 2010-06-30 2012-06-06 Abb Research Ltd. Dispositivo semiconductor de potencia
JP5631752B2 (ja) 2011-01-12 2014-11-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
CN103477437B (zh) * 2011-02-23 2016-01-20 Abb技术有限公司 功率半导体装置
JP5679073B2 (ja) * 2011-11-17 2015-03-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5973730B2 (ja) 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP2014011418A (ja) 2012-07-03 2014-01-20 Hitachi Ltd 半導体装置およびその製造方法
US9490247B2 (en) 2013-08-29 2016-11-08 Hitachi, Ltd. Semiconductor device and method for manufacturing same
US9123770B2 (en) * 2013-11-18 2015-09-01 Alpha And Omega Semiconductor Incorporated Charge reservoir IGBT top structure
CN105679668A (zh) * 2016-03-09 2016-06-15 上海道之科技有限公司 一种沟槽igbt器件的制造方法
JP2016181728A (ja) * 2016-07-15 2016-10-13 ルネサスエレクトロニクス株式会社 トレンチゲートｉｇｂｔ
JP2019012762A (ja) 2017-06-30 2019-01-24 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN108682688B (zh) * 2018-02-13 2020-11-10 株洲中车时代半导体有限公司 一种具有三维沟道的复合栅igbt芯片
CN108766885B (zh) * 2018-02-13 2020-09-11 株洲中车时代电气股份有限公司 具有三维沟道的复合栅igbt芯片的制作方法
CN110504310B (zh) * 2019-08-29 2021-04-20 电子科技大学 一种具有自偏置pmos的ret igbt及其制作方法
GB2592927B (en) * 2020-03-10 2024-06-12 Mqsemi Ag Semiconductor device with fortifying layer
CN115699331A (zh) 2020-12-07 2023-02-03 富士电机株式会社 半导体装置
CN113421919A (zh) * 2021-05-28 2021-09-21 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管、制作方法、功率器件及电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3688711T2 (de) * 1985-03-07 1993-12-16 Toshiba Kawasaki Kk Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
JPH10178174A (ja) 1996-10-18 1998-06-30 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
GB2321337B (en) 1997-01-21 2001-11-07 Plessey Semiconductors Ltd Improvements in or relating to semiconductor devices
JP4310017B2 (ja) 1999-02-17 2009-08-05 株式会社日立製作所 半導体装置及び電力変換装置
JP3518427B2 (ja) * 1999-07-01 2004-04-12 トヨタ自動車株式会社 半導体装置
US20020179968A1 (en) * 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
DE10126308B4 (de) * 2001-05-30 2008-02-21 Infineon Technologies Ag Rückwärtssperrender Leistungstransistor
JP2003347549A (ja) 2002-05-31 2003-12-05 Hitachi Ltd 半導体装置およびそれを用いた電力変換装置
JP4028333B2 (ja) * 2002-09-02 2007-12-26 株式会社東芝 半導体装置
JP3914120B2 (ja) * 2002-09-04 2007-05-16 株式会社日立製作所 半導体装置およびそれを用いる電力変換装置
US7173290B2 (en) * 2003-03-07 2007-02-06 Teledyne Licensing, Llc Thyristor switch with turn-off current shunt, and operating method
KR100830982B1 (ko) * 2004-05-12 2008-05-20 도요다 지도샤 가부시끼가이샤 Ｉｇｂｔ
DE102005004354A1 (de) 2005-01-31 2006-08-17 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbessertem Überspannungsschutz
JP5017850B2 (ja) 2005-11-30 2012-09-05 株式会社日立製作所 電力用半導体装置およびそれを用いた電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891172A (zh) * 2011-07-20 2013-01-23 株式会社日立制作所 半导体装置及使用其的电力转换装置
CN102891172B (zh) * 2011-07-20 2015-07-22 株式会社日立功率半导体 半导体装置及使用其的电力转换装置

Also Published As

Publication number Publication date
US20080283867A1 (en) 2008-11-20
CN101308872A (zh) 2008-11-19
DE102008023316A1 (de) 2009-01-02
JP2008288386A (ja) 2008-11-27
US7948005B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
CN101308872B (zh) 半导体装置
CN106537598B (zh) 半导体装置
CN103022115B (zh) 半导体装置
CN101553932B (zh) 集成无闭锁绝缘栅极双极晶体管
JP4644730B2 (ja) 半導体装置及びそれを用いた電力変換装置
CN102891172B (zh) 半导体装置及使用其的电力转换装置
KR100745557B1 (ko) Ｉｇｂｔ 및 전력변환 장치
CN102136490B (zh) 半导体装置以及使用它的电力变换装置
CN102403339A (zh) 半导体装置
CN108321195B (zh) 一种具有阳极夹断槽的短路阳极soi ligbt
CN102104039A (zh) 高耐压半导体装置
CN102714217B (zh) 半导体装置及使用半导体装置的电力转换装置
CN109155334A (zh) 半导体装置
CN103681882A (zh) 电力半导体装置
CN104518015A (zh) 半导体装置
CN102893402A (zh) 功率半导体装置
CN103715238A (zh) 一种超低比导通电阻的横向高压器件
CN107482058B (zh) 一种具有载流子存储层的薄soi ligbt器件
CN102194861A (zh) 半导体器件
KR0160953B1 (ko) 횡형 절연 게이트 바이폴라 트랜지스터
CN109509789A (zh) 半导体装置
JP2017078927A (ja) 電力変換装置
JP5017850B2 (ja) 電力用半導体装置およびそれを用いた電力変換装置
JP4829003B2 (ja) 半導体装置及び電力変換装置
JP2003347549A (ja) 半導体装置およびそれを用いた電力変換装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20210514