DE10126308B4 - Rückwärtssperrender Leistungstransistor - Google Patents

Rückwärtssperrender Leistungstransistor Download PDF

Info

Publication number
DE10126308B4
DE10126308B4 DE10126308A DE10126308A DE10126308B4 DE 10126308 B4 DE10126308 B4 DE 10126308B4 DE 10126308 A DE10126308 A DE 10126308A DE 10126308 A DE10126308 A DE 10126308A DE 10126308 B4 DE10126308 B4 DE 10126308B4
Authority
DE
Germany
Prior art keywords
power transistor
drift path
source
gate
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10126308A
Other languages
English (en)
Other versions
DE10126308A1 (de
Inventor
Frank Dr. Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10126308A priority Critical patent/DE10126308B4/de
Priority to US10/158,035 priority patent/US20020179968A1/en
Publication of DE10126308A1 publication Critical patent/DE10126308A1/de
Priority to US10/757,826 priority patent/US6803627B2/en
Application granted granted Critical
Publication of DE10126308B4 publication Critical patent/DE10126308B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

Rückwärtssperrender Leistungstransistor mit einer im Bereich zwischen einer Source- und einer Drainelektrode (6, 7) angeordneten Driftstrecke (3) eines ersten Leitungstyps, welche nur über einen Bereich (2) des ersten Leitungstyps, der höher als die Driftstrecke (3) dotiert ist, mit der Drainelektrode (7) verbunden ist, und mit einer Bodyzone (4) eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps, die mit einem ersten Gate (9a) versehen ist und eine Sourcezone (5) enthält, die mit der Sourceelektrode (6) kontaktiert ist, wobei:
– die Bodyzone (4) mit der Sourceelektrode (6) kontaktiert ist,
– die Driftstrecke durch wenigstens ein Gebiet (10) des zweiten Leitungstyps in eine sourceseitige Driftstrecke (3a) und eine drainseitige Driftstrecke (3b) unterteilt ist, und
– das Gebiet (10) mit einem zweiten Gate (9b) versehen ist.

Description

  • Die vorliegende Erfindung betrifft einen rückwärtssperrenden Leistungstransistor.
  • Leistungstransistoren, wie beispielsweise MOS-Transistoren, und ähnliche Halbleiterbauelemente enthalten in ihrem Aufbau zwangsläufig eine aus Bodygebiet (auch Kanalgebiet genannt) und Draingebiet bestehende "Rückwärtsdiode". In zahlreichen Anwendungen wird diese Rückwärtsdiode regelmäßig beispielsweise als Freilaufdiode in Flussrichtung betrieben.
  • Bei einer in Flussrichtung betriebenen Rückwärtsdiode fließt ein Strom in Rückwärtsrichtung durch den MOS-Transistor. Dieser Strom in Rückwärtsrichtung ist dabei kein Kanalstrom, sondern ein mit hoher Ladungsträgerüberschwemmung verbundener Diodenstrom.
  • Wird der bisher in Rückwärtsrichtung betriebene Leistungstransistor anschließend in Vorwärtsrichtung umgeschaltet, so nimmt er in Vorwärtsrichtung Spannung auf. Hierzu müssen die speziell in der Driftstrecke des Leistungstransistors gespeicherten Ladungsträger aus dem Halbleiterkörper des Leistungstransistors extrahiert werden. Dieser Vorgang ist mit einem hohen Dioden-Rückstrom verbunden. Der Dioden-Rückstrom addiert sich zum Laststrom des Leistungstransistors und führt bei dessen Anwendung, beispielsweise in einem zweiten Transistor, der den gesamten Strom beim Einschalten führen muss, zu erhöhten Schaltverlusten.
  • Insbesondere bei sogenannten Kompensationsbauelementen, wie diese grundsätzlich in US 4 754 310 beschrieben sind, ist die Rückstromspitze sehr hoch, was allein für sich schon Probleme mit sich bringt. Zusätzlich geht der Rückstrom in Kompensa tionsbauelementen sehr plötzlich auf Null zurück und "reisst ab", was wegen zwangsläufig immer vorhandenen Streuinduktivitäten zu gefährlichen Überspannungsspitzen führen kann.
  • Um die obigen Schwierigkeiten zu vermeiden, wird bisher eine Schottkydiode antiparallel zu dem Leistungstransistor geschaltet. Wegen ihrer gegenüber der pn-Rückwärtsdiode des Leistungstransistors niedrigeren Schwellspannung kann die Schottkydiode den Rückstrom übernehmen, wenn sie insgesamt einen hinreichend kleinen Durchlassspannungsabfall besitzt. Dies ist aber vor allem bei höher sperrenden Halbleiterbauelementen kaum möglich, da die Schottkydiode die gleiche Sperrfähigkeit wie beispielsweise ein Leistungstransistor besitzen müsste.
  • Eine weitere, in Erwägung gezogene Möglichkeit zur Überwindung obiger Schwierigkeiten besteht darin, bei einem Leistungstransistor dessen Body- bzw. Kanalgebiet nicht mit dem Sourcekontakt zu verbinden, so dass der pn-Übergang zwischen Sourcegebiet und Bodygebiet die benötigte Rückwärtssperrspannung aufnehmen kann. Ist das Bodygebiet nicht mit dem Sourcekontakt verbunden, so liegt es nicht auf festem Potenzial. Damit hängt die Einsatzspannung des Leistungstransistors über den Substratsteuereffekt von der anliegenden Drain-Source-Spannung ab. Außerdem muss ein Durchbruch zwischen Kollektor und Emitter bei offener Basis eines aus dem Sourcegebiet, dem Bodygebiet und dem Draingebiet bestehenden parasitären npn-(bzw. pnp-)Transistors verhindert werden, was technologisch schwierig ist.
  • Aus US 5 202 750 A ist ein emittergeschalteter Thyristor, nämlich ein sogenannter EST (Emitter Switched Thyristor) bekannt, bei dem ein n-dotiertes Emittergebiet über einen MOS-Kanal mit der Kathode verbunden bzw. von dieser getrennt werden kann. Dieser Thyristor weist auf seiner Rückseite ein p-dotiertes Gebiet auf, das als p-dotierter Emitter wirkt. Durch diese Struktur ist es möglich, den Thyristor, der durch Ladungsträgerüberschwemmung mit Minoritätsladungsträgern und Majoritätsladungsträgern eine sehr hohe Leitfähigkeit hat, durch Ansteuerung des MOS-Kanals über das zugehörige Gate zuverlässig abzuschalten.
  • In der US 5 319 221 A ein MOS-gesteuerter Thyristor bekannt, bei dem zwischen einer n-leitenden Basisschicht und einer Emitterschicht eine p-leitende erste Basisschicht vorgesehen ist.
  • Weiterhin ist der US 5 489 787 A eine Halbleitervorrichtung mit einem Feldeffekttransistor mit isoliertem Gate entnehmbar, bei dem eine Bodyzone aus drei Bereichen unterschiedlicher Dotierungskonzentration und des gleichen Leitungstyps besteht.
  • Schließlich ist aus der US 5 841 170 A ein Transistor mit floatender Bodyzone und symmetrisch um diese angeordneten LDD-Gebieten (LDD = schwach dotierte Drain) bekannt.
  • Es ist Aufgabe der vorliegenden Erfindung, einen rückwärtssperrenden Leistungstransistor zu schaffen, der in Rückwärtsrichtung eine Sperrfähigkeit von wenigstens einigen Volt hat, so dass bei in Rückwärtsrichtung anliegender Spannung kein Dioden-Rückstrom durch den Leistungstransistor fließt.
  • Diese Aufgabe wird erfindungsgemäß durch einen rückwärtssperrenden Leistungstransistor mit den im Patentanspruch 1 angegebenen Merkmalen gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Der erfindungsgemäße Leistungstransistor erreicht seine gegebenenfalls auf wenige Volt beschränkte Sperrfähigkeit in Rückwärtsrichtung dadurch, dass im Bereich der Driftstrecke ein zusätzliches, entgegengesetzt zur Driftstrecke dotiertes Gebiet vorgesehen ist, so dass die Driftstrecke in zwei Be reiche, nämlich eine sourceseitige Driftstrecke und eine drainseitige Driftstrecke, unterteilt ist. Gegebenenfalls kann auch mehr als nur ein solches Gebiet in die Driftstrecke eingeführt sein. Entsprechend ist dann die Driftstrecke in mehrere Bereiche unterteilt. Sind beispielsweise zwei Gebiete des anderen, zum Leitungstyp der Driftstrecke entgegengesetzten Leitungstyps in die Driftstrecke eingebaut, so liegen insgesamt drei Bereiche vor, in welche die Driftstrecke unterteilt ist.
  • Im folgenden soll davon ausgegangen werden, dass die Driftstrecke n-dotiert ist. In diesem Fall ist das in die Driftstrecke eingefügte Gebiet zu deren Unterteilung p-dotiert. Selbstverständlich kann aber jeweils auch der entgegengesetzte Leitungstyp vorliegen. Das heißt, in diesem Fall ist dann eine p-dotierte Driftstrecke durch ein n-dotiertes Gebiet in wenigstens zwei Bereiche unterteilt.
  • Das in die n-dotierte (oder p-dotierte) Driftstrecke eingefügte p-dotierte (oder n-dotierte) Gebiet ist nicht mit dem Sourcekontakt oder dem Bodygebiet verbunden. Es teilt aber die Driftstrecke in zwei vollständig voneinander getrennte Bereiche, bei n Gebieten in n + 1 Bereiche, so dass wenigstens ein in Rückwärtsrichtung sperrender pn-Übergang zwischen dem p-dotierten Gebiet und dem sourceseitigen n-dotierten Bereich der Driftstrecke entsteht. Dabei wird bei einem Leistungstransistor angenommen, dass dessen Drain negativ gegen dessen Source vorgespannt ist.
  • Da dieses zusätzliche p-dotierte Gebiet auch den Stromfluss in Vorwärtsrichtung blockiert, wird ein zweites MOS-Gate so angeordnet, dass es einen die beiden Bereiche der Driftstrecke verbindenden n-leitenden Kanal in dem eingefügten Gebiet erzeugen kann. Liegen mehrere solche Gebiete vor, so ist das zweite MOS-Gate über diesen Gebieten vorzusehen, so dass alle Bereiche der n-dotierten Driftstrecke durch den n-leitenden Kanal dieses zweiten MOS-Gates verbunden sind.
  • Dieses zweite Gate kann mit dem eigentlichen ersten Gate, also dem normalen Gate des Leistungstransistors verbunden sein und insbesondere aus dessen direkter Fortsetzung bestehen.
  • Bei Betrieb des Leistungshalbleiterbauelementes in Durchlassrichtung wird das zweite Gate zusammen mit dem ersten Gate eingeschaltet. Wird das Leistungshalbleiterbauelement dagegen in Sperrichtung (vorwärts oder rückwärts) betrieben, so werden beide Gates ausgeschaltet.
  • Ein wesentlicher Vorteil des erfindungsgemäßen rückwärtssperrenden Leistungstransistors liegt darin, dass dessen Sperrfähigkeit in Vorwärtsrichtung uneingeschränkt erhalten bleibt und kein Kollektor-Emitter-Durchbruch eines parasitären npn-Transistors aus Source, Body und Drain auftritt, und dass weiterhin das Bodygebiet auf dem festen Sourcepotenzial verbleibt, so dass die Einsatzspannung des Leistungshalbleiterbauelementes nicht über den Substratsteuereffekt von der anliegenden Drain-Source-Spannung abhängt.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 einen schematischen Schnitt durch einen planaren Leistungstransistor mit Rückwärtssperrfähigkeit als einem ersten Ausführungsbeispiel der Erfindung,
  • 2 einen schematischen Schnitt durch einen rückwärts sperrenden planaren Leistungstransistor mit Kompensationsstruktur als einem zweiten Ausführungsbeispiel der vorliegenden Erfindung,
  • 3 einen schematischen Schnitt durch einen Trench-Leistungstransistor mit Rückwärtssperrfähigkeit als einem dritten Ausführungsbeispiel der vorliegenden Erfindung,
  • 4 einen schematischen Schnitt durch einen rückwärts sperrenden Trench-Leistungstransistor mit Kompensationsstruktur als einem vierten Ausführungsbeispiel der vorliegenden Erfindung,
  • 5 einen schematischen Schnitt durch einen rückwärts sperrenden Trench-Leistungstransistor mit Kompensationsstruktur als einem fünften Ausführungsbeispiel der vorliegenden Erfindung,
  • 6 einen schematischen Schnitt durch einen rückwärts sperrenden Trench-Leistungstransistor mit Kompensationsstruktur als einem sechsten Ausführungsbeispiel der vorliegenden Erfindung,
  • 7 einen schematischen Schnitt durch einen rückwärts sperrenden planaren Leistungstransistor mit erhöhter n-Dotierung im Bereich eines parasitären p-Kanal-Transistors als einem siebten Ausführungsbeispiel der vorliegenden Erfindung,
  • 8 einen schematischen Schnitt durch einen rückwärts sperrenden planaren Leistungstransistor mit unterbrochenem Gate als einem achten Ausführungsbeispiel der vorliegenden Erfindung,
  • 9 einen schematischen Schnitt durch einen rückwärts sperrenden planaren Leistungstransistor mit erhöhter Isolierschichtdicke im Bereich eines parasitären p-Kanal-Transistors als einem neunten Ausführungsbeispiel der vorliegenden Erfindung,
  • 10 einen schematischen Schnitt durch einen rückwärts sperrenden Trench-Leistungstransistor mit erhöhter n-Dotierung im Bereich eines parasitären p-Kanal-Transistors als einem zehnten Ausführungsbeispiel der vorliegenden Erfindung,
  • 11 einen schematischen Schnitt durch einen rückwärts sperrenden Leistungstransistor in SOI-Technologie (SOI = Silicon-On-Insulator) als einem elften Ausführungsbeispiel der vorliegenden Erfindung,
  • 12 einen schematischen Schnitt durch einen rückwärts sperrenden Leistungstransistor mit vergrabener Oxidschicht als einem zwölften Ausführungsbeispiel der vorliegenden Erfindung und
  • 13a bis 13f schematische Schnitte zur Erläuterung eines Herstellungsverfahrens für den planaren Leistungstransistor des ersten Ausführungsbeispiels von 1.
  • In den Figuren werden für einander entsprechende Teile jeweils die gleichen Bezugszeichen verwendet. Auch wird in allen Ausführungsbeispielen davon ausgegangen, dass die Driftstrecke n-dotiert ist, so dass das die Driftstrecke in zwei Bereiche unterteilende Gebiet eine p-Dotierung besitzt. Selbstverständlich sind hier aber auch Dotierungen des jeweils entgegengesetzten Leitungstyps möglich.
  • Schließlich bestehen in den folgenden Ausführungsbeispielen die Halbleiterkörper der einzelnen Halbleiterbauelemente jeweils aus Silizium. Anstelle von Silizium kann aber auch ein anderes geeignetes Halbleitermaterial, wie beispielsweise SiC, AIIIBV usw. eingesetzt werden.
  • 1 zeigt nun einen Siliziumkörper 1 aus einem n+-dotierten Siliziumsubstrat 2 und einer darauf vorgesehenen, n-dotierten Siliziumschicht 3. In der Siliziumschicht 3 befindet sich eine p-dotierte Bodyzone 4, welche eine n+-dotierte Sourcezone 5 enthält.
  • Die Bodyzone 4 und die Sourcezone 5 sind mit einer ersten Metallisierung 6 als Sourcekontakt versehen, während eine zwei te Metallisierung 7 als Drainkontakt auf die Oberfläche des Siliziumsubstrates 2 aufgetragen ist. In eine Isolierschicht 8 aus beispielsweise Siliziumdioxid ist eine Gateelektrode 9 aus beispielsweise polykristallinem Silizium im Bereich über dem Zwischenraum zwischen der Sourcezone 5 und der Siliziumschicht 3, das heißt im Bereich über der Bodyzone 4, in die Isolierschicht 8 eingebettet.
  • Der insoweit beschriebene planare Leistungstransistor ist von herkömmlichem Aufbau.
  • Erfindungsgemäß befindet sich nun in der Halbleiterschicht 3 noch ein p-dotiertes Gebiet 10, das die eine Driftstrecke bildende Halbleiterschicht 3 in eine sourceseitige Driftstrecke bzw. einen Teil 3a und eine drainseitige Driftstrecke bzw. einen Teil 3b unterteilt.
  • Ein rückwärts sperrender pn-Übergang 11 liegt bei diesem planaren Leistungstransistor damit zwischen der sourceseitigen Driftstrecke 3a und dem Gebiet 10 vor.
  • Außerdem kann die Gateelektrode 9 aus zwei Teilen bestehend angesehen werden: ein erstes Gate 9a liegt zwischen der Sourcezone 5 und der sourceseitigen Driftstrecke 3a, während ein zweites Gate 9b oberhalb des Gebietes 10 gelegen ist. Entsprechend kann die Gateelektrode auch tatsächlich aus zwei getrennten Teilen (9a und 9b) bestehen.
  • Der planare Leistungstransistor des Ausführungsbeispiels der 1 kann je nach der Dicke und Dotierung der die Driftstrecke mit ihren Teilen 3a und 3b bildenden Halbleiterschicht eine Spannung in Vorwärtsrichtung etwa zwischen 30 und 1000 V sperren. Der drainseitige Teil 3b der Driftstrecke kann dann eine Dotierung zwischen etwa 2E16/cm3 und 1E14/cm3 aufweisen und eine Dicke von etwa 2 μm bis 100 μm haben. Der sourceseitige Teil 3a der Driftstrecke kann die gleiche Höhe der Dotierung aufweisen oder höher dotiert sein als der drainseitige Teil 3b. Um die Vorwärtssperrfähigkeit nicht zu beeinträchtigen, darf die zwischen den p-dotierten Bereichen, also zwischen der p-dotierten Bodyzone 4 und dem p-dotierten Gebiet 10 enthaltene Flächenladung die Durchbruchsladung, die bei Silizium bei 1E12/cm2 liegt, allerdings nicht im gesamten Bereich einer Zelle überschreiten. Es sei angemerkt, dass die Durchbruchsladung über die zweite Maxwell-Gleichung mit der Durchbruchspannung verknüpft ist.
  • Anstelle des Gebietes 10 können auch mehrere solche Gebiete in die Driftstrecke, also die Siliziumschicht 3, eingefügt sein. Dieses Gebiet 10 ist nicht mit der ersten Metallisierung 6, also dem Sourcekontakt, oder der Bodyzone 4 verbunden. Es teilt aber die Driftstrecke in die beiden vollständig voneinander getrennten Teile 3a und 3b, so dass der in Rückwärtsrichtung (Drain ist hier negativ gegenüber Source) sperrende pn-Übergang 11 zwischen dem Gebiet 10 und der sourceseitigen Driftstrecke 3a entsteht.
  • Da dieses zusätzliche Gebiet 10 auch den Stromfluss in Vorwärtsrichtung blockiert, wird das zweite Gate 9b so angeordnet, dass es einen die beiden Bereiche 3a, 3b der Driftstrecke verbindenden n-leitenden Kanal im Oberflächenbereich des Gebietes 10 erzeugen kann. Dieses zweite Gate 9b kann mit dem ersten Gate 9a, also dem "normalen" Gate des Leistungstransistors, verbunden sein und beispielsweise, wie in 1 gezeigt ist, aus dessen direkter Fortsetzung bestehen. Eine getrennte Gestaltung der beiden Gates 9a, 9b ist aber auch möglich.
  • Im Durchlassfall des Leistungstransistors wird das zweite Gate 9b zusammen mit dem ersten Gate 9a eingeschaltet, während im Sperrfall in Vorwärts- oder Rückwärtsrichtung beide Gates 9a und 9b ausgeschaltet bleiben.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Leistungstransistors liegt darin, dass seine Sperrfähigkeit in Vorwärtsrichtung uneingeschränkt erhalten bleibt, so dass kein Durchbruch zwischen Kollektor und Emitter eines parasitären Transistors eintritt, und dass weiterhin die Bodyzone 4 auf dem festen Potenzial der ersten Metallisierung 6, also dem Sourcepotenzial, liegt, so dass die Einsatzspannung nicht über den Substratsteuereffekt von der anliegenden Drain-Source-Spannung des Leistungstransistors abhängt.
  • 2 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Leistungshalbleiterbauelementes. Hier ist der Leistungstransistor aber im Gegensatz zum Ausführungsbeispiel von 1 mit einer Kompensationsstruktur versehen. Daher befindet sich in der n-dotierten Halbleiterschicht 3 wenigstens eine p-dotierte Kompensationssäule 12, die so hoch dotiert ist, dass sich im Sperrfall die Ladungsträger der Kompensationssäule 12 und die Ladungsträger der diese umgebenden Halbleiterschicht 3 gegenseitig ausräumen. Im übrigen wird zu Einzelheiten von Kompensationsbauelementen auf die bereits genannte US 4 754 310 verwiesen.
  • In 3 ist ein Trench-Leistungstransistor mit Rückwärtssperrfähigkeit schematisch dargestellt. Im Unterschied zu den Ausführungsbeispielen der 1 und 2 liegt beim Ausführungsbeispiel der 3 die Gateelektrode 9 in einem Trench 13, der mit einer Gate-Isolierschicht 14 aus beispielsweise Siliziumdioxid ausgekleidet ist. Auch hier kann die einheitlich gestaltete Gateelektrode 9 in ein erstes Gate 9a im Bereich der Bodyzone 4 und ein zweites Gate 9b im Bereich des Gebietes 10 unterteilt werden.
  • In einem vierten Ausführungsbeispiel in 4 ist wieder wie in 3 ein Trench-Leistungstransistor mit Rückwärtssperrfähigkeit dargestellt. Dieser Leistungstransistor des Ausführungsbeispiels der 4 hat aber wie das Ausführungsbeispiel der 2 eine Kompensationsstruktur. Das heißt, es ist eine p-dotierte Kompensationssäule 12 in der sonst n-dotierten Halbleiterschicht 3 der Driftstrecke vorhanden.
  • Für die Kompensationsstruktur können auch andere Gestaltungen gewählt werden. Ausführungsbeispiele hierfür sind in den 5 und 6 gezeigt.
  • Im Ausführungsbeispiel von 5 grenzen die Kompensationssäulen 12 nicht wie im Ausführungsbeispiel der 2 bzw. 4 an das p-dotierte Gebiet 10 an. Vielmehr sind hier die Kompensationssäulen 12 "seitlich" im Wesentlichen unterhalb der Gateelektroden 9 angeordnet.
  • Im Ausführungsbeispiel von 6 sind die Kompensationssäulen 12 seitlich noch an den Trenches 13 vorbeigeführt und reichen bis zur Oberfläche des Siliziumkörpers 1 unterhalb der Isolierschicht 8.
  • Selbstverständlich sind noch weitere, andere Gestaltungen für die Kompensationsstruktur möglich. So können die Kompensationssäulen insgesamt oder teilweise floatend sein und insgesamt bzw. teilweise an das Gebiet 10 angeschlossen werden. Weiterhin können die Kompensationssäulen zusammenhängend oder auch einzeln für sich gestaltet werden. Auch können anstelle von Kompensationssäulen einzelne p-leitende Gebiete, die nicht galvanisch zusammenhängend sind, in die n-leitende Driftstrecke eingelagert sein.
  • Die Einsatzspannung des parasitären p-Kanal-Transistors aus der Bodyzone 4, der drainseitigen Driftstrecke 3a und dem Gebiet 10 (vgl. beispielsweise 1) sollte in zahlreichen Anwendungsfällen erhöht und wenigstens so groß wie der Wert der gewünschten Rückwärtssperrfähigkeit des Leistungstransistors sein. Eine solche Erhöhung der Einsatzspannung ist mit den Ausführungsbeispielen der 7 bis 10 zu erzielen.
  • Im Ausführungsbeispiel von 7, das im übrigen dem Ausführungsbeispiel von 1 entspricht, ist im Bereich des parasitären p-Kanal-Transistors eine erhöhte n-Dotierung vorgese hen. Das heißt, die Oberflächenbereiche der sourceseitigen Driftstrecke 3a, also Oberflächengebiete 15 sind höher dotiert als der Rest der sourceseitigen Driftstrecke.
  • Eine andere Möglichkeit zur Steigerung der Einsatzspannung des parasitären p-Kanal-Transistors ist aus dem Ausführungsbeispiel von 8 zu ersehen: dort ist im Bereich oberhalb der sourceseitigen Driftstrecke 3a die Gateelektrode 9 unterbrochen, so dass hier tatsächlich zwei getrennte Gates 9a und 9b vorliegen. Das Gate 9a bildet das eigentliche Gate des Leistungstransistors, während das Gate 9b, das obige zweite Gate, dazu dient, die beiden Bereiche 3a und 3b der Driftstrecke mit einem verbindenden n-leitenden Kanal zu versorgen.
  • Bei dem Ausführungsbeispiel von 9 ist die Schichtdicke der Isolierschicht 8 im Bereich der sourceseitigen Driftstrecke 3a erhöht, so dass hier ein verdickter Bereich 8a vorliegt. Entsprechend ist die Gateelektrode 9 in diesem Bereich in einem größeren Abstand von der Driftstrecke 3a vorgesehen.
  • 10 zeigt ein 3 entsprechendes Ausführungsbeispiel, wobei hier zusätzlich – ähnlich wie im Ausführungsbeispiel von 7 – die Dotierung des sourceseitigen Bereichs der Driftstrecke 3a in Gebieten 15a erhöht ist.
  • Die verschiedenen Möglichkeiten zur Erhöhung der Einsatzspannung des parasitären p-Kanal-Transistors, die oben anhand der 7 bzw. 10, 8 und 9 beschrieben sind, können bei Bedarf auch gleichzeitig zur Anwendung gelangen, indem etwa das erste Gate 9a und das zweite Gate 9b (vgl. 8) in einem Bereich einer dickeren Isolierschicht (vgl. Bezugszeichen 8a in 9) über dem sourceseitigen Bereich 3a der Driftstrecke verbunden sind, während im Bereich einer dünneren Isolierschicht diese Verbindung ausgespart ist.
  • Die oben anhand der 1 bis 10 erläuterten Strukturen von Leistungstransistoren können als Anordnungen von Streifenzellen, quadratischen Zellen, hexagonalen Zellen oder anderen Zellenformen ausgeführt und jeweils parallel miteinander verbunden werden.
  • In den 11 und 12 sind noch zwei grundsätzlich weitere verschiedene Ausführungsbeispiele für das erfindungsgemäße Leistungstransistors dargestellt.
  • So zeigt 11 einen Leistungstransistor in SDI-Technologie, welcher über eine Oxidschicht 17 auf einem Trägerwafer 16 angeordnet und in eine weitere Oxidschicht 18 eingebettet ist. Die Driftstrecke besteht hier aus dem sourceseitigen Bereich 3a und dem drainseitigen Bereich 3b, welche voneinander durch das p-dotierte Gebiet 10 getrennt sind. Ein n+-dotiertes Anschlussgebiet 19 dient ähnlich wie das Siliziumsubstrat 2 für eine gute Kontaktgabe zu der zweiten Metallisierung bzw. Drainelektrode 7.
  • Schließlich weist der rückwärts sperrende Leistungstransistor des Ausführungsbeispiels von 12 eine vergrabene Isolierschicht 20 aus beispielsweise Siliziumdioxid auf. Die Driftstrecke dieses Leistungstransistors ist durch das p-leitende Gebiet 10 in den sourceseitigen Teil 3a und den drainseitigen Teil 3b getrennt. Die Gateelektrode 9 erstreckt sich wiederum auch in diesem Ausführungsbeispiel als erstes Gate 9a über dem Kanal des eigentlichen Leistungstransistors und als Gate 9b über dem Gebiet 10.
  • Im folgenden soll noch anhand der 13a bis 13f ein Verfahren zum Herstellen des erfindungsgemäßen Leistungstransistor erläutert werden.
  • Zunächst wird, wie in 13a gezeigt ist, ein Halbleiterkörper 1 aus einem n+-dotierten Siliziumsubstrat 2 und einer darauf abgeschiedenen, n-dotierten Siliziumschicht 3 bereit gestellt. Die Siliziumschicht 3 ist also schwächer dotiert als das Siliziumsubstrat 2. Es schließen sich Gateoxidation mit Bildung einer Gateisolierschicht 21 aus Siliziumdioxid und Gateelektroden 9 aus dotiertem polykristallinem Silizium an, die beide in üblicher Weise durch Ätzen strukturiert werden, wie dies in 13a gezeigt ist.
  • Sodann wird, wie in 13b dargestellt ist, das die beiden Bereiche 3a und 3b der Driftstrecke trennende p-dotierte Gebiet 10 durch Ionenimplantation von beispielsweise Bor eingebracht, woran sich eine weitere Implantation von beispielsweise Phosphor anschließt, um einen n-leitenden Bereich 3a' zu erzeugen, aus welchem später der sourceseitige Teil 3a der Driftstrecke entsteht. Nach einer Ausdiffusion von Bor und Phosphor liegt damit die in 13b dargestellte Struktur vor.
  • Abhängig von den gewünschten Dotierungshöhen, Eindringtiefen und verwendeten Dotierstoffen, im vorliegenden Beispiel Bor und Phosphor, können die Bereiche 10 und 3a' in der einen oder anderen Reihenfolge oder gegebenenfalls auch gemeinsam erzeugt werden.
  • Sodann wird in üblicher Weise eine p-dotierte Bodyzone 4 durch Implantation und Ausdiffusion von beispielsweise Bor eingebracht, wodurch die in 13c dargestellte Struktur erhalten wird.
  • Durch Ionenimplantation von beispielsweise Phosphor und anschließendes Ausheilen wird sodann eine n+-dotierte Sourcezone 5 erzeugt. Damit liegt die in 13d dargestellte Struktur vor.
  • Es schließen sich noch eine Zwischenoxidabscheidung zur Bildung der die Gateelektroden 9 umhüllenden Isolierschicht 8 aus Siliziumdioxid und eine Kontaktlochätzung an, so dass die Struktur von 13e vorliegt. Schließlich wird noch eine Metallisierung 6 als Sourceelektrode aufgetragen, um zu der in 13f gezeigten und dem Ausführungsbeispiel von 1 entsprechenden Struktur zu gelangen.
  • Bei der Herstellung des Trench-Leistungstransistors des Ausführungsbeispiels von 3 und anderer Trench-Leistungstransistoren können die verschiedenen Dotierungsgebiete in entsprechender Weise wie in 13 oder aber auch durch mehrere Epitaxieschritte erzeugt werden. So ist es beispielsweise möglich, die beiden p-leitenden Gebiete, nämlich die Bodyzone 4 und das Gebiet 10, zunächst als zusammenhängendes Gebiet durch Epitaxie oder Implantation und Diffusion zu erzeugen und nachfolgend den sourceseitigen Teil 3a der Driftstrecke durch eine Implantation mit hoher Energie einzufügen. Wird für diesen sourceseitigen Teil 3a der Driftstrecke ein langsam diffundierender Dotierstoff verwendet, wie beispielsweise Arsen oder Antimon, dann kann die Implantation auch schon vor der Diffusion der Bodyzone 4 erfolgen. Schließlich ist es auch noch möglich, das Gebiet 10 beispielsweise durch Hochenergie-Implantation zu erzeugen.

Claims (15)

  1. Rückwärtssperrender Leistungstransistor mit einer im Bereich zwischen einer Source- und einer Drainelektrode (6, 7) angeordneten Driftstrecke (3) eines ersten Leitungstyps, welche nur über einen Bereich (2) des ersten Leitungstyps, der höher als die Driftstrecke (3) dotiert ist, mit der Drainelektrode (7) verbunden ist, und mit einer Bodyzone (4) eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps, die mit einem ersten Gate (9a) versehen ist und eine Sourcezone (5) enthält, die mit der Sourceelektrode (6) kontaktiert ist, wobei: – die Bodyzone (4) mit der Sourceelektrode (6) kontaktiert ist, – die Driftstrecke durch wenigstens ein Gebiet (10) des zweiten Leitungstyps in eine sourceseitige Driftstrecke (3a) und eine drainseitige Driftstrecke (3b) unterteilt ist, und – das Gebiet (10) mit einem zweiten Gate (9b) versehen ist.
  2. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass der Leistungstransistor ein Kompensationsbauelement ist, das mindestens ein Kompensationsgebiet (12) des anderen Leitungstyps aufweist, das mit dem Gebiet (10) verbunden ist.
  3. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass der Leistungstransistor ein Kompensationsbauelement ist, der mindestens ein Kompensationsgebiet (12) des anderen Leitungstyps aufweist, das floatend ist.
  4. Leistungstransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das zweite Gate (9b) des die Driftstrecke (3) unterteilenden Gebiets (10) mit dem ersten Gate (9a) des Leistungs transistors zusammenhängend als eine Gateelektrode (9) gestaltet ist.
  5. Leistungstransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die drainseitige Driftstrecke (3b) eine Dotierungskonzentration zwischen etwa 2E16 Ladungsträger/cm3 und 1E14 Ladungsträger/cm3 hat.
  6. Leistungstransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die drainseitige Driftstrecke (3b) eine Schichtdicke von etwa 2 μm bis 100 μm hat.
  7. Leistungstransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die sourceseitige Driftstrecke (3a) wenigstens die gleiche Höhe der Dotierung wie die drainseitige Driftstecke (3b) hat.
  8. Leistungstransistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass im gesamten Bereich der Driftstrecke (3) die Durchbruchsladung, insbesondere 1E12 Ladungsträger/cm2 in Silizium, nicht überschritten ist.
  9. Leistungstransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Dotierungskonzentration der sourceseitigen Driftstrecke (3a) in einem an das zweite Gate (9b) angrenzenden Teil (15, 15a) gegenüber dem übrigen Teil der sourceseitigen Driftstrecke (3a) erhöht ist, so dass die Einsatzspannung eines parasitären MOS-Transistors, dessen Kanal durch die sourceseitige Driftstrecke (3a) gebildet ist, gegenüber einem parasitären MOS-Transistor ohne Teil mit erhöhter Dotierungskonzentration erhöht ist.
  10. Leistungstransistor nach Anspruch 4 und einem der Ansprüche 1 bis 3 und 5 bis 8, dadurch gekennzeichnet, dass die Schichtdicke einer die Gateelektrode (9) umhüllenden Isolierschicht (8) im Bereich der sourceseitigen Driftstrecke (3a) vergrößert ist, so dass die Einsatzspannung eines parasitären MOS-Transistors, dessen Kanal durch die sourceseitige Driftstrecke (3a) gebildet ist, gegenüber einem parasitären MOS-Transistor ohne vergrößerter Schichtdicke erhöht ist.
  11. Leistungstransistor nach Anspruch 4 und Anspruch 9 oder 10, dadurch gekennzeichnet, dass im Bereich oberhalb der sourceseitigen Driftstrecke (3a) die Gateelektrode (9) unterbrochen ist.
  12. Leistungstransistor nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass er ein Trench-Leistungshalbleiterbauelement ist.
  13. Leistungstransistor nach den Ansprüchen 4 und 12, dadurch gekennzeichnet, dass die Gateelektrode (9) in einem Trench (13) angeordnet ist.
  14. Leistungstransistor nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass es ein SOI-Leistungshalbleiterbauelement ist.
  15. Leistungstransistor nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass er mit einer vergrabenen Oxidschicht (20) versehen ist.
DE10126308A 2001-05-30 2001-05-30 Rückwärtssperrender Leistungstransistor Expired - Fee Related DE10126308B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10126308A DE10126308B4 (de) 2001-05-30 2001-05-30 Rückwärtssperrender Leistungstransistor
US10/158,035 US20020179968A1 (en) 2001-05-30 2002-05-30 Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
US10/757,826 US6803627B2 (en) 2001-05-30 2004-01-15 Reverse-blocking power semiconductor component having a region short-circuited to a drain-side part of a body zone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10126308A DE10126308B4 (de) 2001-05-30 2001-05-30 Rückwärtssperrender Leistungstransistor

Publications (2)

Publication Number Publication Date
DE10126308A1 DE10126308A1 (de) 2002-12-05
DE10126308B4 true DE10126308B4 (de) 2008-02-21

Family

ID=7686627

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10126308A Expired - Fee Related DE10126308B4 (de) 2001-05-30 2001-05-30 Rückwärtssperrender Leistungstransistor

Country Status (1)

Country Link
DE (1) DE10126308B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5202750A (en) * 1990-04-09 1993-04-13 U.S. Philips Corp. MOS-gated thyristor
US5319221A (en) * 1991-09-24 1994-06-07 Fuji Electric Co., Ltd. Semiconductor device with MISFET-controlled thyristor
US5489787A (en) * 1993-07-05 1996-02-06 U.S. Philips Corporation Semiconductor device having an insulated gate field effect transistor and exhibiting thyristor action
US5841170A (en) * 1996-04-25 1998-11-24 Sharp Kabushiki Kaisha Field effect transistor and CMOS element having dopant exponentially graded in channel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5202750A (en) * 1990-04-09 1993-04-13 U.S. Philips Corp. MOS-gated thyristor
US5319221A (en) * 1991-09-24 1994-06-07 Fuji Electric Co., Ltd. Semiconductor device with MISFET-controlled thyristor
US5489787A (en) * 1993-07-05 1996-02-06 U.S. Philips Corporation Semiconductor device having an insulated gate field effect transistor and exhibiting thyristor action
US5841170A (en) * 1996-04-25 1998-11-24 Sharp Kabushiki Kaisha Field effect transistor and CMOS element having dopant exponentially graded in channel

Also Published As

Publication number Publication date
DE10126308A1 (de) 2002-12-05

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE102005014714B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112011100533T5 (de) Halbleitervorrichtung
DE10255116B4 (de) LDMOS-Transistor und Verfahren zu dessen Herstellung
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007055290B4 (de) Halbleitervorrichtung
DE60225790T2 (de) Halbleiterbauelement
DE10126309B4 (de) Rückwärtssperrendes Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
DE10214160A1 (de) Halbleiteranordnung mit Schottky-Kontakt
DE10126308B4 (de) Rückwärtssperrender Leistungstransistor
DE102006055742B4 (de) Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee