CN104518015A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104518015A
CN104518015A CN201410017484.0A CN201410017484A CN104518015A CN 104518015 A CN104518015 A CN 104518015A CN 201410017484 A CN201410017484 A CN 201410017484A CN 104518015 A CN104518015 A CN 104518015A
Authority
CN
China
Prior art keywords
conductive part
semiconductor device
semiconductor regions
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410017484.0A
Other languages
English (en)
Inventor
下条亮平
中村和敏
小仓常雄
末代知子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104518015A publication Critical patent/CN104518015A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供能够实现开关动作高速化的半导体装置，包括第一～第五半导体区域、多个控制电极、多个导电部、第一、第二绝缘膜、第一、第二电极。多个控制电极在第一半导体区域相互分离地设置。多个导电部设置在第一控制电极和第二控制电极之间。第二半导体区域设置在第一半导体区域。第三半导体区域设置在第二半导体区域。第四半导体区域设置在第一及第二半导体区域之间。第五半导体区域设置在第一半导体区域的与第二半导体区域相反的一侧。第一绝缘膜设置在各个控制电极与第一～第四半导体区域之间。第二绝缘膜设置在各个导电部与第一、第二及第四半导体区域之间。第一电极与第二、第三半导体区域及多个导电部导通。第二电极与第五半导体区域导通。

Description

半导体装置
本申请享受以日本专利申请2013-206742号（申请日：2013年10月1日）为基础申请的优先权。本申请参照该基础申请，将基础申请的全部内容包括在内。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
近年来，作为对高耐压、大电流进行控制的功率半导体装置，广泛使用IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极晶体管）。IGBT通常用作开关元件。在IGBT的半导体装置中，希望实现开关动作的进一步的高速化。
发明内容
本发明的实施方式提供一种能够实现开关动作的高速化的半导体装置。
实施方式的半导体装置包括第一半导体区域、多个控制电极、多个导电部、第二半导体区域、第三半导体区域、第四半导体区域、第五半导体区域、第一绝缘膜、第二绝缘膜、第一电极、第二电极。
所述第一半导体区域为第一导电型的区域。
所述多个控制电极设置在所述第一半导体区域之上，在第一方向上相互分离。
所述多个导电部设置在所述多个控制电极当中的第一控制电极和与所述第一控制电极相邻的第二控制电极之间。
所述第二半导体区域为设置在所述第一半导体区域之上的第二导电型的区域。
所述第三半导体区域为设置在所述第二半导体区域之上的第一导电型的区域。
所述第四半导体区域为设置在所述第一半导体区域和所述第二半导体区域之间的第一导电型的区域。
所述第五半导体区域为设置在所述第一半导体区域的与所述第二半导体区域相反的一侧的第二导电型的区域。
所述第一绝缘膜设置在所述多个控制电极的每个与所述第一半导体区域、所述第二半导体区域、所述第三半导体区域以及所述第四半导体区域之间。
所述第二绝缘膜设置在所述多个导电部的每个与所述第一半导体区域、所述第二半导体区域以及所述第四半导体区域之间。
所述第一电极与所述第二半导体区域、所述第三半导体区域以及所述多个导电部导通。
所述第二电极与所述第五半导体区域导通。
附图说明
图1是例示第一实施方式的半导体装置的结构的示意剖视图。
图2是例示第二实施方式的半导体装置的结构的示意剖视图。
图3是例示第三实施方式的半导体装置的结构的示意剖视图。
图4是例示第四实施方式的半导体装置的结构的示意剖视图。
图5是例示第五实施方式的半导体装置的结构的示意剖视图。
图6是例示第六实施方式的半导体装置的结构的示意剖视图。
图7是例示第七实施方式的半导体装置的结构的示意剖视图。
图8是例示第八实施方式的半导体装置的结构的示意剖视图。
图9是例示第九实施方式的半导体装置的结构的示意剖视图。
图10是例示第十实施方式的半导体装置的结构的示意剖视图。
具体实施方式
下面，基于附图说明本发明的实施方式。此外，附图是示意图或概念图，各部分的厚度与宽度之间的关系、部分之间的大小的比率等不一定与实物相同。另外，即使是表示相同的部分的情况下，在附图中也有时相互的尺寸、比率不同。
另外，在本申请的说明书和各附图中，对于与在之前的附图中已经说明过的要素相同的要素，标注同一附图标记，适当省略详细的说明。
另外，在下面的说明中，n＋、n、n-以及p＋、p、p-的表述表示各导电型的杂质浓度的相对高低。即，表示n＋与n相比n型的杂质浓度较高，n-与n相比n型的杂质浓度较低。另外，表示p＋与p相比p型的杂质浓度较高，p-与p相比p型的杂质浓度较低。
在下面的说明中，作为一个例子，列举了第一导电型为n型，第二导电型为p型的具体例子。
（第一实施方式）
图1是例示第一实施方式的半导体装置的结构的示意剖视图。
如图1所示，本实施方式的半导体装置110具备n-型基极区域（第一半导体区域）1、多个栅电极（控制电极）6、多个导电部12、p型基极区域（第二半导体区域）2、n＋＋型发射极区域（第三半导体区域）3、n型势垒（barrier）区域（第四半导体区域）13、p＋型集电极区域（第五半导体区域）8、栅极绝缘膜（第一绝缘膜）5、发射极绝缘膜（第二绝缘膜）11、发射电极（第一电极）9、集电极（第二电极）14。半导体装置110例如为IGBT。
在下面说明的实施方式中，将连接n-型基极区域1和p型基极区域2的方向作为Z方向，将与Z方向正交的方向中的一个方向作为X方向，将与Z方向及X方向正交的方向作为Y方向。
多个栅电极6设置在n-型基极区域1之上。多个栅电极6在X方向上相互分离地设置。在图1中示出了2个栅电极6，但是也可以是，在半导体装置110中设置更多的栅电极6。在下面的说明中，将多个栅电极6当中相邻的2个栅电极称为第一栅电极61以及第二栅电极62。栅电极6例如在Y方向上延伸。
栅电极6形成在栅极沟槽（gate trench）4中，所述栅极沟槽4贯穿p型基极区域2以及n型势垒区域13，形成至n-型基极区域1的中途。通过栅极沟槽4，在p型基极区域2、n型势垒区域13以及n-型基极区域1构成凹部。
栅电极6例如使用添加有杂质的半导体材料（例如多晶硅）。栅电极6也可以使用金属。
多个导电部12设置在第一栅电极61和第二栅电极62之间。在图1所示的例子中，在第一栅电极61和第二栅电极62之间设置有2个导电部12。导电部12例如在Y方向上延伸。
导电部12也可以设置3个以上。在下面的说明中，在设置有n个（n为正整数）导电部12的情况下，从第一栅电极61朝向第二栅电极62而依次称为第一导电部121、第二导电部122、……、第n导电部12n。在图1所示的例子中，与第一栅电极61相邻地设置第一导电部121，与第二栅电极62相邻地设置第二导电部122。
导电部12形成在发射极沟槽10中，所述发射极沟槽10贯通p型基极区域2以及n型势垒区域13，形成至n-型基极区域1的中途。通过发射极沟槽10，在p型基极区域2、n型势垒区域13以及n-型基极区域1构成凹部。
在本实施方式中，发射极沟槽10的深度（Z方向的长度）与栅极沟槽4的深度（Z方向的长度）实质相等。在下面的说明中，“实质相等”除了包括完全相等的情况之外，还包括在制造上的误差范围内相等的情况。在本实施方式中，栅电极6的下端6b在Z方向上的位置与导电部12的下端12b在Z方向上的位置实质相等。
导电部12例如使用添加有杂质的半导体材料（例如多晶硅）。导电部12也可以使用金属。在半导体装置110中，n个导电部12的组和1个栅电极6在X方向上交替地配置。
p型基极区域2设置在n-型基极区域1之上。p型基极区域2设置在栅电极6和导电部12之间、以及多个导电部12之间。在图1所示的例子中，p型基极区域2设置在第一栅电极61和第一导电部121之间、第一导电部121和第二导电部122之间、以及第二导电部122和第二栅电极62之间。
n＋＋型发射极区域3设置在p型基极区域2之上。n＋＋型发射极区域3设置在p型基极区域2的一部分之上且栅电极6侧。
n型势垒区域13设置在n-型基极区域1和p型基极区域2之间。在图1所示的例子中，n型势垒区域13设置在第一栅电极61和第一导电部121之间、第一导电部121和第二导电部122之间、以及第二导电部122和第二栅电极62之间。
p＋型集电极区域8设置在n-型基极区域1的与p型基极区域2相反的一侧。在p＋型集电极区域8和n-型基极区域1之间也可以设置有n＋型缓冲区域7。n-型基极区域1隔着n＋型缓冲区域7层叠在p＋型集电极区域8之上。
栅极绝缘膜5设置在多个栅电极6的每个与n-型基极区域1、p型基极区域2、n＋＋型发射极区域3及n型势垒区域13之间。栅极绝缘膜5设置在栅极沟槽4的内壁。栅电极6隔着栅极绝缘膜5设置在栅极沟槽4内。栅极绝缘膜5例如使用氧化硅、氮化硅。
发射极绝缘膜11设置在多个导电部12的各个导电部与n-型基极区域1、p型基极区域2及n型势垒区域13之间。发射极绝缘膜11设置在发射极沟槽10的内壁上。导电部12隔着发射极绝缘膜11设置在发射极沟槽10内。发射极绝缘膜11例如使用氧化硅、氮化硅。
发射电极9与p型基极区域2、n＋＋型发射极区域3以及多个导电部12导通。发射电极9例如设置在由n-型基极区域1、p型基极区域2、n＋＋型发射极区域3、n型势垒区域13、p＋型集电极区域8、栅电极6、导电部12构成的结构体之上的、例如整个面。
在栅电极6的上表面设置有栅极绝缘膜5。因此，发射电极9隔着栅极绝缘膜5设置在栅电极6之上，不与栅电极6导通。另一方面，在导电部12的上表面没有设置发射极绝缘膜11。因此，发射电极9与导电部12的上表面接触，与导电部12导通。另外，发射电极9与多个导电部12之间的p型基极区域2接触。
集电极14与p＋集电极区域8导通。集电极14例如设置在由n-型基极区域1、p型基极区域2、n＋＋型发射极区域3、n型势垒区域13、p＋型集电极区域8、栅电极6、导电部12构成的结构体之下的、例如整个面。
在本实施方式的半导体装置110中，n-型基极区域1、p型基极区域2、n＋＋型发射极区域3、n型势垒区域13、p＋型集电极区域8、n＋型缓冲区域7中例如使用掺入有杂质的硅（掺杂硅（doped silicon））。
n-型基极区域1的杂质浓度例如为1×1013cm-3以上1×1015cm-3以下的程度。n型势垒区域13的杂质浓度比n-型基极区域1的杂质浓度高。n型势垒区域13的杂质浓度例如为1×1017cm-3以下的程度。n＋＋型发射极区域3的杂质浓度比n-型基极区域1的杂质浓度以及n型势垒区域13的杂质浓度高。n＋＋型发射极区域3的杂质浓度例如为1×1018cm-3以上1×1021cm-3以下的程度。
p型基极区域2的杂质浓度例如为1×1017cm-3以上1×1018cm-3以下的程度。p＋型集电极区域8的杂质浓度比p型基极区域2的杂质浓度高。p＋型集电极区域8的杂质浓度例如为1×1017cm-3以上1×1019cm-3以下的程度。
多个栅电极6在X方向上的间隔（中心间距离）例如为1μm以上20μm以下的程度。栅电极6的宽度例如为0.5μm以上2.0μm以下的程度。以发射电极9的下表面9b为基准，到栅电极6的下端6b为止的长度例如为1μm以上6μm以下的程度。以发射电极9的下表面9b为基准，到导电部12的下端12b为止的长度例如为1μm以上6μm以下的程度。
第一栅电极51与第一导电部121在X方向上的间隔（中心间距离）例如为1μm以上6μm以下的程度。多个导电部12在X方向上的间隔（中心间距离）例如为1μm以上6μm以下的程度。导电部12的宽度例如为0.5μm以上2.0μm以下的程度。
以发射电极9的下表面9b为基准，到n-型基极区域1的下端1b为止的长度例如为50μm以上500μm以下的程度。以发射电极9的下表面9b为基准，到p型基极区域2的下端2b为止的长度例如为0.5μm以上5.0μm以下的程度。以发射电极9的下表面9b为基准，到n＋＋型发射极区域3的下端3b为止的长度例如为2.0μm以下的程度。n型势垒区域13在Z方向上的长度例如为0.5μm以上6μm以下的程度。
p＋集电极区域8的厚度（Z方向上的长度）例如为0.1μm以上3.0μm以下的程度。n＋型缓冲区域7的厚度（Z方向上的长度）例如为30μm以下的程度。
接着，说明本实施方式的半导体装置110的动作。
若在集电极14被施加高电位、发射电极9被施加比集电极14的电位低的低电位的状态下，对栅电极6施加阈值以上的栅极电位，则在p型基极区域2的与栅极绝缘膜5的界面附近形成反转层（通道）。
例如，对发射电极9施加接地电位或者负电位，对栅电极6施加正电位。对集电极14施加比栅电极6高的正电位。由此，电子从n＋＋型发射极区域3经由通道而被注入p型基极区域2，成为导通（ON）状态。
此时，空穴（electron hole）还从p＋型集电极区域8向n-型基极区域1注入。被注入n-型基极区域1的空穴经过p型基极区域2从n＋＋型发射极区域3向发射电极9流动。
在半导体装置110中，在处于导通状态时，空穴从p＋型集电极区域8向n-型基极区域1注入，产生电导率调制（conductivity modulation），从而n-型基极区域1的电阻得以降低。
另一方面，若对栅电极6施加比阈值低的栅极电位，则在p型基极区域2的与栅极绝缘膜5的界面附近不形成通道，成为截止状态。
在截止状态下，将n-型基极区域1所产生的空穴从多个导电部12之间的p型基极区域2向发射电极9高效排出。由此，通过截止状态下的高电场，高效地去除n-型基极区域1所产生的空穴，提高破坏耐量。
在本实施方式的半导体装置110中，由于在p型基极区域2的正下方设置有n型势垒区域13，所以在导通状态下，促进n-型基极区域1的载流子的蓄积。由此，改善了若集电极-发射极间饱和电压VCE（sat）变低则断开损失Eoff增加的、所谓的折中（Trade-off）的问题。另外，在半导体装置110中，在第一栅电极61和第二栅电极62之间设置有与发射电极9导通的多个导电部12，所以在p型基极区域2的导电部12侧不形成通道。因此，与在多个沟道的全部中设置栅电极6的情况相比，通道容量降低，实现了开关动作速度的提高。
（第二实施方式）
接着，说明第二实施方式的半导体装置。
图2是例示第二实施方式的半导体装置的结构的示意剖视图。
如图2所示，在本实施方式的半导体装置120中，就栅电极6和导电部12之间的间隔与多个导电部12之间的间隔的均衡关系而言，不同于半导体装置110。此外的结构与半导体装置110相同。
在半导体装置120中，多个导电部12在X方向上的间隔W2比第一栅电极61和多个导电部12当中与第一栅电极61相邻的第一导电部121在X方向上的间隔W1大。在此，在导电部12为3个以上的情况下，多个导电部12的间隔当中至少1个间隔比第一栅电极61和第一导电部121的间隔W1大即可。
在这样的半导体装置120中，在施加反向偏置电压时，与栅电极6相比而导电部12附近的电场较强。由此，在多个导电部12之间产生雪崩击穿。由于该雪崩击穿的产生，而从多个导电部12之间向发射电极9引出空穴电流，由此抑制了电流向特殊部位集中。在半导体装置120中，与半导体装置110相同，能够提高开关动作速度，并且能够提高切断耐量。
（第三实施方式）
接着，说明第三实施方式的半导体装置。
图3是例示第三实施方式的半导体装置的结构的示意剖视图。
如图3所示，在本实施方式的半导体装置130中，就栅电极6和导电部12之间的n型势垒区域13的杂质浓度与多个导电部12之间的n型势垒区域13的杂质浓度的均衡关系而言，不同于半导体装置110。此外的结构与半导体装置110相同。
在半导体装置130中，n型势垒区域13具有设置在多个导电部12之间的第一部分131和设置在第一栅电极61和第一导电部121之间的第二部分132。另外，第一部分131的杂质浓度比第二部分132的杂质浓度高。在此，在导电部12为3个以上的情况下，将多个导电部12之间当中的至少1个之间作为第一部分131即可。
第一部分131的杂质浓度例如为1×1018cm-3以下的程度。第二部分132的杂质浓度例如为1×1017cm-3以下的程度。
在这样的半导体装置130中，在施加反向偏置电压时，与栅电极6相比而导电部12附近的电场较强。由此，在多个导电部12之间产生雪崩击穿。由于该雪崩击穿的产生，而从多个导电部12之间向发射电极9引出空穴电流，由此抑制了电流向特殊部位集中。在半导体装置130中，与半导体装置110相同，能够提高开关动作速度，并且能够提高切断耐量。
（第四实施方式）
接着，说明第四实施方式的半导体装置。
图4是例示第四实施方式的半导体装置的结构的示意剖视图。
如图4所示，在本实施方式的半导体装置140中，就栅电极6和导电部12之间的p型基极区域2的杂质浓度与多个导电部12之间的p型基极区域2的杂质浓度的均衡关系而言，不同于半导体装置110。此外的结构与半导体装置110相同。
在半导体装置140中，p型基极区域2具有设置在多个导电部12之间的第三部分23和设置在第一栅电极61和第一导电部121之间的第四部分24。另外，第三部分23的杂质浓度比第四部分24的杂质浓度低。在此，在导电部12为3个以上的情况下，将多个导电部12之间当中的至少1个之间作为第三部分23即可。
第三部分23的杂质浓度例如为1×1017cm-3以下的程度。第四部分24的杂质浓度例如为1×1017cm-3以上1×1018cm-3以下的程度。
在这样的半导体装置140中，在施加反向偏置电压时，与栅电极6相比而导电部12附近的电场较强。由此，在多个导电部12之间产生雪崩击穿。由于该雪崩击穿的产生，而从多个导电部12之间向发射电极9引出空穴电流，由此抑制了电流向特殊部位集中。在半导体装置140中，与半导体装置110相同，能够提高开关动作速度，并且能够提高切断耐量。
（第五实施方式）
接着，说明第五实施方式的半导体装置。
图5是例示第五实施方式的半导体装置的结构的示意剖视图。
如图5所示，在本实施方式的半导体装置150中，设置有3个以上的导电部12，这些导电部12的长度的均衡关系具有特征。此外的结构与半导体装置110相同。
在图5所示的例子中，多个导电部12具有与第一栅电极61相邻的第一导电部121、与第二栅电极62相邻的第三导电部123以及设置在第一导电部121和第三导电部123之间的第二导电部122。另外，第二导电部122的深度（Z方向上的长度）Wt2比第一导电部121的深度（Z方向上的长度）Wt1以及第三导电部123的深度（Z方向上的长度）Wt3深。
在以发射电极9的下表面9b为基准的情况下，到第二导电部122的下端122b为止的长度比到栅电极6的下端6b为止的长度长。以发射电极9的下表面9b为基准，到第一导电部121的下端121b为止的长度与到栅电极6的下端6b为止的长度实质相等。另外，以发射电极9的下表面9b为基准，到第三导电部123的下端123b为止的长度与到栅电极6的下端6b为止的长度实质相等。
在半导体装置150中，不与栅电极6相邻的导电部12（122）的深度比与栅电极6相邻的导电部12（121、123）的深度深。此外，在不与栅电极6相邻的导电部12为多个的情况下，这些导电部12中的至少1个的深度比与栅电极6相邻的导电部12的深度深即可。
在这样的半导体装置150中，在施加反向偏置电压时，与栅电极6相比而导电部12附近的电场较强。由此，在多个导电部12之间发生雪崩击穿。由于该雪崩击穿的产生，而从多个导电部12之间向发射电极9引出空穴电流，由此抑制了电流向特殊部位集中。在半导体装置150中，与半导体装置110相同，能够提高开关动作速度，并且能够提高切断耐量。
（第六实施方式）
接着，说明第六实施方式的半导体装置。
图6是例示第六实施方式的半导体装置的结构的示意剖视图。
如图6所示，在本实施方式的半导体装置160中，就多个导电部12之间的层结构而言，不同于半导体装置110。此外的结构与半导体装置110相同。
在半导体装置160中，多个导电部12之间的p型基极区域2与n-型基极区域1相接触。即，多个导电部12之间的p型基极区域2与n-型基极区域1之间没有设置n型势垒区域13。此外，在设置有3个以上的导电部12的情况下，在多个导电部12之间当中的至少1处，p型基极区域2与n-型基极区域1相接触即可。
在这样的半导体装置160中，刚施加反向偏置电压之后就从多个导电部12之间的p型基极区域2引出残留载流子，所以与栅电极6相比而导电部12附近的电场较强。由此，在多个导电部12之间发生雪崩击穿。由于该雪崩击穿的产生，而从多个导电部12之间向发射电极9引出空穴电流，抑制了电流向特殊部位集中。在半导体装置160中，与半导体装置110相同，能够提高开关动作速度，并且能够提高切断耐量。
（第七实施方式）
接着，说明第七实施方式的半导体装置。
图7是例示第七实施方式的半导体装置的结构的示意剖视图。
如图7所示，在本实施方式的半导体装置170中，就栅电极6和导电部12之间的n型势垒区域13的深度与多个导电部12之间的n型势垒区域13的深度的均衡关系而言，不同于半导体装置110。此外的结构与半导体装置110相同。
在半导体装置170中，n型势垒区域13具有设置在多个导电部12之间的第一部分131和设置在第一栅电极61与第一导电部121之间的第二部分132。另外，第一部分131的深度（Z方向上的长度）Wn1比第二部分132的深度（Z方向上的长度）Wn2深。在此，在导电部12为3个以上的情况下，将多个导电部12之间当中的至少1个之间作为第一部分131即可。
第一部分131的深度Wn1例如为6μm以下的程度。第二部分132的深度Wn2例如为1μm以上5μm以下的程度。
在这样的半导体装置170中，在施加反向偏置电压时，与栅电极6相比而导电部12附近的电场较强。由此，在多个导电部12之间发生雪崩击穿。由于该雪崩击穿的产生，而从多个导电部12之间向发射电极9引出空穴电流，由此抑制了电流向特殊部位集中。在半导体装置170中，与半导体装置110相同，能够提高开关动作速度，并且能够提高切断耐量。
（第八实施方式）
接着，说明第八实施方式的半导体装置。
图8是例示第八实施方式的半导体装置的结构的示意剖视图。
如图8所示，在本实施方式的半导体装置180中，就栅电极6和导电部12之间的p型基极区域2的深度与多个导电部12之间的p型基极区域2的深度的均衡关系而言，不同于半导体装置110。此外的结构与半导体装置110相同。
在半导体装置180中，p型基极区域2具有设置在多个导电部12之间的第三部分23和设置在第一栅电极61与第一导电部121之间的第四部分24。另外，第三部分23的深度（Z方向上的长度）Wp3比第四部分24的深度（Z方向上的长度）Wp4深。在此，在导电部12为3个以上的情况下，将多个导电部12之间当中的至少1个之间作为第三部分23即可。
第三部分23的深度Wp3例如为6μm以下的程度。第四部分24的深度Wp4例如为1μm以上5μm以下的程度。
在这样的半导体装置180中，在施加反向偏置电压时，与栅电极6相比而导电部12附近的电场较强。由此，在多个导电部12之间发生雪崩击穿。由于该雪崩击穿的产生，而从多个导电部12之间向发射电极9引出空穴电流，由此抑制了电流向特殊部位集中。在半导体装置180中，与半导体装置110相同，能够提高开关动作速度，并且能够提高切断耐量。
（第九实施方式）
接着，说明第九实施方式的半导体装置。
图9是例示第九实施方式的半导体装置的结构的示意剖视图。
如图9所示，在本实施方式的半导体装置210中，在第一栅电极61和第二栅电极62之间设置2个以上的导电部12。在半导体装置210中，在多个导电部12之间设置n型势垒区域13。另一方面，在栅电极6和导电部12之间，不设置n型势垒区域13。即，在栅电极6与导电部12之间，n-型基极区域1与p型基极区域2相接触。
在图9所示的半导体装置210的例子中，设置有第一导电部121、第二导电部122、第三导电部123以及第四导电部124这4个导电部12。由此，在4个导电部12之间构成3个第一区域R1。另外，在第一栅电极61与第一导电部121、以及第二栅电极62与第四导电部124之间分别构成第二区域R2。
在半导体装置210中，在多个第一区域R1各自中，在n-型基极区域1与p型基极区域2之间设置n型势垒区域13。另一方面，在第二区域R2没有设置n型势垒区域13。在第二区域R2中，n-型基极区域1和p型基极区域2相互接触。
在这样的半导体装置210中，在第一区域R1设置有n型势垒区域13，在第二区域R2没有设置有n型势垒区域13，由此，在施加反向偏置电压时，与栅电极6相比而导电部12附近的电场较强。由此，在多个导电部12附近发生雪崩击穿。由于该雪崩击穿的产生，而从多个导电部12之间向发射电极9引出空穴电流，由此抑制了电流向特殊部位集中。在半导体装置210中，与半导体装置110相同，能够提高开关动作速度，并且能够提高切断耐量。
（第十实施方式）
接着，说明第十实施方式的半导体装置。
图10是例示第十实施方式的半导体装置的结构的示意剖视图。
如图10所示，在本实施方式的半导体装置220中，在第一栅电极61和第二栅电极62之间设置3个以上的导电部12。由此，在多个导电部12之间构成多个第一区域R1。在半导体装置220中，在多个第一区域R1当中的至少1个区域设置有n型势垒区域13。另一方面，在栅电极6和导电部12之间不设置n型势垒区域13。即，在栅电极6和导电部12之间，n-型基极区域1与p型基极区域2相接触。
在图10所示的半导体装置220的例子中，设置有第一导电部121、第二导电部122、第三导电部123以及第四导电部124这4个导电部12。由此，在4个导电部12之间构成3个第一区域R1。另外，在第一栅电极61与第一导电部121之间、以及第二栅电极62和第四导电部124之间分别构成第二区域R2。
在半导体装置220中，在该3个第一区域R1当中的1个中，在n-型基极区域1和p型基极区域2之间设置n型势垒区域13。在图10所示的例子中，在第二导电部122和第三导电部123之间的第一区域R1中设置有n型势垒区域13。即，在3个第一区域R1当中的中央的第一区域R1中设置有n型势垒区域13。
另一方面，在第一导电部121和第二导电部122之间、以及第三导电部123和第四导电部124之间的第一区域R1不设置n型势垒区域13。另外，在第二区域R2也不设置n型势垒区域13。在没有设置有n型势垒区域13的第一区域R1以及第二区域R2，n-型基极区域1和p型基极区域2相互接触。
在这样的半导体装置220中，在多个第一区域R1的至少1个中设置有n型势垒区域13，在其以外的第一区域R1以及第二区域R2中不设置n型势垒区域13，所以，在施加反向偏置电压时，与栅电极6相比，与设置有n型势垒区域13的第一区域R1相邻的导电部12附近的电场较强。
由此，在与设置有n型势垒区域13的第一区域R1相邻的导电部12附近发生雪崩击穿。由于该雪崩击穿的产生，而从与设置有n型势垒区域13的第一区域R1相邻的多个导电部12之间向发射电极9引出空穴电流，所以抑制了电流向特殊部位集中。在半导体装置220中，与半导体装置110相同，能够提高开关动作速度，并且能够提高切断耐量。
此外，在构成有多个第一区域R1的情况下，优选相对于构成有多个第一区域R1的范围的中心而言，对称地设置n型势垒区域13。由此，容易在从第一栅电极61以及第二栅电极62分别均等地离开的部位发生雪崩击穿，能够提高切断耐量。
另外，在图10所示的例子中，说明了在多个第一区域R1当中的1个中设置有n型势垒区域13的结构，但是也可以是在2个以上的第一区域R1中设置有n型势垒区域13的结构。
如以上说明的那样，根据实施方式的半导体装置，能够实现开关动作的高速化。
此外，以上说明了各实施方式，但是本发明不限定于这些例子。例如，关于本领域技术人员对上述各实施方式适当地追加、删除构成要素或进行设计变更而形成的方案、将各实施方式的特征适当组合而形成的方案，只要具备本发明的宗旨，就包含在本发明的范围内。
虽然说明了本发明的几个实施方式，但这些实施方式为示例，不用于限定发明的范围。这些新的实施方式能够以其他的各种形式实施，在不脱离发明的宗旨的范围，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围和宗旨中，并且也包含在权利要求书记载的发明及其等同的范围内。

Claims (10)

1.一种半导体装置，其特征在于，具备：
第一导电型的第一半导体区域；
多个控制电极，设置在所述第一半导体区域之上，在第一方向上相互分离；
多个导电部，设置在所述多个控制电极当中的第一控制电极和与所述第一控制电极相邻的第二控制电极之间；
第二导电型的第二半导体区域，设置在所述第一半导体区域之上；
第一导电型的第三半导体区域，设置在所述第二半导体区域之上；
第一导电型的第四半导体区域，设置在所述第一半导体区域和所述第二半导体区域之间；
第二导电型的第五半导体区域，设置在所述第一半导体区域的与所述第二半导体区域相反的一侧；
第一绝缘膜，设置在所述多个控制电极的每个与所述第一半导体区域、所述第二半导体区域、所述第三半导体区域及所述第四半导体区域之间；
第二绝缘膜，设置在所述多个导电部的每个与所述第一半导体区域、所述第二半导体区域及所述第四半导体区域之间；
第一电极，与所述第二半导体区域、所述第三半导体区域及所述多个导电部导通；以及
第二电极，与所述第五半导体区域导通。
2.根据权利要求1所述的半导体装置，其特征在于，
所述多个导电部在所述第一方向上的间隔比所述第一控制电极和所述多个导电部当中的与所述第一控制电极相邻的第一导电部之间在所述第一方向上的间隔大。
3.根据权利要求1所述的半导体装置，其特征在于，
所述第四半导体区域具有：
第一部分，设置在所述多个导电部之间；以及
第二部分，位于所述第一控制电极和所述多个导电部当中的与所述第一控制电极相邻的第一导电部之间；
所述第一部分的杂质浓度比所述第二部分的杂质浓度高。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第二半导体区域具有：
第三部分，设置在所述多个导电部之间；以及
第四部分，位于所述第一控制电极和所述多个导电部当中的与所述第一控制电极相邻的第一导电部之间；
所述第三部分的杂质浓度比所述第四部分的杂质浓度低。
5.根据权利要求1所述的半导体装置，其特征在于，
所述多个导电部具有：
第一导电部，与所述第一控制电极相邻；
第三导电部，与所述第二控制电极相邻；以及
第二导电部，设置在所述第一导电部和所述第三导电部之间；
所述第二导电部的深度比所述第一导电部的深度以及所述第三导电部的深度深。
6.根据权利要求1所述的半导体装置，其特征在于，
在所述多个导电部之间，所述第二半导体区域与所述第一半导体区域相接触。
7.根据权利要求1所述的半导体装置，其特征在于，
所述第四半导体区域具有：
第一部分，设置在所述多个导电部之间；以及
第二部分，位于所述第一控制电极和所述多个导电部当中的与所述第一控制电极相邻的第一导电部之间；
所述第一部分的深度比所述第二部分的深度深。
8.根据权利要求1所述的半导体装置，其特征在于，
所述第二半导体区域具有：
第三部分，设置在所述多个导电部之间；以及
第四部分，位于所述第一控制电极和所述多个导电部当中的与所述第一控制电极相邻的第一导电部之间；
所述第三部分的深度比所述第四部分的深度深。
9.根据权利要求1所述的半导体装置，其特征在于，
在所述多个导电部当中相邻的2个所述导电部之间的区域为多个的情况下，所述第四半导体区域设置在所述多个区域当中的至少1个区域。
10.根据权利要求1所述的半导体装置，其特征在于，
在所述第一控制电极和所述多个导电部当中的与所述第一控制电极相邻的导电部之间、以及所述第二控制电极和所述多个导电部当中的与所述第二控制电极相邻的导电部之间，所述第一半导体区域与所述第二半导体区域相接触。
CN201410017484.0A 2013-10-01 2014-01-14 半导体装置 Pending CN104518015A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013206742A JP2015072950A (ja) 2013-10-01 2013-10-01 半導体装置
JP2013-206742 2013-10-01

Publications (1)

Publication Number Publication Date
CN104518015A true CN104518015A (zh) 2015-04-15

Family

ID=52739240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410017484.0A Pending CN104518015A (zh) 2013-10-01 2014-01-14 半导体装置

Country Status (3)

Country Link
US (1) US20150091055A1 (zh)
JP (1) JP2015072950A (zh)
CN (1) CN104518015A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449741A (zh) * 2015-08-06 2017-02-22 常州中明半导体技术有限公司 一种绝缘栅双极型晶体管器件结构
CN107112358A (zh) * 2015-07-16 2017-08-29 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107611176A (zh) * 2016-07-12 2018-01-19 英飞凌科技股份有限公司 在漂移体积中具有p层的n沟道双极型功率半导体器件
WO2023115872A1 (zh) * 2021-12-22 2023-06-29 苏州东微半导体股份有限公司 Igbt器件及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6353804B2 (ja) * 2015-03-27 2018-07-04 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP2017022311A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6509674B2 (ja) * 2015-08-10 2019-05-08 株式会社東芝 半導体装置
US20180204909A1 (en) * 2015-08-26 2018-07-19 Mitsubishi Electric Corporation Semiconductor device
JP2017045874A (ja) * 2015-08-27 2017-03-02 株式会社東芝 半導体装置
JP6507112B2 (ja) 2016-03-16 2019-04-24 株式会社東芝 半導体装置
JP6677615B2 (ja) 2016-09-20 2020-04-08 株式会社東芝 半導体装置
US10319808B2 (en) 2017-04-03 2019-06-11 Fuji Electric Co., Ltd. Semiconductor device
DE102017129955B4 (de) * 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
JP7115000B2 (ja) * 2018-04-04 2022-08-09 富士電機株式会社 半導体装置
JP7199270B2 (ja) 2019-03-20 2023-01-05 株式会社東芝 半導体装置及び半導体回路
JP7346170B2 (ja) 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
JP6806213B2 (ja) * 2019-10-02 2021-01-06 三菱電機株式会社 半導体素子
JP7364488B2 (ja) * 2020-02-05 2023-10-18 株式会社東芝 半導体装置
JP7384750B2 (ja) 2020-06-10 2023-11-21 株式会社東芝 半導体装置
CN112151600B (zh) * 2020-10-29 2023-04-28 湖南国芯半导体科技有限公司 一种功率半导体器件的元胞结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050179083A1 (en) * 2002-06-19 2005-08-18 Kabushiki Kaisha Toshiba Semiconductor device
CN101582443A (zh) * 2008-05-13 2009-11-18 三菱电机株式会社 半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050179083A1 (en) * 2002-06-19 2005-08-18 Kabushiki Kaisha Toshiba Semiconductor device
CN101582443A (zh) * 2008-05-13 2009-11-18 三菱电机株式会社 半导体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112358A (zh) * 2015-07-16 2017-08-29 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106449741A (zh) * 2015-08-06 2017-02-22 常州中明半导体技术有限公司 一种绝缘栅双极型晶体管器件结构
CN106449741B (zh) * 2015-08-06 2019-04-05 常州中明半导体技术有限公司 一种绝缘栅双极型晶体管器件结构
CN107611176A (zh) * 2016-07-12 2018-01-19 英飞凌科技股份有限公司 在漂移体积中具有p层的n沟道双极型功率半导体器件
CN107611176B (zh) * 2016-07-12 2021-03-26 英飞凌科技股份有限公司 在漂移体积中具有p层的n沟道双极型功率半导体器件
WO2023115872A1 (zh) * 2021-12-22 2023-06-29 苏州东微半导体股份有限公司 Igbt器件及其制造方法

Also Published As

Publication number Publication date
JP2015072950A (ja) 2015-04-16
US20150091055A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
CN104518015A (zh) 半导体装置
CN108389901B (zh) 一种载流子存储增强型超结igbt
CN100452428C (zh) 沟槽栅极场效应器件
US7989885B2 (en) Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
US8975690B2 (en) Semiconductor device
CN108389902B (zh) 一种含有背面槽栅的逆导型igbt
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN104871312A (zh) 半导体装置
US9571087B2 (en) Method of operating a reverse conducting IGBT
CN102403339A (zh) 半导体装置
JP2000260984A (ja) 高耐圧半導体素子
US9318590B2 (en) IGBT using trench gate electrode
CN106920842B (zh) 一种具有载流子存储层的槽型soi ligbt
CN103477437B (zh) 功率半导体装置
US20120161224A1 (en) Semiconductor Device Including Diode
CN103715238A (zh) 一种超低比导通电阻的横向高压器件
CN109923663A (zh) 半导体装置
CN103681668A (zh) 半导体装置
CN107482058B (zh) 一种具有载流子存储层的薄soi ligbt器件
CN102254930A (zh) 半导体装置及其制造方法
CN102456690B (zh) 半导体器件及其制造方法
CN108365007A (zh) 绝缘栅双极型晶体管
CN103872097B (zh) 功率半导体设备及其制造方法
WO2023071308A1 (zh) 一种半导体器件及集成电路
CN109148572A (zh) 一种反向阻断型fs-gbt

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150415