ES2382185T3 - Dispositivo semiconductor de potencia - Google Patents

Dispositivo semiconductor de potencia Download PDF

Info

Publication number
ES2382185T3
ES2382185T3 ES10167819T ES10167819T ES2382185T3 ES 2382185 T3 ES2382185 T3 ES 2382185T3 ES 10167819 T ES10167819 T ES 10167819T ES 10167819 T ES10167819 T ES 10167819T ES 2382185 T3 ES2382185 T3 ES 2382185T3
Authority
ES
Spain
Prior art keywords
layer
additional
enrichment
collector
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10167819T
Other languages
English (en)
Inventor
Friedhelm Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Research Ltd Switzerland
ABB Research Ltd Sweden
Original Assignee
ABB Research Ltd Switzerland
ABB Research Ltd Sweden
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Research Ltd Switzerland, ABB Research Ltd Sweden filed Critical ABB Research Ltd Switzerland
Application granted granted Critical
Publication of ES2382185T3 publication Critical patent/ES2382185T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Dispositivo semiconductor de potencia bipolar (1) con un electrodo de emisor (11) que se dispone sobre un lado de emisor (12) y un electrodo de colector (15) que se dispone sobre un lado de colector (16), que se encuentra opuesto al lado de emisor (12), teniendo dicho dispositivo un electrodo de puerta en trinchera (2) y una estructura con una pluralidad de capas de diferentes tipos de conductividad, electrodo de puerta en trinchera (2) y capas que se disponen en planos paralelos al lado de emisor (12), comprendiendo cada uno un fondo, que se dispone a una maxima distancia con respecto al lado de emisor (12), hasta la que se extiende el electrodo de puerta (2) o la capa, que comprende: - al menos una zona de fuente (3) de un primer tipo de conductividad, que se dispone sobre el lado de emisor (12) y que esta en contacto con el electrodo de emisor (11), - una capa de base (4) de un segundo tipo de conductividad, que se dispone sobre el lado de emisor (12), rodea la al menos una zona de fuente (3) y esta en contacto con el electrodo de emisor (11) y la al menos una zona de fuente (3), - una capa de colector (8) del segundo tipo de conductividad, que se dispone sobre el lado de colector (16) y que esta en contacto con el electrodo de colector (15), - una capa de arrastre (7) del primer tipo de conductividad que se dispone entre la capa de base (4) y la capa de colector (8), - el electrodo de puerta en trinchera (2), que se dispone en el mismo plano que la capa de base (4), electrodo de puerta en trinchera (2) que se aisla electricamente con respecto a la zona de fuente (3), la capa de base (4) y la capa de arrastre (7) mediante una capa de aislamiento (25) y electrodo de puerta en trinchera (2) que comprende un fondo de puerta (211), - una capa de enriquecimiento (5) del primer tipo de conductividad y una capa de pozo (6) del segundo tipo de conductividad, que se disponen entre la capa de base (4) y la capa de arrastre (7), en el que la capa de enriquecimiento (5) es contigua a la capa de base (4) hacia el lado de colector (16) y en el que la capa de pozo (6) es contigua a la capa de enriquecimiento (5) hacia el lado de colector (16), caracterizado por que el dispositivo (1) comprende ademas - una capa de pozo adicional (62) del segundo tipo de conductividad, que es contigua a la capa de arrastre (7) hacia el lado de emisor (12), y - una capa de enriquecimiento adicional (52) del primer tipo de conductividad, que es contigua a la capa de pozo adicional (62) hacia el lado de emisor (12) y que se extiende hasta un fondo de capa de enriquecimiento adicional (531), y por que el fondo de puerta (211) se encuentra mas cerca del lado de colector (16) que el fondo de capa de enriquecimiento adicional (531).

Description

Dispositivo semiconductor de potencia
5 Campo de la técnica
La invención se refiere al campo de la electrónica de potencia y, más particularmente, a un dispositivo semiconductor de potencia de acuerdo con el preámbulo de la reivindicación 1.
Antecedentes de la técnica
En el documento “A dual gate emissor switched thyristor (DTG-EST) with dual trenched gate electrode and different gate oxide thickness” de D. Kim y col., Microelectronic Engineering 70 (2003), 50-57 se describe un tiristor conmutado por emisor (EST) de la técnica anterior con una estructura de puerta en trinchera. Un EST de este tipo es
15 un dispositivo semiconductor de potencia bipolar 1’ con un electrodo de emisor 11 sobre un lado de emisor 12 de una oblea y un electrodo de colector 15 sobre un lado de colector 16 de la oblea, que se encuentra opuesto al lado de emisor 12. El EST comprende una zona de fuente de dopado n 3 y una capa de base de dopado p sobre el lado de emisor 12. El electrodo de puerta en trinchera 2 se dispone en el mismo plano que la capa de base 4 y éste se aísla eléctricamente con respecto a la zona de fuente 3 y la capa de base 4 mediante una capa de aislamiento 25. Una capa de enriquecimiento de dopado n 5, una capa de pozo de dopado p 6 y una capa de arrastre 7 se disponen en sucesión sobre la capa de base 4. Una capa de colector de dopado p 8 se dispone sobre la capa de arrastre 7 hacia el lado de colector 16 y está en contacto con el electrodo de colector 15.
Las capas se disponen en planos paralelos al lado de emisor 12 y cada capa comprende un fondo, que es la
25 máxima distancia hasta la que se extiende la capa desde el lado de emisor 12. La capa de pozo de dopado p 6 comprende un fondo de capa de pozo 611, que se encuentra más cerca del lado de emisor 12 que el fondo de puerta 211.
La capa de enriquecimiento de dopado n 5 es flotante, mientras que la capa de base 4 y la capa de pozo 6 se conectan en una tercera dimensión y están de este modo en cortocircuito.
El EST tiene un MOSFET de paso a estado de conducción entre la capa de enriquecimiento 5, la capa de pozo 6 y la capa de arrastre 7. Un MOSFET de paso a estado de corte se forma entre la zona de fuente 3, la capa de base 4 y la capa de enriquecimiento flotante 5.
35 Los diseños de EST en trinchera tal como se muestran en la figura 1 se basan en la introducción de una capa de enriquecimiento de tipo n 5 en la célula de MOS para permitir un funcionamiento de tiristor con la caída de voltaje de estado de conducción más baja posible; en el presente caso, la capa de enriquecimiento actúa como una capa de emisor de tipo n flotante con un dopado hasta y superior a 1.018 cm-3. Un dopado más débil de la capa de enriquecimiento da lugar a que el EST en trinchera funcione en su modo de IGBT caracterizado por un aumento del voltaje en estado de conducción y la aparición gradual de la saturación de corriente de colector. En el presente caso de diseño, la capa de enriquecimiento actúa para mejorar la difusión de portadores y para aumentar el efecto PIN. Para obtener saturación de corriente en un EST en trinchera hasta altos voltajes colector-emisor y una gran área de funcionamiento seguro (SOA), el dopado de la capa de enriquecimiento ha de limitarse a unos niveles cerca de
45 1.016 cm-3; esto limita el rendimiento de EST en trinchera a un nivel comparable con los transistores bipolares de puerta aislada en trinchera (IGBT) de la técnica anterior, que emplean capas de enriquecimiento de tipo n. En un IGBT en trinchera, la capa de enriquecimiento 5 introduce un campo eléctrico de pico cerca de la unión, limitando de este modo la capacidad de avalancha del dispositivo.
Divulgación de la invención
Un objeto de la invención es la provisión de un dispositivo semiconductor de potencia bipolar que supere las limitaciones tanto de los EST en trinchera como de los IGBT en trinchera con respecto a la compensación entre el voltaje en estado de conducción y la saturación de corriente de colector (a la que se hace referencia también como
55 capacidad de cortocircuito). En otras palabras, es un objeto la provisión de un dispositivo con bajo voltaje en estado de conducción y, al mismo tiempo, saturación de corriente.
El presente objeto se consigue mediante un dispositivo semiconductor bipolar de potencia de acuerdo con la reivindicación 1.
El dispositivo semiconductor de potencia bipolar de la invención comprende un electrodo de emisor y un electrodo de puerta sobre un lado de emisor y un electrodo de colector sobre un lado de colector, que se encuentra opuesto al lado de emisor. El dispositivo tiene una estructura con una pluralidad de capas de diferentes tipos de conductividad. El electrodo de puerta en trinchera y las capas se disponen en planos paralelos al lado de emisor, comprendiendo
65 cada uno un fondo, que se dispone en una máxima distancia, hasta la que se extiende la capa, desde el lado de emisor. El dispositivo comprende las siguientes capas:
-
al menos una zona de fuente de un primer tipo de conductividad, que se dispone sobre el lado de emisor y que está en contacto con el electrodo de emisor,
-
una capa de base de un segundo tipo de conductividad, que se dispone sobre el lado de emisor, rodea la al 5 menos una zona de fuente y está en contacto con el electrodo de emisor y la al menos una zona de fuente,
-
una capa de colector del segundo tipo de conductividad, que se dispone sobre el lado de colector y que está en contacto con el electrodo de colector,
-
una capa de arrastre del primer tipo de conductividad que se dispone entre la capa de base y la capa de colector,
-
un electrodo de puerta en trinchera, que se dispone en el mismo plano que la capa de base y comprende un fondo de puerta, electrodo de puerta en trinchera que se aísla eléctricamente con respecto a la zona de fuente, 15 la capa de base y la capa de arrastre mediante una capa de aislamiento,
-
una capa de enriquecimiento del primer tipo de conductividad y una capa de pozo del segundo tipo de conductividad, que se disponen entre la capa de base y la capa de arrastre, en el que la capa de enriquecimiento es una capa flotante, que es contigua a la capa de base hacia el lado de colector, en el que la capa de pozo es contigua a la capa de enriquecimiento hacia el lado de colector,
-
una capa de pozo adicional, que es contigua a la capa de arrastre hacia el lado de emisor,
-
una capa de enriquecimiento adicional, que es contigua a la capa de pozo adicional hacia el lado de emisor y 25 que comprende un fondo de capa de enriquecimiento adicional, y
-
en el que el fondo de puerta se encuentra más cerca del lado de colector que el fondo de capa de enriquecimiento adicional.
La porción principal del semiconductor entre dos paredes en trinchera verticales vecinas se llena de una pila dispuesta en horizontal de capas dopadas de forma alternativa. Esta pila puede considerarse como un sistema de superunión horizontal (SJ), mientras que su funcionalidad en el dispositivo de la invención se desvía del funcionamiento de los dispositivos de potencia de SJ convencionales. Obsérvese que el flujo de corriente principal es perpendicular con respecto a la orientación de la multitud de uniones PN. De acuerdo con los principios de las 35 capas de arrastre de SJ, los dopados de las capas alternas del primer y el segundo tipo de conductividad (todos de pozo y de enriquecimiento) puede aumentarse por encima del nivel de 1.017 cm-3 sin incurrir en el peligro de ruptura prematura. Esto es de una importancia particular a lo largo de los canales verticales del electrodo en trinchera en los que una capa de empobrecimiento de MOS se forma repetidamente durante el funcionamiento del dispositivo. El diseño de la pila de capas horizontales de acuerdo con (o cerca de) las reglas de diseño de SJ (equilibrio de cargas a través de la totalidad de capas dopadas de forma alterna) permite acoplar el estrangulamiento de canal de MOS desde la capa de base 4 hasta el empobrecimiento en la unión entre la capa de pozo y la capa de arrastre. Una característica de diseño de este tipo permite la saturación de corriente de colector hasta unos voltajes colectoremisor muy altos. Por otro lado, una polarización de puerta positiva en el estado de conducción coloca la pila de capas horizontales en un estado de baja resistencia, lo que añade baja resistividad óhmica (obtenida con un alto 45 dopado de capa) y una interacción bipolar de bajo nivel (plasma, exceso de carga de base) entre las capas (el mismo principio que en un tiristor en conducción, superando no obstante la limitación común de cuatro capas). En conclusión, la característica principal del dispositivo de la invención permite una distribución de corriente muy uniforme y homogénea en la zona de meseta entre dos trincheras a una mínima caída de voltaje y con mínima estimulación por un plasma bipolar. El dispositivo de la invención con capa de pozo y enriquecimiento adicional muestra con las mismas propiedades geométricas y las misma tecnología (por ejemplo, capa amortiguadora) que un IGBT de la técnica anterior un voltaje en estado de conducción ventajoso, que es menos de 1 V, en comparación con el dispositivo de la técnica anterior con aproximadamente 1,9 V, es decir, una mejora de aproximadamente un 50 %. La capa de pozo, así como la capa de pozo adicional más cerca de la capa de colector del dispositivo, pueden usarse ventajosamente para convertir la pila de capas de SJ horizontales en una capa de arrastre de SJ vertical.
55 Con la presente opción, las pérdidas de paso a estado de corte del dispositivo de la invención pueden reducirse por un factor de hasta tres.
Las capas de superunión apiladas en horizontal en forma de capa(s) de pozo y capa(s) de enriquecimiento apiladas en la célula de MOS esquivan el campo eléctrico de pico cerca de la unión. Mediante la introducción repetitiva de capa de enriquecimiento adicional y pozo adicional, la concentración de dopado para cada capa puede enriquecerse de tal modo que se potencia la conductividad óhmica y de este modo unas mejores propiedades de difusión de portadores que superan las posibilidades de la capa de enriquecimiento de tipo n convencional por debajo de la capa de base p de IGBT en trinchera. Por lo tanto, las pérdidas en estado de conducción se reducen.
65 Teniendo una alta concentración de dopado de las capas de enriquecimiento adicionales, el plasma se difunde (se consigue una difusión de plasma múltiple). Incluso en la parte de capa de base y zona de fuente del dispositivo e incluso estas capas se forman como una estructura de tipo meseta la corriente fluye principalmente en una dirección perpendicular al lado de emisor, es decir, en una dirección unidimensional.
Adicionalmente, el dispositivo puede comprender uno o más conjunto(s) de capa(s) de enriquecimiento más 5 adicional(es) y capa(s) de pozo más adicional(es), que se apilan entre la capa de pozo y la capa de enriquecimiento adicional. Estas capas potencian adicionalmente los efectos que se mencionan anteriormente.
La conductividad total de las células de MOS de la invención es una mezcla de conducción óhmica y bipolar con una cuota de participación muy alta de la parte óhmica; Esto permite una rápida dinámica debido a la baja cantidad de modulación de portadores bipolar de lado de emisor.
La característica de la(s) capa(s) de enriquecimiento adicional(es) y capa(s) de pozo adicional(es) puede combinarse con una estructura de superunión, en la que la capa de pozo adicional comprende un fondo de capa de pozo adicional, que se dispone más cerca del lado de colector que el fondo de puerta. Teniendo un fondo de capa de 15 pozo adicional cerca del fondo de puerta o incluso más cerca del lado de colector que el fondo de puerta, se reducen
o incluso se evitan los altos campos eléctricos de pico en la esquina en trinchera, lo que reduce adicionalmente de este modo las pérdidas de conmutación del dispositivo.
La disposición de las capas de enriquecimiento y de pozo apiladas da como resultado un acoplamiento del empobrecimiento en la unión PN de arriba con el empobrecimiento de la capa de arrastre n (base de superunión vertical); el dispositivo puede diseñarse, por lo tanto, para proporcionar una capacidad de saturación de corriente y de cortocircuito.
Breve descripción de los dibujos
25 La materia objeto de la invención se explicará en más detalle en el siguiente texto, con referencia a los dibujos adjuntos, en los que:
la figura 1 muestra un tiristor conmutado por emisor en trinchera de la técnica anterior; la figura 2 muestra una primera realización de un dispositivo bipolar de la invención; la figura 3 muestra una realización adicional de un dispositivo bipolar de la invención con un conjunto de una
capa de enriquecimiento más adicional y una capa de pozo más adicional; la figura 4 muestra una realización adicional de un dispositivo bipolar de la invención con dos conjuntos de una capa de enriquecimiento más adicional y una capa de pozo más adicional; 35 la figura 5 muestra una realización adicional de un dispositivo bipolar de la invención con más conjuntos de una capa de enriquecimiento más adicional y una capa de pozo más adicional; la figura 6 muestra una realización adicional de un dispositivo bipolar de la invención con un fondo de capa de pozo adicional, que se encuentra más cerca del lado de colector que el fondo de puerta;
la figura 7 y 8 muestran unas realizaciones adicionales de dispositivos bipolares de la invención con un fondo de capa de pozo adicional, que se encuentra más cerca del lado de colector que el fondo de puerta y la capa de pozo adicional extendiéndose hasta una zona entre el electrodo de puerta y la capa de arrastre;
la figura 9 muestra una realización adicional de un dispositivo bipolar de la invención con un fondo de capa de pozo adicional, que se encuentra más cerca del lado de colector que el fondo de puerta y una 45 capa de conexión dispuesta de forma lateral con respecto al electrodo de puerta en trinchera y que
es contigua al electrodo de puerta en trinchera;
la figura 10 muestra una realización adicional de un dispositivo bipolar de la invención con un fondo de capa de pozo adicional, que se encuentra más cerca del lado de colector que el fondo de puerta y un conjunto de una capa de enriquecimiento más adicional y una capa de pozo más adicional;
la figura 11 muestra una realización adicional de un dispositivo bipolar de la invención con un fondo de capa de pozo adicional, que se encuentra más cerca del lado de colector que el fondo de puerta y una pluralidad de conjuntos de una capa de enriquecimiento más adicional y una capa de pozo más adicional;
la figura 12 muestra una realización adicional de un dispositivo bipolar de la invención sin una capa 55 amortiguadora; y la figura 13 muestra una realización adicional de un dispositivo bipolar de la invención con una capa de ánodo que se dispone a continuación de la capa de colector; y la figura 14 muestra una realización adicional de un dispositivo bipolar de la invención con un fondo de capa de pozo, que se encuentra más cerca del lado de colector que el fondo de puerta; y
la figura 15 muestra una realización adicional de un dispositivo bipolar de la invención con una disposición repetitiva de electrodos de puerta en trinchera con capas de pozo y capas de enriquecimiento entre las mismas.
Los símbolos de referencia que se usan en las figuras y su significado se resumen en la lista de símbolos de referencia. En general, se dan los mismos símbolos de referencia a partes similares o de funcionamiento similar. SE
65 pretende que las realizaciones descritas sean ejemplos y no han de limitar la invención.
Modos para llevar a cabo la invención
La figura 2 muestra un dispositivo semiconductor de potencia bipolar 1 de la invención con un electrodo de emisor 11 que se dispone sobre un lado de emisor 12 y un electrodo de colector 15 que se dispone sobre un lado de 5 colector 16, que se encuentra opuesto al lado de emisor 12.
El dispositivo tiene un electrodo de puerta en trinchera 2 y una estructura con una pluralidad de capas de diferentes tipos de conductividad, electrodo de puerta en trinchera 2 y capas que se disponen en planos paralelos al lado de emisor 12, comprendiendo cada uno un fondo en un plano paralelo al lado de emisor 12, que se dispone a una máxima distancia con respecto al lado de emisor 12, hasta la que se extiende la capa o puerta.
El dispositivo comprende:
-
al menos una zona de fuente de dopado n 3, que se dispone sobre el lado de emisor 12 y que está en contacto 15 con el electrodo de emisor 11,
-
una capa de base de dopado p 4, que se dispone sobre el lado de emisor 12, rodea la al menos una zona de fuente 3 y está en contacto con el electrodo de emisor 11 y la al menos una zona de fuente 3,
-
una capa de colector de dopado p 8, que se dispone sobre el lado de colector 16 y que está en contacto con el electrodo de colector 15,
-
una capa de arrastre de dopado n 7 que se dispone entre la capa de base 4 y la capa de colector 8,
25 -el electrodo de puerta en trinchera 2, que se dispone en el mismo plano que la capa de base y comprende un fondo de puerta 211, electrodo de puerta en trinchera 2 que se aísla eléctricamente con respecto a la zona de fuente 3, la capa de base 4 y la capa de arrastre 7 mediante una capa de aislamiento 25,
-
una capa de enriquecimiento de dopado n 5 y una capa de pozo de dopado p 6, que se disponen entre la capa de base 4 y la capa de arrastre 7, en el que la capa de enriquecimiento 5 es contigua a la capa de base 4 hacia el lado de colector 16, en el que la capa de pozo 6 es contigua a la capa de enriquecimiento 5 hacia el lado de colector 16,
-
una capa de pozo adicional de dopado p 62, que es contigua a la capa de arrastre 7 hacia el lado de emisor 12,
35 -y una capa de enriquecimiento adicional de dopado n 52, que es contigua a la capa de pozo adicional 62 hacia el lado de emisor 12 y que comprende un fondo de capa de enriquecimiento adicional 531, que es la máxima distancia con respecto al lado de emisor 12, hasta la que la capa de enriquecimiento adicional 52 se extiende en una profundidad de capa de enriquecimiento adicional 53
en el que el fondo de puerta 211 se encuentra más cerca del lado de colector 16 que el fondo de capa de enriquecimiento adicional 531.
El dispositivo 1 comprende además una capa amortiguadora de dopado n 75, que se dispone entre la capa de
45 arrastre 7 y la capa de colector 8. La capa amortiguadora 75 tiene una concentración de dopado más elevada que la capa de arrastre 7.
Con “mismo plano” se pretende indicar que existen unos planos superpuestos (paralelos al lado de emisor), en los que, por ejemplo, se disponen el electrodo de puerta en trinchera 2 y la capa de base 4, pero no es necesario que la capa y puerta tengan el mismo espesor.
La capa de enriquecimiento 5 y la capa de enriquecimiento adicional 52 son capas flotantes, que no están conectadas entre sí en la tercera dimensión. La tercera dimensión será un plano perpendicular al lado de emisor 12.
55 La figura 15 muestra una disposición repetitiva de electrodos de puerta en trinchera 2 con las capas de pozo 6, 62 y capas de enriquecimiento 5, 52 de la invención entre las mismas. La estructura, tal como se muestra en la figura 2 o cualquiera de las figuras 3 a 14, puede repetirse sobre una oblea de tal modo que el dispositivo comprende una pluralidad de dos o más electrodos de puerta en trinchera 2 con capas de enriquecimiento (es decir, la capa de enriquecimiento 5, la capa de enriquecimiento adicional 52, y, de estar presente(s), las capa(s) de enriquecimiento más adicional(es) 55, 55’) así como las capas de pozo (es decir, la capa de pozo 6, la capa de pozo adicional 62, y, de estar presente(s), las capa(s) de pozo más adicional(es) 65, 65’).
La figura 3 muestra otra realización de un dispositivo de la invención, que comprende además un conjunto de una capa de enriquecimiento más adicional 55 y una capa de pozo más adicional 65. La capa de enriquecimiento más 65 adicional 55 y la capa de pozo más adicional 65 se apilan entre la capa de pozo 6 y la capa de enriquecimiento adicional 52. La capa de enriquecimiento más adicional 55 se dispone más cerca del lado de emisor 12 que la capa
de pozo más adicional 65.
Tal como se muestra en la figura 4 el dispositivo de la invención puede comprender también dos o, tal como se muestra en la figura 5, más conjuntos 56’ de capas de enriquecimiento más adicionales 55 y capas de pozo más
5 adicionales 65. Para cada conjunto 56, 56’ la capa de enriquecimiento más adicional 55 se dispone más cerca del lado de emisor 12 que la capa de pozo más adicional 65. Para todos los casos, una capa de dopado n se dispone entre el electrodo de puerta en trinchera 2 y la capa de colector 8 y separa de este modo la capa de colector 8 con respecto al electrodo de puerta 2.
La capa de enriquecimiento 5, la capa de enriquecimiento adicional 52 y en el caso de la presencia de una capa de enriquecimiento más adicional 55 o unas capas de enriquecimiento más adicionales 55’, tales capas tienen una concentración de dopado más elevada que la capa de arrastre 7.
La figura 6 muestra otra realización de un dispositivo de la invención, en el que la capa de pozo adicional 62
15 comprende un fondo de capa de pozo adicional 631, que se dispone más cerca del lado de colector 16 que el fondo de puerta 211. El fondo de capa de pozo adicional 631 es la máxima distancia con respecto al lado de emisor 12, hasta la que se extiende la capa de pozo adicional 62 en una profundidad de capa de pozo adicional 63.
Teniendo una capa de pozo adicional profunda 62 de este tipo, existe un espacio entre la capa de aislamiento 25 en la del fondo de puerta en trinchera 211 y la capa de arrastre 7. El fondo de puerta 211 se encuentra en una profundidad de puerta 21. De este modo, se prevé un espacio entre el electrodo de puerta en trinchera 2 y la capa de arrastre 7. En este espacio, que se encuentra en una proyección ortogonal del electrodo de puerta hacia el lado de colector 16, es decir, entre el electrodo de puerta 2 y la capa de arrastre 7, se dispone una capa de conexión 58 del primer tipo de conductividad de tal modo que ésta es contigua a la capa de aislamiento 25 y la capa de arrastre 7
25 de tal modo que se forma un canal n entre el electrodo de puerta en trinchera 2 y la capa de arrastre 7. Mediante una capa de pozo adicional profunda 52 de este tipo, las pérdidas de conmutación se reducen sin tener influencia sobre las pérdidas en estado de conducción.
En la figura 6, la capa de conexión 58 se dispone en el mismo plano que la capa de pozo adicional 62 dentro de un área entre el electrodo de puerta 2 y la capa de arrastre 7. En la figura 6 la capa de conexión 58 tiene la misma anchura que la capa de aislamiento 25 en los lados laterales del electrodo de puerta en trinchera 2, de tal modo que la capa de pozo adicional 62 se limita a un área lateral a la capa de aislamiento 25. Alternativamente, la capa de conexión 58 puede tener una anchura más pequeña, tal como se muestra en la figura 7, de tal modo que la capa de pozo adicional 62 se extiende al interior del área entre el fondo de puerta 211 del electrodo de puerta en trinchera 2
35 y la capa de arrastre 7. Por supuesto, la capa de conexión 58 puede tener también una anchura más grande, de tal modo que la capa de conexión 58 se extiende lateralmente con respecto al electrodo de puerta en trinchera 2.
En otra realización, el dispositivo comprende una combinación del fondo de capa de pozo adicional 631 que se dispone más cerca del lado de colector 16 que el fondo de puerta 211 y un conjunto de capa de enriquecimiento más adicional 55’ y una capa de pozo más adicional 65’, tal como se muestra en la figura 10. De nuevo, tal como se muestra en la figura 11, el espacio en los lados laterales del electrodo de puerta en trinchera 2 puede llenarse completamente con conjuntos de capas de enriquecimiento más adicionales 55’ y capas de pozo más adicionales 65’.
45 Alternativamente a la disposición de la capa de conexión 58 por debajo del electrodo de puerta en trinchera 2, la capa de conexión 58 puede disponerse de forma lateral con respecto al electrodo de puerta en trinchera, pero de forma contigua a la capa de aislamiento 25 en un lugar tal que ésta se dispone en un lado lateral del electrodo de puerta en trinchera 2 (figura 9). También en el presente caso, la capa de conexión 58 forma un canal n entre el electrodo de puerta en trinchera 2 y la capa de arrastre 7.
En el dispositivo que se muestra en la figura 12, la capa de arrastre 7 es contigua a la capa de colector 8, de tal modo que no está presente capa amortiguadora 75 alguna.
El dispositivo 1 puede diseñarse también como dispositivo bipolar de conducción inversa con una capa de ánodo de
55 dopado n 85, que se dispone en el mismo plano y a continuación de la capa de colector 8 y tiene una concentración de dopado más elevada que la capa de arrastre 7 (figura 13). La capa de ánodo 85 puede comprender una pluralidad de regiones de dopado n, entre las que se dispone la capa de colector 8 con una pluralidad de regiones de dopado p. Las regiones de dopado n y las regiones de dopado p, respectivamente, o bien pueden comprender unas regiones interconectadas o bien las regiones están separadas entre sí por la capa del otro tipo de conductividad. El área total de la capa de ánodo 85 en un plano paralelo al lado de colector 16 es típicamente menos de un 25 %, menos de un 10 % del área total o incluso menos de un 5 %. El área total es la suma del área de la capa de ánodo 85 y la capa de colector 8.
Todas las capas de enriquecimiento (es decir, la capa de enriquecimiento 5, la capa de enriquecimiento adicional 52
65 y, de estar presente(s), la(s) capa(s) de enriquecimiento más adicional(es) 55, 55’) así como todas las capas de pozo (es decir, la capa de pozo 6, la capa de pozo adicional 62 y, de estar presente(s), la capa(s) de pozo más adicional(es) 65, 65’) pueden tener el mismo espesor. El espesor de la capa de pozo adicional 64 se mide entre el fondo de capa de enriquecimiento adicional 531 y como máximo hasta el fondo de puerta 211. Esto quiere decir que, si la capa de pozo adicional 62 tiene un fondo 631, que está más lejos con respecto al lado de colector 16 que el fondo de puerta 211, la distancia entre el fondo de capa de enriquecimiento adicional 531 y el fondo de capa de pozo
5 adicional 631 se toma como la capa de pozo adicional espesor 64.
Si la capa de pozo adicional 62 tiene un fondo 631, que se encuentra más cerca del lado de colector 16 que el fondo de puerta 211, entonces la diferencia entre el fondo de capa de enriquecimiento adicional 531 y el fondo de puerta 211 se toma como la capa de pozo adicional espesor 64.
En otra realización, todas las capas de enriquecimiento 5, 52, 55, 55’ y todas las capas de pozo 6, 62, 65, 65’ tienen la misma concentración de dopado. También en el presente caso, la concentración de dopado de la capa de pozo adicional 62 se mide entre el fondo de capa de enriquecimiento adicional 531 y como máximo hasta el plano, en el que se dispone el fondo de puerta 211. Esto quiere decir que, si la capa de pozo adicional 62 tiene un fondo, que
15 está más lejos con respecto al lado de colector 16 que el fondo de puerta 211, la concentración de dopado se mide entre el fondo de capa de enriquecimiento adicional 531 y el fondo de capa de pozo adicional 641. La concentración de dopado de cada capa de enriquecimiento/ pozo puede tener un valor de hasta, o incluso mayor que, 1.017 cm-3.
Si la capa de pozo adicional 62 tiene un fondo, que se encuentra más cerca del lado de colector 16 que el fondo de puerta 211, entonces la concentración de dopado se mide entre el fondo de capa de enriquecimiento adicional 531 y el fondo de puerta 211.
En una realización adicional la suma de todos los productos del espesor tni de las capas de enriquecimiento 5, 52, 55, 55’ multiplicada por su concentración de dopado Nni es la misma por un factor k que la suma de todos los
25 productos del espesor tpi de las capas de pozo 6, 62, 65, 65’ multiplicada por su concentración de dopado Npi. Con el índice “i” para el espesor y concentración de dopado se indica que se suma el producto espesor-concentración de dopado de todas las capas de enriquecimiento, o las capas de pozo respectivamente.
El espesor y la concentración de dopado de la capa de pozo adicional 64 se mide entre el fondo de capa de enriquecimiento adicional 531 y como máximo hasta el plano, en el que se dispone el fondo de puerta 211, tal como ya se ha explicado anteriormente.
Σ Npi tpi = k Σ Nni tni
35 k es un factor entre 0,5 y 2. Para conseguir una equivalencia más elevada entre los dopantes de las capas de enriquecimiento 5, 52, 55, 55’ y las capas de pozo 6, 62, 65, 65’, el factor k puede tener un valor entre 0,67 y 1,5.
En la figura 14, se muestra otro dispositivo de la invención que comprende una capa de enriquecimiento 5 y una capa de pozo 6. La capa de enriquecimiento 5 es contigua a la capa de base 4 hacia el lado de colector 16 y la capa de pozo 6 es contigua a la capa de enriquecimiento 5 hacia el lado de colector 16. En el presente caso, la capa de pozo 6 es directamente contigua a la capa de arrastre 7. La capa de pozo 6 tiene un fondo 611, que es la máxima distancia con respecto al lado de emisor 12, hasta la que se extiende la capa de pozo 6 en una profundidad de capa de pozo 61. El fondo de capa de pozo 611 se encuentra más cerca del lado de colector 16 que el fondo de puerta
211. Teniendo el fondo de capa de pozo 611 más cerca del lado de colector 16 que el fondo de puerta 211, se
45 reducen o incluso se evitan los altos campos eléctricos de pico en la esquina en trinchera, lo que reduce de este modo las pérdidas de conmutación del dispositivo. Si se añade al dispositivo una capa de enriquecimiento adicional 52 y una capa de pozo 62, esto da como resultado un dispositivo tal como se muestra en la figura 6. La capa de conexión 58 puede diseñarse de acuerdo con las explicaciones dadas anteriormente (en particular para las figuras 6 a 9).
Los dispositivos de la invención se fabrican a modo de ejemplo sobre una base de una oblea de silicio o GaN o SiC. Para fabricar un dispositivo bipolar de la invención, se prevé una oblea fabricada a modo de ejemplo de silicio o GaN
o SiC. En, o respectivamente sobre, una oblea de este tipo, las capas se forman típicamente por deposición, implantación o crecimiento epitaxial de partículas, seguido por difusión. Para formar el electrodo de puerta en
55 trinchera 2, las capas de enriquecimiento apiladas 5, 52, 55, 55’ y las capas de pozo 6, 62, 65, 65’ se retiran a continuación localmente para formar huecos, en los que posteriormente se crea el electrodo de puerta en trinchera.
En otra realización, los tipos de conductividad de las capas se conmutan, es decir, todas las capas del primer tipo de conductividad son de tipo p (por ejemplo, la zona de fuente) y todas las capas del segundo tipo de conductividad son de tipo n (por ejemplo, la zona de base).
Lista de referencias
1 dispositivo semiconductor bipolar 65 1’ dispositivo semiconductor bipolar de la técnica anterior
11 electrodo de emisor 12 lado de emisor 15 electrodo de colector 16 lado de colector
5 2 electrodo de puerta en trinchera 21 profundidad de puerta 211 fondo de puerta 25 capa de aislamiento 28 capa de aislamiento más
10 3 zona de fuente 4 capa de base 5 capa de enriquecimiento 52 capa de enriquecimiento adicional 53 profundidad de capa de enriquecimiento adicional
15 55, 55’ capa de enriquecimiento más adicional 56, 56’ conjunto 58 capa de conexión 6 capa de pozo 61 profundidad de capa de pozo
20 611 fondo de capa de pozo 62 capa de pozo adicional 63 profundidad de capa de pozo adicional 631 fondo de capa de pozo adicional 64 espesor de la capa de pozo adicional
25 65, 65’ capa de pozo más adicional 7 capa de arrastre 75 capa amortiguadora 8 capa de colector 85 capa de ánodo

Claims (11)

  1. REIVINDICACIONES
    1. Dispositivo semiconductor de potencia bipolar (1) con un electrodo de emisor (11) que se dispone sobre un lado de emisor (12) y un electrodo de colector (15) que se dispone sobre un lado de colector (16), que se encuentra
    5 opuesto al lado de emisor (12), teniendo dicho dispositivo un electrodo de puerta en trinchera (2) y una estructura con una pluralidad de capas de diferentes tipos de conductividad, electrodo de puerta en trinchera (2) y capas que se disponen en planos paralelos al lado de emisor (12), comprendiendo cada uno un fondo, que se dispone a una máxima distancia con respecto al lado de emisor (12), hasta la que se extiende el electrodo de puerta (2) o la capa, que comprende:
    -al menos una zona de fuente (3) de un primer tipo de conductividad, que se dispone sobre el lado de emisor (12) y que está en contacto con el electrodo de emisor (11), -una capa de base (4) de un segundo tipo de conductividad, que se dispone sobre el lado de emisor (12), rodea la al menos una zona de fuente (3) y está en contacto con el electrodo de emisor (11) y la al menos
    15 una zona de fuente (3), -una capa de colector (8) del segundo tipo de conductividad, que se dispone sobre el lado de colector (16) y que está en contacto con el electrodo de colector (15), -una capa de arrastre (7) del primer tipo de conductividad que se dispone entre la capa de base (4) y la capa de colector (8), -el electrodo de puerta en trinchera (2), que se dispone en el mismo plano que la capa de base (4), electrodo de puerta en trinchera (2) que se aísla eléctricamente con respecto a la zona de fuente (3), la capa de base (4) y la capa de arrastre (7) mediante una capa de aislamiento (25) y electrodo de puerta en trinchera (2) que comprende un fondo de puerta (211), -una capa de enriquecimiento (5) del primer tipo de conductividad y una capa de pozo (6) del segundo tipo
    25 de conductividad, que se disponen entre la capa de base (4) y la capa de arrastre (7), en el que la capa de enriquecimiento (5) es contigua a la capa de base (4) hacia el lado de colector (16) y en el que la capa de pozo (6) es contigua a la capa de enriquecimiento (5) hacia el lado de colector (16),
    caracterizado por que
    el dispositivo (1) comprende además
    -
    una capa de pozo adicional (62) del segundo tipo de conductividad, que es contigua a la capa de arrastre
    (7) hacia el lado de emisor (12), y -una capa de enriquecimiento adicional (52) del primer tipo de conductividad, que es contigua a la capa de
    35 pozo adicional (62) hacia el lado de emisor (12) y que se extiende hasta un fondo de capa de enriquecimiento adicional (531), y por que
    el fondo de puerta (211) se encuentra más cerca del lado de colector (16) que el fondo de capa de enriquecimiento adicional (531).
  2. 2. Dispositivo (1) de acuerdo con la reivindicación 1, caracterizado por que el dispositivo (1) comprende además al menos un conjunto de una capa de enriquecimiento más adicional (55, 55’) y una capa de pozo más adicional (65, 65’), en el que la al menos una capa de enriquecimiento más adicional (55, 55’) y la al menos una capa de pozo más adicional (65, 65’) se apilan entre la capa de pozo (6) y la capa de enriquecimiento adicional (52),
    45 en el que, para cada conjunto, la capa de enriquecimiento más adicional (55, 55’) se dispone más cerca del lado de emisor (12) que la capa de pozo más adicional (65, 65’).
  3. 3.
    Dispositivo (1) de acuerdo con la reivindicación 2, caracterizado por que al menos una capa de enriquecimiento más adicional (55, 55’) tiene una concentración de dopado más elevada que la capa de arrastre (7).
  4. 4.
    Dispositivo (1) de acuerdo con cualquiera de las reivindicaciones 1 a 3, caracterizado por que al menos una de la capa de enriquecimiento (5) y la capa de enriquecimiento adicional (52) tienen una concentración de dopado más elevada que la capa de arrastre (7).
    55 5. Dispositivo (1) de acuerdo con la reivindicación 1 o 2, caracterizado por que la capa de pozo adicional (62) se extiende hasta un fondo de capa de pozo adicional (631), en el que el fondo de capa de pozo adicional (631) se dispone más cerca del lado de colector (16) que el fondo de puerta (211), y por que una capa de conexión (58) del primer tipo de conductividad se dispone de tal modo que ésta es contigua a, y de este modo conecta, la capa de aislamiento (25) y la capa de arrastre (7).
  5. 6. Dispositivo (1) de acuerdo con la reivindicación 5, caracterizado por que la capa de conexión (58) se dispone en el mismo plano que la capa de pozo adicional (62) dentro de un área entre el electrodo de puerta (2) y la capa de arrastre (7).
    65 7. Dispositivo (1) de acuerdo con la reivindicación 6, caracterizado por que la capa de pozo adicional (62) se extiende al interior de un área entre el electrodo de puerta (2) y la capa de arrastre (7) o la capa de pozo adicional
    (62) se limita a un área lateral a la capa de aislamiento (25) y que es contigua a la capa de aislamiento (25).
  6. 8. Dispositivo (1) de acuerdo con cualquiera de las reivindicaciones 1 a 7, caracterizado por que el dispositivo (1) comprende además una capa de ánodo (85) del primer tipo de conductividad, que tiene una concentración de
    5 dopado más elevada que la capa de arrastre (7), y capa de ánodo (85) que se dispone en el mismo plano y a continuación de la capa de colector (8).
  7. 9. Dispositivo (1) de acuerdo con cualquiera de las reivindicaciones 1 a 8, caracterizado por que el dispositivo (1)
    comprende además una capa amortiguadora (75) del primer tipo de conductividad, que se dispone entre la capa de 10 arrastre (7) y la capa de colector (8).
  8. 10. Dispositivo (1) de acuerdo con cualquiera de las reivindicaciones 1 a 9, caracterizado por que el espesor de la capa de pozo adicional (64) se mide entre el fondo de capa de enriquecimiento adicional (531) y como máximo hasta el fondo de puerta (211), y por que
    15 todas las capas de enriquecimiento (5, 52, 55, 55’) y todas las capas de pozo (6, 62, 65, 65’) tienen el mismo espesor.
  9. 11. Dispositivo (1) de acuerdo con cualquiera de las reivindicaciones 1 a 10, caracterizado por que una concentración de dopado de la capa de pozo adicional (64) se mide entre el fondo de capa de enriquecimiento
    20 adicional (531) y como máximo hasta el fondo de puerta (211), y por que todas las capas de enriquecimiento (5, 52, 55, 55’) y todas las capas de pozo (6, 62, 65, 65’) tienen la misma concentración de dopado.
  10. 12. Dispositivo (1) de acuerdo con cualquiera de las reivindicaciones 1 a 11, caracterizado por que
    25 Σ Npi tpi = k Σ Nni tni
    en la que Nni es una concentración de dopado de una capa de enriquecimiento (5, 52, 55, 55’); en la que Npi es la concentración de dopado de una capa de pozo (6, 62, 65, 65’); tpi,tni es el espesor de dichas capas;
    30 k es un factor entre 0,5 y 2 o entre 0,67 y 1,5; en el que el espesor y la concentración de dopado de la capa de pozo adicional (64) se mide entre el fondo de capa de enriquecimiento adicional (531) y como máximo hasta el fondo de puerta (211).
  11. 13. Dispositivo (1) de acuerdo con cualquiera de las reivindicaciones 1 a 12, caracterizado por que el dispositivo se 35 fabrica sobre una base de una oblea fabricada de silicio o GaN o SiC.
ES10167819T 2010-06-30 2010-06-30 Dispositivo semiconductor de potencia Active ES2382185T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP10167819A EP2402997B1 (en) 2010-06-30 2010-06-30 Power semiconductor device

Publications (1)

Publication Number Publication Date
ES2382185T3 true ES2382185T3 (es) 2012-06-06

Family

ID=42985587

Family Applications (1)

Application Number Title Priority Date Filing Date
ES10167819T Active ES2382185T3 (es) 2010-06-30 2010-06-30 Dispositivo semiconductor de potencia

Country Status (7)

Country Link
US (1) US8304814B2 (es)
EP (1) EP2402997B1 (es)
JP (1) JP5781383B2 (es)
KR (1) KR101683751B1 (es)
CN (1) CN102315257B (es)
AT (1) ATE545155T1 (es)
ES (1) ES2382185T3 (es)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
CN103579296B (zh) * 2012-08-06 2016-09-07 三垦电气株式会社 半导体装置及其制造方法
JP2015032744A (ja) * 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
US9768284B2 (en) * 2015-03-05 2017-09-19 Infineon Technologies Americas Corp. Bipolar semiconductor device having a charge-balanced inter-trench structure
US9831330B2 (en) 2015-03-05 2017-11-28 Infineon Technologies Americas Corp. Bipolar semiconductor device having a deep charge-balanced structure
US9685506B2 (en) 2015-03-05 2017-06-20 Infineon Technologies Americas Corp. IGBT having an inter-trench superjunction structure
CN107112370B (zh) * 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
CN108604594B (zh) 2016-08-12 2021-10-08 富士电机株式会社 半导体装置及半导体装置的制造方法
CN109449202B (zh) * 2018-10-30 2021-10-22 广州工商学院 一种逆导双极型晶体管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69023864T2 (de) * 1989-09-27 1996-06-13 Jujo Paper Co Ltd Phthalsäuremetallsalzderivat und eine dieses enthaltende verdunkelnde und lichtgefühlige Platte.
US5202750A (en) * 1990-04-09 1993-04-13 U.S. Philips Corp. MOS-gated thyristor
JP3297060B2 (ja) * 1990-09-17 2002-07-02 株式会社東芝 絶縁ゲート型サイリスタ
KR100327323B1 (ko) * 2000-05-30 2002-03-06 김덕중 래치 업이 억제된 트랜치 게이트 구조의 전력용반도체소자 및 그 제조방법
TW543146B (en) * 2001-03-09 2003-07-21 Fairchild Semiconductor Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP4731848B2 (ja) * 2004-07-16 2011-07-27 株式会社豊田中央研究所 半導体装置
JP2008244466A (ja) * 2007-02-27 2008-10-09 Matsushita Electric Ind Co Ltd 半導体装置
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法

Also Published As

Publication number Publication date
JP5781383B2 (ja) 2015-09-24
EP2402997A1 (en) 2012-01-04
KR20120002455A (ko) 2012-01-05
US8304814B2 (en) 2012-11-06
JP2012015518A (ja) 2012-01-19
CN102315257A (zh) 2012-01-11
EP2402997B1 (en) 2012-02-08
US20120001199A1 (en) 2012-01-05
KR101683751B1 (ko) 2016-12-20
CN102315257B (zh) 2015-09-09
ATE545155T1 (de) 2012-02-15

Similar Documents

Publication Publication Date Title
ES2382185T3 (es) Dispositivo semiconductor de potencia
TWI469350B (zh) Power semiconductor devices
US10109725B2 (en) Reverse-conducting semiconductor device
US8232593B2 (en) Power semiconductor device
KR101679107B1 (ko) 전력 반도체 디바이스
US11195941B2 (en) Semiconductor device
US10020388B2 (en) Insulated gate bipolar transistor including charge injection regions
US9825158B2 (en) Insulated gate bipolar transistor
US8829563B2 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
JP2011003729A (ja) 半導体装置
JP2013080796A (ja) 半導体装置
JP2021192447A (ja) 半導体装置
JP2021040131A (ja) トレンチ・ゲートを有する炭化ケイ素デバイス
JP2009188290A (ja) 電力用半導体装置
JP2011142339A (ja) 半導体素子
US9553086B2 (en) Reverse-conducting semiconductor device
US10396071B2 (en) Semiconductor device having a sense diode portion
US10483384B2 (en) Transistor device with high current robustness