JPH01202870A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH01202870A JPH01202870A JP2802088A JP2802088A JPH01202870A JP H01202870 A JPH01202870 A JP H01202870A JP 2802088 A JP2802088 A JP 2802088A JP 2802088 A JP2802088 A JP 2802088A JP H01202870 A JPH01202870 A JP H01202870A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- drain
- schottky junction
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに関し、特にショットキ
ー接合ゲートを有する電界効果トランジスタに関する。
ー接合ゲートを有する電界効果トランジスタに関する。
従来は、電界効果トランジスタのドレイン部にはオーミ
ックコンタクトを設け、回路素子としてはトランジスタ
単体としての機能を有するのみに留まっていた。また、
例えば、GaAsMESFETをダイオードとして用い
る場合には、ドレインとソースを理路したトランジスタ
を用いていた。トランジスタとダイオードを接続する場
合には、トランジスタとダイオードを別個に設けて接続
する方法を取っていた。
ックコンタクトを設け、回路素子としてはトランジスタ
単体としての機能を有するのみに留まっていた。また、
例えば、GaAsMESFETをダイオードとして用い
る場合には、ドレインとソースを理路したトランジスタ
を用いていた。トランジスタとダイオードを接続する場
合には、トランジスタとダイオードを別個に設けて接続
する方法を取っていた。
前述のように、トランジスタとダイオードを別個に設け
て接続する方法では、2素子分の面積が必要となり、集
積度が上らないという問題がある。
て接続する方法では、2素子分の面積が必要となり、集
積度が上らないという問題がある。
本発明の電界効果トランジスタは、ショットキー接合を
有するゲートとショットキー接合を有するドレインとオ
ーミックコンタクトを有するソースとからなる。
有するゲートとショットキー接合を有するドレインとオ
ーミックコンタクトを有するソースとからなる。
トランジスタのドレイン部にショットキー接合を用いる
ことによりドレイン部単独でダイオードの機能をもたせ
、トランジスタとダイオードを接続するような回路にお
いては本発明のトランジスタ単独でその機能を果たすこ
とが可能になる。
ことによりドレイン部単独でダイオードの機能をもたせ
、トランジスタとダイオードを接続するような回路にお
いては本発明のトランジスタ単独でその機能を果たすこ
とが可能になる。
本発明の実施例について図面を参照して説明する。
第1図は本発明の第1の実施例の断面図である。
半導体基板1にI X 10 ”cm−2程度で不純物
をイオン注入してn+層2を設け、次に、5×1013
cm−2程度で不純物をイオン注入して1層3を設ける
。n+層2にソース電極4を、1層3にゲート電極5.
ドレイン電極6を設ける。ソース電極4はn+層2とオ
ーミックコンタクトを形成し、ゲート電極5とドレイン
電極6とは1層3とショットキー接合を形成する。
をイオン注入してn+層2を設け、次に、5×1013
cm−2程度で不純物をイオン注入して1層3を設ける
。n+層2にソース電極4を、1層3にゲート電極5.
ドレイン電極6を設ける。ソース電極4はn+層2とオ
ーミックコンタクトを形成し、ゲート電極5とドレイン
電極6とは1層3とショットキー接合を形成する。
第2図は第1図に示す第1の実施例の等価回路図である
。
。
トランジスタ10のドレインにダイオード9が接続され
た回路になる。
た回路になる。
第3図は本発明の第2の実施例の断面図である。
第2の実施例は、第1の実施例のトランジスタのソース
とゲートとの間及びドレインとゲートとの間にn+層7
,8を設けたものである。n+層7.8は7 X 10
12cm−2程度で不純物をイオン注入することにより
形成される。n+層7,8は、ゲートとトレインとの間
の抵抗を減少させるために新たに加えたものである。上
記以外は第1の実施例と同じである。
とゲートとの間及びドレインとゲートとの間にn+層7
,8を設けたものである。n+層7.8は7 X 10
12cm−2程度で不純物をイオン注入することにより
形成される。n+層7,8は、ゲートとトレインとの間
の抵抗を減少させるために新たに加えたものである。上
記以外は第1の実施例と同じである。
以上説明したように、本発明は、ドレインにショットキ
ー接合を形成する電極を設けなので、トランジスタとダ
イオードとが接続した回路を素子1個分の面積で実現す
ることが可能となり、集積度の向上が計れるという効果
を有する。
ー接合を形成する電極を設けなので、トランジスタとダ
イオードとが接続した回路を素子1個分の面積で実現す
ることが可能となり、集積度の向上が計れるという効果
を有する。
第1図は本発明の第1の実施例の断面図、第2図は第1
図に示す第1の実施例の等価回路図、第3図は本発明の
第2の実施例の断面図である。 1・・・半導体基板、2・・・n層層、3・・・n層、
4・・・ソース電極、5・・・ゲート電極、6・・・ド
レイン電極、7.8・・・n層層、9・・・ダイオード
、10・・・トランジスタ。
図に示す第1の実施例の等価回路図、第3図は本発明の
第2の実施例の断面図である。 1・・・半導体基板、2・・・n層層、3・・・n層、
4・・・ソース電極、5・・・ゲート電極、6・・・ド
レイン電極、7.8・・・n層層、9・・・ダイオード
、10・・・トランジスタ。
Claims (1)
- ショットキー接合を有するゲートとショットキー接合
を有するドレインとオーミックコンタクトを有するソー
スとを有することを特徴とする電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2802088A JPH01202870A (ja) | 1988-02-08 | 1988-02-08 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2802088A JPH01202870A (ja) | 1988-02-08 | 1988-02-08 | 電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01202870A true JPH01202870A (ja) | 1989-08-15 |
Family
ID=12237070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2802088A Pending JPH01202870A (ja) | 1988-02-08 | 1988-02-08 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01202870A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5159416A (en) * | 1990-04-27 | 1992-10-27 | Nec Corporation | Thin-film-transistor having schottky barrier |
JP2003007976A (ja) * | 2001-06-25 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置及びモジュール装置 |
JP2010165896A (ja) * | 2009-01-16 | 2010-07-29 | Nec Corp | 半導体装置及びその製造方法 |
JP2010212596A (ja) * | 2009-03-12 | 2010-09-24 | Sharp Corp | 電界効果型トランジスタ |
US8552471B2 (en) | 2009-01-16 | 2013-10-08 | Nec Corporation | Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same |
-
1988
- 1988-02-08 JP JP2802088A patent/JPH01202870A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5159416A (en) * | 1990-04-27 | 1992-10-27 | Nec Corporation | Thin-film-transistor having schottky barrier |
JP2003007976A (ja) * | 2001-06-25 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置及びモジュール装置 |
JP2010165896A (ja) * | 2009-01-16 | 2010-07-29 | Nec Corp | 半導体装置及びその製造方法 |
US8552471B2 (en) | 2009-01-16 | 2013-10-08 | Nec Corporation | Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same |
JP2010212596A (ja) * | 2009-03-12 | 2010-09-24 | Sharp Corp | 電界効果型トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01202870A (ja) | 電界効果トランジスタ | |
JPH02109360A (ja) | 半導体装置 | |
JPS6279673A (ja) | 電界効果トランジスタ | |
JPS59222966A (ja) | 半導体装置 | |
JPH0472771A (ja) | Mosfet | |
JPS63173375A (ja) | シヨツトキ−接合型電界効果トランジスタ | |
JPS62159468A (ja) | 半導体装置 | |
JPH01302771A (ja) | 電界効果トランジスタ | |
JPS6351677A (ja) | 接合型電界効果トランジスタを有した半導体装置 | |
JPS6367787A (ja) | 電界効果トランジスタ | |
JPS6223170A (ja) | 電力用縦型電界効果トランジスタの製造方法 | |
JPH01293664A (ja) | Mos型電界効果トランジスタの製造方法 | |
JPH0369157A (ja) | 半導体装置の製造方法 | |
JPS63160280A (ja) | 砒化ガリウム半導体デバイス | |
JPH04280640A (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH03203335A (ja) | 半導体装置 | |
JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
JPS63204658A (ja) | 化合物半導体装置 | |
JPH01260862A (ja) | GaAs電界効果トランジスタ | |
JPS6365677A (ja) | 電界効果トランジスタ | |
JPH04233739A (ja) | 電界効果トランジスタ | |
JPH04155840A (ja) | 半導体装置 | |
JPH0330307B2 (ja) | ||
JPH03165520A (ja) | 半導体装置 | |
JPS63152168A (ja) | 半導体装置 |