JPS6367787A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS6367787A JPS6367787A JP21315286A JP21315286A JPS6367787A JP S6367787 A JPS6367787 A JP S6367787A JP 21315286 A JP21315286 A JP 21315286A JP 21315286 A JP21315286 A JP 21315286A JP S6367787 A JPS6367787 A JP S6367787A
- Authority
- JP
- Japan
- Prior art keywords
- layers
- layer
- gate electrode
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ガリウム砒素（ＧａＡｓ）を半導体材料とす
る１！界効果トランジスタの構造に関するものであり、
特に、高ゲート謝圧を有し、均一性に優れた電界効果ト
ランジスタの構造に関するものである。
る１！界効果トランジスタの構造に関するものであり、
特に、高ゲート謝圧を有し、均一性に優れた電界効果ト
ランジスタの構造に関するものである。
ガリウム砒素を半導体材料とする電界効果トランジスタ
（以下、Ｇａ Ａ ｓ Ｆ Ｅ Ｔと記す）では、近年
よシ高性能化、高均一化を目指し１種々のデバイス構造
、製造方法が検討されているが、これらは主に集積回路
（以下％ＧａＡｓ ＩＣと記す）用累子として検討され
ている。この中で、特にＧａＡｓ Ｉ Ｃ用素子として
、イオン注入技術と耐熱ゲート金属を用いる製造方法、
構造が！要な技術である。この例として、第２，３図に
示すが、ゲートｉ！極（ＷＳｉｘ等）を形成した彼に、
イオン注入技術によシ、ソース、ドレインの高濃度ｎ
層を形成する。この場合、ゲートとソース・ドレインは
、いわゆるセルフ・アライン型で形成され、均一性に優
れた構造となっている。
（以下、Ｇａ Ａ ｓ Ｆ Ｅ Ｔと記す）では、近年
よシ高性能化、高均一化を目指し１種々のデバイス構造
、製造方法が検討されているが、これらは主に集積回路
（以下％ＧａＡｓ ＩＣと記す）用累子として検討され
ている。この中で、特にＧａＡｓ Ｉ Ｃ用素子として
、イオン注入技術と耐熱ゲート金属を用いる製造方法、
構造が！要な技術である。この例として、第２，３図に
示すが、ゲートｉ！極（ＷＳｉｘ等）を形成した彼に、
イオン注入技術によシ、ソース、ドレインの高濃度ｎ
層を形成する。この場合、ゲートとソース・ドレインは
、いわゆるセルフ・アライン型で形成され、均一性に優
れた構造となっている。
上述した従来の構造では、均一性に優れ、ゲート・ソー
ス間抗折（以下、 Ｒｓ と記す）の低減に有利な構造
であシ、しかも、製造プロセスも簡略にで＠、ＧａＡｓ
ＩＣ用素子としては、非常に有効な構造である。しかし
、最大の欠点として、ソース・ドレイン領域の高濃度ｎ
＋層とゲート電極が非常に接近し、かつ、ｎ＋層濃度が
高い為、ゲート耐圧は通常５〜６ｖ程度しか得られない
。この為、ゲート耐圧、及びソース・ドレイン耐圧が要
求されないデバイス、例えばＧａＡｓＩＣ用デバイスで
は、この構造は優れているが、高電力用ＦＥＴ（Ｐｏｗ
ｅｒＦＥＴと記す）の様に、耐圧が少ガくとも１５〜２
０Ｖ程度が要求される場合には、この構造のデバイスは
、使用できない。
ス間抗折（以下、 Ｒｓ と記す）の低減に有利な構造
であシ、しかも、製造プロセスも簡略にで＠、ＧａＡｓ
ＩＣ用素子としては、非常に有効な構造である。しかし
、最大の欠点として、ソース・ドレイン領域の高濃度ｎ
＋層とゲート電極が非常に接近し、かつ、ｎ＋層濃度が
高い為、ゲート耐圧は通常５〜６ｖ程度しか得られない
。この為、ゲート耐圧、及びソース・ドレイン耐圧が要
求されないデバイス、例えばＧａＡｓＩＣ用デバイスで
は、この構造は優れているが、高電力用ＦＥＴ（Ｐｏｗ
ｅｒＦＥＴと記す）の様に、耐圧が少ガくとも１５〜２
０Ｖ程度が要求される場合には、この構造のデバイスは
、使用できない。
本発明は、前記した従来構造の、特に、ＰｏｗｅｒＦＥ
Ｔ用の素子としての、耐圧の問題を解決する為のもので
あシ、ゲート電極に対し、比較的低濃度のソース・ドレ
インの第１のｎ＋層を有し、その外側に高濃度の第２の
ｎ＋層を有すること特徴とする。
Ｔ用の素子としての、耐圧の問題を解決する為のもので
あシ、ゲート電極に対し、比較的低濃度のソース・ドレ
インの第１のｎ＋層を有し、その外側に高濃度の第２の
ｎ＋層を有すること特徴とする。
次に、本発明を図面を用いて説明する。
第１図は、本発明を説明する為の構造断面図である。こ
の構造では、ゲート１１１ｉ１３に対し、ソース・ドレ
インの比較的低濃度の第１の１層１４゜１５を有し、第
２のれ＋層１６，１７をゲートに対し外側に有する構造
となっている。この場合は、第１のｎ ｌ１１ｉ１６
，１７は比較的低濃度であり、５Ｘ１０１７α−３程度
とし、第２のｎ＋層は高濃度であシ、ｌＸ１０”い−３
以上とする。この構造のＦＥＴの製造方法としては、半
絶縁性基板１１上に活性層層１２をイオン注入によシ逆
択的に形成した後、ゲート電極１３（例えば、ＷＳｉｘ
系の金属）を形成し、絶縁膜を形成しく例えばＣＶＤ法
による５ｉｏ２膜）、第１のｎ＋層を得る為のイオン注
入を行なう。この場合、ゲート電極１３がマスクとなシ
、ソース・ドレインの第１のｎ 層１４．１５がゲート
電極１３に対し、セルフ・アライン屋で形成される。同
様にして、第２のｎ 層１６．１７も形成できる。この
様に、ゲート電極に対し、ソース・ドレインの第１及び
第２のｎ＋層がセルフ・アライン型で形成されているの
が本発明の特徴である。
の構造では、ゲート１１１ｉ１３に対し、ソース・ドレ
インの比較的低濃度の第１の１層１４゜１５を有し、第
２のれ＋層１６，１７をゲートに対し外側に有する構造
となっている。この場合は、第１のｎ ｌ１１ｉ１６
，１７は比較的低濃度であり、５Ｘ１０１７α−３程度
とし、第２のｎ＋層は高濃度であシ、ｌＸ１０”い−３
以上とする。この構造のＦＥＴの製造方法としては、半
絶縁性基板１１上に活性層層１２をイオン注入によシ逆
択的に形成した後、ゲート電極１３（例えば、ＷＳｉｘ
系の金属）を形成し、絶縁膜を形成しく例えばＣＶＤ法
による５ｉｏ２膜）、第１のｎ＋層を得る為のイオン注
入を行なう。この場合、ゲート電極１３がマスクとなシ
、ソース・ドレインの第１のｎ 層１４．１５がゲート
電極１３に対し、セルフ・アライン屋で形成される。同
様にして、第２のｎ 層１６．１７も形成できる。この
様に、ゲート電極に対し、ソース・ドレインの第１及び
第２のｎ＋層がセルフ・アライン型で形成されているの
が本発明の特徴である。
以上説明した様に、本発明による構造は、第１゜第２の
２つのｎ＋層を有しており、シかもゲート電極に近接す
る第１のれ＋層が、ソース・ドレインのオーミックコン
タクトを取る為の第２のｎ＋層よシも低い濃度となって
いる。その為、前記した従来構造のＦＥＴと比較して、
高いゲート耐圧を得ることが可能である。また、Ｒｓに
対する影響としては、第２のｎ＋層により、コンタクト
抵抗は充分に低減でき、かつ、第１のｎ＋層によυ、前
記従来の方法と同程度にすることは可能である。
２つのｎ＋層を有しており、シかもゲート電極に近接す
る第１のれ＋層が、ソース・ドレインのオーミックコン
タクトを取る為の第２のｎ＋層よシも低い濃度となって
いる。その為、前記した従来構造のＦＥＴと比較して、
高いゲート耐圧を得ることが可能である。また、Ｒｓに
対する影響としては、第２のｎ＋層により、コンタクト
抵抗は充分に低減でき、かつ、第１のｎ＋層によυ、前
記従来の方法と同程度にすることは可能である。
また１本発明による構造では、前記した様に、ゲート電
極に対し、第１．第２のｎ＋層をセルフ・アライン型で
形成することが可能でおり、製造上の歩留シ、特性のパ
ラつきを押えることができる。
極に対し、第１．第２のｎ＋層をセルフ・アライン型で
形成することが可能でおり、製造上の歩留シ、特性のパ
ラつきを押えることができる。
以上の様に本発明による構造によれば、高いゲート耐圧
を有し、かつ、ｉＲｓで、均一性に優れ、高い製造歩留
υのＧａＡｓ ＦＥＴを実現できる。
を有し、かつ、ｉＲｓで、均一性に優れ、高い製造歩留
υのＧａＡｓ ＦＥＴを実現できる。
第１図は本発明を説明する為の構造断面図。第２図、第
３図は、従来の構造を示す構造断面図。 １１．２１．３１・・・半絶縁性基板、１２，２２．３
２・・・活性層、１３，２３．３３・・・ゲート電極、
１６，１７゜２４ 、２５ 、３４ 、３５・・・高
濃度ｎ＋層、１８，２６．３６・・・ソー２１！極、１
９，２７．３７・・・ドレイン電極。 代理人 弁理士 内 原 晋 ′°゛゛゛ン。
３図は、従来の構造を示す構造断面図。 １１．２１．３１・・・半絶縁性基板、１２，２２．３
２・・・活性層、１３，２３．３３・・・ゲート電極、
１６，１７゜２４ 、２５ 、３４ 、３５・・・高
濃度ｎ＋層、１８，２６．３６・・・ソー２１！極、１
９，２７．３７・・・ドレイン電極。 代理人 弁理士 内 原 晋 ′°゛゛゛ン。
Claims (1)
- ガリウム砒素を半導体材料とする電界効果トランジスタ
において、ソース及び、ドレイン領域に、それぞれ第１
及び、第２の高濃度ｎ型半導体層を有し、かつ、前記第
１の高濃度ｎ型層が、前記第２の高濃度ｎ型層よりも、
ゲート電極に近接しており、かつ前記第１の高濃度ｎ型
層が、前記第２の高濃度ｎ型層よりも低い濃度を有して
いることを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21315286A JPS6367787A (ja) | 1986-09-09 | 1986-09-09 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21315286A JPS6367787A (ja) | 1986-09-09 | 1986-09-09 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367787A true JPS6367787A (ja) | 1988-03-26 |
Family
ID=16634428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21315286A Pending JPS6367787A (ja) | 1986-09-09 | 1986-09-09 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367787A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380574A (ja) * | 1986-09-24 | 1988-04-11 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタの製造方法 |
-
1986
- 1986-09-09 JP JP21315286A patent/JPS6367787A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380574A (ja) * | 1986-09-24 | 1988-04-11 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63141375A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
| JPH02143566A (ja) | 二重拡散形絶縁ゲート電界効果トランジスタ | |
| JPS6367787A (ja) | 電界効果トランジスタ | |
| JPH01202870A (ja) | 電界効果トランジスタ | |
| JPH0737905A (ja) | 半導体装置の製造方法 | |
| JPH0493038A (ja) | 電界効果トランジスタ | |
| JPS6279673A (ja) | 電界効果トランジスタ | |
| JPS6149479A (ja) | 半導体装置 | |
| JPS61296754A (ja) | 半導体装置とその製造方法 | |
| JPS62211961A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS62211959A (ja) | 半導体装置 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01162378A (ja) | 半導体装置 | |
| JPS61150380A (ja) | 半導体装置の製造方法 | |
| JPS58148466A (ja) | 半導体装置 | |
| JPH04186636A (ja) | ショットキーゲート電界効果トランジスタ | |
| JPS62190878A (ja) | 半導体装置 | |
| JPH01220865A (ja) | 化合物半導体装置 | |
| JPS60100472A (ja) | 電界効果トランジスタ | |
| JPS61222176A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS6394689A (ja) | 電界効果トランジスタ | |
| JPS59195874A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61296756A (ja) | 半導体装置及びその製造方法 | |
| JPS59147465A (ja) | シヨツトキ・バリア・ゲ−ト型ｆｅｔの製造方法 | |
| JPH03159178A (ja) | 容量性ショットキダイオードの製造方法 |