JPH03165520A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03165520A JPH03165520A JP1305233A JP30523389A JPH03165520A JP H03165520 A JPH03165520 A JP H03165520A JP 1305233 A JP1305233 A JP 1305233A JP 30523389 A JP30523389 A JP 30523389A JP H03165520 A JPH03165520 A JP H03165520A
- Authority
- JP
- Japan
- Prior art keywords
- type
- gate electrode
- diffusion layer
- type diffusion
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野1
本発明は半導体装置に関し、異極ゲート電極の接続方法
に関する。
に関する。
〔従来の技術1
従来の半導体装置においては、第2図に示すようにP型
MOSFETのP型ポリシリコンゲート電極(以下P型
ゲート電極と略す)とN型MOSFETのN型ポリシリ
コンゲート電極(以下N型ゲート電極と略す)とをゲー
ト電極上面の第1層目の配線層により接続していた。
MOSFETのP型ポリシリコンゲート電極(以下P型
ゲート電極と略す)とN型MOSFETのN型ポリシリ
コンゲート電極(以下N型ゲート電極と略す)とをゲー
ト電極上面の第1層目の配線層により接続していた。
[発明が解決しようとする課題]
しかし、従来の技術ではP型ゲート電極とN型ゲート電
極とを第1層目の配線層により接続していた為、配線領
域の低減、または、チップ面積の増加という問題点があ
った。
極とを第1層目の配線層により接続していた為、配線領
域の低減、または、チップ面積の増加という問題点があ
った。
そこで本発明はこのような問題点を解決するもので、P
型ゲート電極とN型ゲート電極とが接続された半導体装
置の配線領域の拡大、または、チップ面積の縮小を目的
とする。
型ゲート電極とN型ゲート電極とが接続された半導体装
置の配線領域の拡大、または、チップ面積の縮小を目的
とする。
本発明の半導体装置は。
a)MOSFETを用いた半導体集積回路において、
b)P型ポリシリコンをゲート電極とするP型MOSF
ETと、N型ポリシリコンをゲート電極とするN型MO
SFETとを有し、 c)+tff記P型MOSFETのゲート電極と前記N
型MOSFETのゲート電極とをゲート電極下面の導体
により接続したことを特徴とする。
ETと、N型ポリシリコンをゲート電極とするN型MO
SFETとを有し、 c)+tff記P型MOSFETのゲート電極と前記N
型MOSFETのゲート電極とをゲート電極下面の導体
により接続したことを特徴とする。
〔実 施 例1
第1図は本発明の半導体装置の実施例を示す断面図であ
る。第1図において101はP型ポリシリコンのゲート
電極、102はN型ポリシリコンのゲート電極、103
はポリシリコン等の導体。
る。第1図において101はP型ポリシリコンのゲート
電極、102はN型ポリシリコンのゲート電極、103
はポリシリコン等の導体。
104は絶縁層、105はN型拡散層、106はP型拡
散層、107はP型拡散層、108はN型拡散層を示し
、前記101,104,107.108によりP型MO
SFETを形成し、前記102.104.105.10
6によりN型拡散層を形成する。前記P型MOSFET
のP型ゲート電極と前記N型MOSFETのN型ゲート
電極とは前記103で示されるゲート電極下面の導体に
て接続されている。この為、第1図に示される通りP型
ゲート電極とN型ゲート電極とを第1層目の配線層によ
り接続されている従来例に比べ配線層領域は広く取れ、
または、チップ面積を小さくすることが出来る。
散層、107はP型拡散層、108はN型拡散層を示し
、前記101,104,107.108によりP型MO
SFETを形成し、前記102.104.105.10
6によりN型拡散層を形成する。前記P型MOSFET
のP型ゲート電極と前記N型MOSFETのN型ゲート
電極とは前記103で示されるゲート電極下面の導体に
て接続されている。この為、第1図に示される通りP型
ゲート電極とN型ゲート電極とを第1層目の配線層によ
り接続されている従来例に比べ配線層領域は広く取れ、
または、チップ面積を小さくすることが出来る。
[発明の効果]
以上に述べたように本発明によれば、P型ゲート電極と
N型ゲート電極とをゲート電極下面の導体により接続す
ることにより配線層領域を拡大することができる、また
は、チップ面積を縮小できるという効果がある。
N型ゲート電極とをゲート電極下面の導体により接続す
ることにより配線層領域を拡大することができる、また
は、チップ面積を縮小できるという効果がある。
第1図は本発明の半導体装置の実施例を示す断面図。
第2図は従来例を示す断面図。
101・・・P型ゲート電極
102・・・N型ゲート電極
103・・・導体
104 ・
105 ・
106 ・
107 ・
108 ・
201 ・
02
203 ・
204 ・
205 ・
206 ・
207 ・
208 ・
・絶縁膜
・N型拡散層
・P型拡散層
・P型拡散層
・N型拡散層
・P型ゲート電極
・N型ゲート電極
・第1層目の配線層
・絶縁膜
・N型拡散層
・P型拡散層
・P型拡散層
・N型拡散層
Claims (1)
- 【特許請求の範囲】 a)絶縁ゲート電界効果トランジスタ(以下MOSFE
Tと略す)を用いた半導体集積回路において、 b)P型ポリシリコンをゲート電極とするP型MOSF
ETと、N型ポリシリコンをゲート電極とするN型MO
SFETとを有し、 c)前記P型MOSFETのゲート電極と前記N型MO
SFETのゲート電極とをゲート電極下面の導体により
接続したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305233A JPH03165520A (ja) | 1989-11-25 | 1989-11-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305233A JPH03165520A (ja) | 1989-11-25 | 1989-11-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03165520A true JPH03165520A (ja) | 1991-07-17 |
Family
ID=17942636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1305233A Pending JPH03165520A (ja) | 1989-11-25 | 1989-11-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03165520A (ja) |
-
1989
- 1989-11-25 JP JP1305233A patent/JPH03165520A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
JPS58192359A (ja) | 半導体装置 | |
JPH03165520A (ja) | 半導体装置 | |
JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
JPH061816B2 (ja) | 半導体装置の製造方法 | |
JPH01111378A (ja) | 縦型mos fet | |
JPH0691250B2 (ja) | 半導体装置 | |
JP2642000B2 (ja) | Mos集積回路装置 | |
JPS63133662A (ja) | 半導体装置の製造方法 | |
JPS61170068A (ja) | Mosトランジスタ | |
JPH04370978A (ja) | 量子効果型電界効果トランジスタ | |
JPH01235275A (ja) | Mos型半導体装置 | |
JPS63152168A (ja) | 半導体装置 | |
JPS61289658A (ja) | 半導体集積回路 | |
JPH01220865A (ja) | 化合物半導体装置 | |
JPH0493081A (ja) | 半導体装置 | |
JPS6220366A (ja) | 半導体装置 | |
JPH0369157A (ja) | 半導体装置の製造方法 | |
JPH01155651A (ja) | 半導体集積回路装置 | |
JPH02164060A (ja) | 半導体集積回路 | |
JPS63234561A (ja) | 半導体装置 | |
JPH03116863A (ja) | 半導体集積回路装置 | |
JPS61268056A (ja) | 半導体装置 | |
JPS62130555A (ja) | 半導体集積回路装置 |