JPH04370978A - 量子効果型電界効果トランジスタ - Google Patents
量子効果型電界効果トランジスタInfo
- Publication number
- JPH04370978A JPH04370978A JP14854191A JP14854191A JPH04370978A JP H04370978 A JPH04370978 A JP H04370978A JP 14854191 A JP14854191 A JP 14854191A JP 14854191 A JP14854191 A JP 14854191A JP H04370978 A JPH04370978 A JP H04370978A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- junction
- gate
- quantum
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 claims description 14
- 239000010408 film Substances 0.000 claims 6
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 2
- 230000005685 electric field effect Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は量子効果型電界効果トラ
ンジスタの構造に関する。
ンジスタの構造に関する。
【0002】
【従来の技術】従来、半導体内のp−n接合を通して流
れるトンネル電流を電界で制御してトランジスタ動作さ
せるトランジスタは無かった。
れるトンネル電流を電界で制御してトランジスタ動作さ
せるトランジスタは無かった。
【0003】
【発明が解決しようとする課題】しかし、上記従来技術
によると高速で低消費電力のトンネル効果を用いたトラ
ンジスタが製作できないと言う課題が有った。
によると高速で低消費電力のトンネル効果を用いたトラ
ンジスタが製作できないと言う課題が有った。
【0004】本発明はかかる従来技術の課題を解決し、
高速で低消費電力の量子効果型電界効果トランジスタに
よる集積回路の製作を可能にする事を目的とする。
高速で低消費電力の量子効果型電界効果トランジスタに
よる集積回路の製作を可能にする事を目的とする。
【0005】
【課題を解決する為の手段】上記課題を解決し、上記目
的を達成する為に本発明は量子効果型電界効果トランジ
スタに関し、(1) 半導体薄膜の一主面から他の主
面に貫通してp−n接合を形成して成り、該両主面のp
−n接合表面にはゲート絶縁膜を介して第1及び第2の
ゲート電極を形成する手段を取る事、及び(2) 半
導体基板上には絶縁膜を介して半導体膜を形成して成り
、該半導体膜の一主面から下部絶縁膜に達するp−n接
合を形成して成り、該一主面のp−n接合表面にはゲー
ト絶縁膜を介して第1のゲート電極を形成して成ると共
に、前記半導体基板を第2のゲート電極と成す手段を取
る事、及び(3) 前記(2)項に記載の半導体基板
に拡散層を設け、該拡散層を第2のゲート電極と成す手
段を取る事、等の手段を取る。
的を達成する為に本発明は量子効果型電界効果トランジ
スタに関し、(1) 半導体薄膜の一主面から他の主
面に貫通してp−n接合を形成して成り、該両主面のp
−n接合表面にはゲート絶縁膜を介して第1及び第2の
ゲート電極を形成する手段を取る事、及び(2) 半
導体基板上には絶縁膜を介して半導体膜を形成して成り
、該半導体膜の一主面から下部絶縁膜に達するp−n接
合を形成して成り、該一主面のp−n接合表面にはゲー
ト絶縁膜を介して第1のゲート電極を形成して成ると共
に、前記半導体基板を第2のゲート電極と成す手段を取
る事、及び(3) 前記(2)項に記載の半導体基板
に拡散層を設け、該拡散層を第2のゲート電極と成す手
段を取る事、等の手段を取る。
【0006】
【実施例】以下、実施例により本発明を詳述する。図1
は本発明の一実施例を示す量子効果型電界効果トランジ
スタの断面図である。すなわち、p+拡散層1とn+拡
散層2との接合部3を有する半導体膜の接合部3の両面
にはゲート絶縁膜4、5を介してゲート電極5、7が形
成されて成る。本例ではp+拡散層1をソースS、n+
拡散層2をドレインD、ゲート電極5を第1のゲートG
1、ゲート電極7を第2のゲートG2として接合部3に
流れるトンネル電流をG1及びG2で制御する電界効果
トランジスタであるが、ソースSトドレインDとが逆で
あってもトランジスタ動作する。
は本発明の一実施例を示す量子効果型電界効果トランジ
スタの断面図である。すなわち、p+拡散層1とn+拡
散層2との接合部3を有する半導体膜の接合部3の両面
にはゲート絶縁膜4、5を介してゲート電極5、7が形
成されて成る。本例ではp+拡散層1をソースS、n+
拡散層2をドレインD、ゲート電極5を第1のゲートG
1、ゲート電極7を第2のゲートG2として接合部3に
流れるトンネル電流をG1及びG2で制御する電界効果
トランジスタであるが、ソースSトドレインDとが逆で
あってもトランジスタ動作する。
【0007】図2は本発明の他の実施例を示す量子効果
型電界効果トランジスタの断面図である。すなわち、p
+拡散層11とn+拡散層12との接合部13を有する
半導体膜は半導体基板17の表面に形成された絶縁膜1
6上に形成されて成り、前記接合部13の表面にはゲー
ト絶縁膜14を介してゲート電極15が形成されて成る
。 尚、半導体基板17は第2のゲートG2として作用させ
る事が出来る図3は本発明のその他の実施例を示す量子
効果型電界効果トランジスタの断面図である。すなわち
、p+拡散層21とn+拡散層22との接合部23を有
する半導体膜は半導体基板27の表面に形成された絶縁
膜26上に形成されて成り、前記接合部23の表面には
ゲート絶縁膜24を介してゲート電極25が形成されて
成ると共に、前記半導体基板27の表面に於いて前記接
合部23の下部に半導体基板27と導電型を異にする拡
散層28を第2のゲートG2 として形成しておく。尚
、半導体基板27は第3のゲートG3として、あるいは
拡散層28と導電型を異にする拡散層を半導体基板27
の他の接合部下に形成する等して相補型トランジスタと
して作用させる事も出来る。
型電界効果トランジスタの断面図である。すなわち、p
+拡散層11とn+拡散層12との接合部13を有する
半導体膜は半導体基板17の表面に形成された絶縁膜1
6上に形成されて成り、前記接合部13の表面にはゲー
ト絶縁膜14を介してゲート電極15が形成されて成る
。 尚、半導体基板17は第2のゲートG2として作用させ
る事が出来る図3は本発明のその他の実施例を示す量子
効果型電界効果トランジスタの断面図である。すなわち
、p+拡散層21とn+拡散層22との接合部23を有
する半導体膜は半導体基板27の表面に形成された絶縁
膜26上に形成されて成り、前記接合部23の表面には
ゲート絶縁膜24を介してゲート電極25が形成されて
成ると共に、前記半導体基板27の表面に於いて前記接
合部23の下部に半導体基板27と導電型を異にする拡
散層28を第2のゲートG2 として形成しておく。尚
、半導体基板27は第3のゲートG3として、あるいは
拡散層28と導電型を異にする拡散層を半導体基板27
の他の接合部下に形成する等して相補型トランジスタと
して作用させる事も出来る。
【0008】
【発明の効果】本発明により、高速で低消費電力の量子
効果型電界効果トランジスタによる集積回路の製作を可
能にする事が出来る効果が有る。
効果型電界効果トランジスタによる集積回路の製作を可
能にする事が出来る効果が有る。
【図1】本発明の一実施例を示す量子効果型電界効果ト
ランジスタの断面図である。
ランジスタの断面図である。
【図2】本発明の他の実施例を示す量子効果型電界効果
トランジスタの断面図である。
トランジスタの断面図である。
【図3】本発明のその他の実施例を示す量子効果型電界
効果トランジスタの断面図である。
効果トランジスタの断面図である。
1、11、21 ・・・ p+拡散層、2、12、
22 ・・・ n+拡散層、3、13、23 ・
・・ 接合部、4、14、24、6 ・・・ ゲ
ート絶縁膜、5、15、25、7 ・・・ ゲート
電極、17、27 ・・・ 半導体基板、28
・・・ 拡散層、 S ・・・ ソース、 D ・・・ ドレイン、 G1 ・・・ 第1のゲート、 G2 ・・・ 第2のゲート、 G3 ・・・ 第3のゲート
22 ・・・ n+拡散層、3、13、23 ・
・・ 接合部、4、14、24、6 ・・・ ゲ
ート絶縁膜、5、15、25、7 ・・・ ゲート
電極、17、27 ・・・ 半導体基板、28
・・・ 拡散層、 S ・・・ ソース、 D ・・・ ドレイン、 G1 ・・・ 第1のゲート、 G2 ・・・ 第2のゲート、 G3 ・・・ 第3のゲート
Claims (3)
- 【請求項1】半導体薄膜の一主面から他の主面に貫通し
てp−n接合が形成されて成り、該両主面のp−n接合
表面にはゲート絶縁膜を介して第1及び第2のゲート電
極が形成されて成る事を特徴とする量子効果型電界効果
トランジスタ。 - 【請求項2】半導体基板上には絶縁膜を介して半導体膜
が形成されて成り、該半導体膜の一主面から下部絶縁膜
に達するp−n接合が形成されて成り、該一主面のp−
n接合表面にはゲート絶縁膜を介して第1のゲート電極
が形成されて成ると共に、前記半導体基板を第2のゲー
ト電極と成す事を特徴とする量子効果型電界効果トラン
ジスタ。 - 【請求項3】請求項2に記載の半導体基板に拡散層を設
け、該拡散層を第2のゲート電極と成す事を特徴とする
量子効果型電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14854191A JPH04370978A (ja) | 1991-06-20 | 1991-06-20 | 量子効果型電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14854191A JPH04370978A (ja) | 1991-06-20 | 1991-06-20 | 量子効果型電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04370978A true JPH04370978A (ja) | 1992-12-24 |
Family
ID=15455085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14854191A Pending JPH04370978A (ja) | 1991-06-20 | 1991-06-20 | 量子効果型電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04370978A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263720A (ja) * | 1994-03-25 | 1995-10-13 | Agency Of Ind Science & Technol | 電子デバイス |
US6104068A (en) * | 1998-09-01 | 2000-08-15 | Micron Technology, Inc. | Structure and method for improved signal processing |
US6320222B1 (en) | 1998-09-01 | 2001-11-20 | Micron Technology, Inc. | Structure and method for reducing threshold voltage variations due to dopant fluctuations |
-
1991
- 1991-06-20 JP JP14854191A patent/JPH04370978A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263720A (ja) * | 1994-03-25 | 1995-10-13 | Agency Of Ind Science & Technol | 電子デバイス |
US6104068A (en) * | 1998-09-01 | 2000-08-15 | Micron Technology, Inc. | Structure and method for improved signal processing |
US6320222B1 (en) | 1998-09-01 | 2001-11-20 | Micron Technology, Inc. | Structure and method for reducing threshold voltage variations due to dopant fluctuations |
US6355961B1 (en) | 1998-09-01 | 2002-03-12 | Micron Technology, Inc. | Structure and method for improved signal processing |
US6413825B1 (en) | 1998-09-01 | 2002-07-02 | Micron Technology, Inc. | Method for signal processing |
US6964903B2 (en) | 1998-09-01 | 2005-11-15 | Micron Technology, Inc. | Method of fabricating a transistor on a substrate to operate as a fully depleted structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04107877A (ja) | 半導体装置及びその製造方法 | |
JPS63102264A (ja) | 薄膜半導体装置 | |
JPH04370978A (ja) | 量子効果型電界効果トランジスタ | |
JPS58192359A (ja) | 半導体装置 | |
JP2647020B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
JP2001189441A5 (ja) | ||
US3450963A (en) | Field effect semiconductor devices of the junction type and method of making | |
JPH0410659A (ja) | 薄膜トランジスタ | |
JPH05114732A (ja) | 薄膜トランジスタ | |
JPS62291179A (ja) | 二重拡散mosfet | |
JPH04370977A (ja) | 量子化電界効果トランジスタ | |
JPH04320063A (ja) | 薄膜トランジスタ | |
JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
JPS6022372A (ja) | 絶縁ゲ−ト型トランジスタ | |
JPS6355976A (ja) | 電界効果半導体装置 | |
JPS62101077A (ja) | 縦型絶縁ゲ−ト形電界効果半導体装置 | |
JPH0319285A (ja) | Mos型半導体装置 | |
JPH0427157A (ja) | 半導体装置 | |
JPH05198803A (ja) | 二重拡散型電界効果半導体装置 | |
JPS56147467A (en) | Cmos semiconductor device and manufacture thereof | |
JPS58142579A (ja) | Mosトランジスタ | |
JPH04206661A (ja) | 半導体装置 | |
JPS63102369A (ja) | 縦型mis電界効果トランジスタ | |
JPH0234970A (ja) | 電界効果型薄膜トランジスタ | |
JPH04236460A (ja) | 半導体メモリ装置 |