JP3201159B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3201159B2 JP3201159B2 JP20344794A JP20344794A JP3201159B2 JP 3201159 B2 JP3201159 B2 JP 3201159B2 JP 20344794 A JP20344794 A JP 20344794A JP 20344794 A JP20344794 A JP 20344794A JP 3201159 B2 JP3201159 B2 JP 3201159B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- silicon
- film transistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】近年、アモルファスシリコン薄膜または
多結晶シリコン薄膜を用いた薄膜トランジスタを大面積
の絶縁基板上に形成する技術が開発され、この薄膜トラ
ンジスタをスイッチング素子として画素電極を選択する
アクティブマトリックス型液晶表示装置が実用化されて
いる。さらに、多結晶シリコン薄膜を用いた薄膜トラン
ジスタで駆動回路を構成し、スイッチング素子としての
薄膜トランジスタと同一基板上に形成した周辺回路内蔵
の薄膜トランジスタアレイを用いた液晶表示装置も実用
化されつつある。
多結晶シリコン薄膜を用いた薄膜トランジスタを大面積
の絶縁基板上に形成する技術が開発され、この薄膜トラ
ンジスタをスイッチング素子として画素電極を選択する
アクティブマトリックス型液晶表示装置が実用化されて
いる。さらに、多結晶シリコン薄膜を用いた薄膜トラン
ジスタで駆動回路を構成し、スイッチング素子としての
薄膜トランジスタと同一基板上に形成した周辺回路内蔵
の薄膜トランジスタアレイを用いた液晶表示装置も実用
化されつつある。
【０００３】以下に従来の薄膜トランジスタの製造方法
について説明する。図２（ａ）〜（ｅ）は同薄膜トラン
ジスタの製造方法を説明するための工程断面図である。
図２において、２１は絶縁基板、２２は多結晶シリコン
薄膜、非晶質シリコン薄膜または短結晶シリコン薄膜
（以下シリコン薄膜という）などの島領域、２３はゲー
ト絶縁膜、２４はゲート電極、２５はイオン注入される
不純物イオン、２６は層間絶縁膜、２７はソース電極配
線、２８はドレイン電極配線である。
について説明する。図２（ａ）〜（ｅ）は同薄膜トラン
ジスタの製造方法を説明するための工程断面図である。
図２において、２１は絶縁基板、２２は多結晶シリコン
薄膜、非晶質シリコン薄膜または短結晶シリコン薄膜
（以下シリコン薄膜という）などの島領域、２３はゲー
ト絶縁膜、２４はゲート電極、２５はイオン注入される
不純物イオン、２６は層間絶縁膜、２７はソース電極配
線、２８はドレイン電極配線である。
【０００４】まず、図２（ａ）に示すように、絶縁基板
２１の上全面にシリコン薄膜を形成し、フォトエッチン
グにより必要な島領域２２を形成する。次に図２（ｂ）
に示すように、全面にゲート絶縁膜２３を形成し、さら
にゲート電極２４を形成する。次に図２（ｃ）に示すよ
うに、ゲート電極２４をマスクとしてセルフアラインで
不純物イオン２５を注入し、島領域２２にソース領域、
ドレイン領域を形成する。次に図２（ｄ）に示すよう
に、全面に層間絶縁膜２６を形成する。次に図２（ｅ）
に示すように、層間絶縁膜２６およびゲート絶縁膜２３
を貫通して島領域２２に到達する開口を形成し、全面に
シリコンを含有するアルミニウムなどの金属薄膜を蒸着
した後、パターン形成し、ソース電極配線２７およびド
レイン電極配線２８を形成する。
２１の上全面にシリコン薄膜を形成し、フォトエッチン
グにより必要な島領域２２を形成する。次に図２（ｂ）
に示すように、全面にゲート絶縁膜２３を形成し、さら
にゲート電極２４を形成する。次に図２（ｃ）に示すよ
うに、ゲート電極２４をマスクとしてセルフアラインで
不純物イオン２５を注入し、島領域２２にソース領域、
ドレイン領域を形成する。次に図２（ｄ）に示すよう
に、全面に層間絶縁膜２６を形成する。次に図２（ｅ）
に示すように、層間絶縁膜２６およびゲート絶縁膜２３
を貫通して島領域２２に到達する開口を形成し、全面に
シリコンを含有するアルミニウムなどの金属薄膜を蒸着
した後、パターン形成し、ソース電極配線２７およびド
レイン電極配線２８を形成する。
【０００５】なお、上記の薄膜トランジスタをスイッチ
ング素子として用いた液晶表示装置では通常ドレイン電
極配線２８が透明導電膜からなる画素電極に接続されて
いるが、電極配線を省略して直接透明導電膜をドレイン
電極配線として用いる場合もある。
ング素子として用いた液晶表示装置では通常ドレイン電
極配線２８が透明導電膜からなる画素電極に接続されて
いるが、電極配線を省略して直接透明導電膜をドレイン
電極配線として用いる場合もある。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、シリコン薄膜が減圧ＣＶＤ法やプラズマ
ＣＶＤ法により形成されるため、絶縁基板上に異常成長
したシリコン粒子や塵埃が付着することがあり、シリコ
ン膜からなる島領域や配線等を形成する際に、シリコン
粒子や塵埃が付着した箇所でフォトレジストのパターン
不良を生じ、結果として島領域や配線などが短絡すると
いう課題を有していた。
来の構成では、シリコン薄膜が減圧ＣＶＤ法やプラズマ
ＣＶＤ法により形成されるため、絶縁基板上に異常成長
したシリコン粒子や塵埃が付着することがあり、シリコ
ン膜からなる島領域や配線等を形成する際に、シリコン
粒子や塵埃が付着した箇所でフォトレジストのパターン
不良を生じ、結果として島領域や配線などが短絡すると
いう課題を有していた。
【０００７】上記の不良発生について図３（ａ）〜
（ｄ）に示す工程断面図および図４に示すシリコンパタ
ーンの形成不良を説明する図を参照しながら、図２に示
すシリコン薄膜の島領域２２を形成する場合について説
明する。
（ｄ）に示す工程断面図および図４に示すシリコンパタ
ーンの形成不良を説明する図を参照しながら、図２に示
すシリコン薄膜の島領域２２を形成する場合について説
明する。
【０００８】まず図３（ａ）に示すように、絶縁基板３
１の上にシリコン薄膜３２を減圧ＣＶＤ法やプラズマＣ
ＶＤ法により形成する。このとき、ＣＶＤ装置の成長室
内の壁から剥離した塵埃や異常成長したシリコン粒子３
３がシリコン薄膜３２の上に付着する。なお、塵埃はＣ
ＶＤ装置内で発生付着するばかりでなく、工程全体で発
生することが考えられるが、以下シリコン粒子３３を例
として説明する。次に図３（ｂ）に示すように、全面に
フォトレジスト膜３４を形成する。次に図３（ｃ）に示
すように、フォトレジストパターン３５を形成するが、
そのときシリコン粒子３３が付着している箇所にレジス
ト残渣３５ａが発生することがある。この状態で図３
（ｄ）に示すように、レジストパターン３５をマスクと
してシリコン薄膜３２を選択的にエッチングし、島領域
３６を形成するのであるが、シリコン粒子３３とフォト
レジスト残渣３５ａが残っていた場所はエッチングされ
ることなくそのまま不良箇所３７として残ってしまうこ
とになる。
１の上にシリコン薄膜３２を減圧ＣＶＤ法やプラズマＣ
ＶＤ法により形成する。このとき、ＣＶＤ装置の成長室
内の壁から剥離した塵埃や異常成長したシリコン粒子３
３がシリコン薄膜３２の上に付着する。なお、塵埃はＣ
ＶＤ装置内で発生付着するばかりでなく、工程全体で発
生することが考えられるが、以下シリコン粒子３３を例
として説明する。次に図３（ｂ）に示すように、全面に
フォトレジスト膜３４を形成する。次に図３（ｃ）に示
すように、フォトレジストパターン３５を形成するが、
そのときシリコン粒子３３が付着している箇所にレジス
ト残渣３５ａが発生することがある。この状態で図３
（ｄ）に示すように、レジストパターン３５をマスクと
してシリコン薄膜３２を選択的にエッチングし、島領域
３６を形成するのであるが、シリコン粒子３３とフォト
レジスト残渣３５ａが残っていた場所はエッチングされ
ることなくそのまま不良箇所３７として残ってしまうこ
とになる。
【０００９】その状態を示したのが図４であり、島領域
３６の間に不良箇所３７が存在し、短絡している例を示
している。一般に薄膜トランジスタアレイを用いた液晶
表示装置の場合、画素部を制御するスイッチング素子と
しての薄膜トランジスタを形成するための島領域でも短
絡することがあるが、特にスイッチング素子を制御する
駆動回路としての薄膜トランジスタを形成するための島
領域は間隔が狭く、またシリコン薄膜を用いた配線領域
などがあり、図４に示すような不良発生の危険性は高
い。
３６の間に不良箇所３７が存在し、短絡している例を示
している。一般に薄膜トランジスタアレイを用いた液晶
表示装置の場合、画素部を制御するスイッチング素子と
しての薄膜トランジスタを形成するための島領域でも短
絡することがあるが、特にスイッチング素子を制御する
駆動回路としての薄膜トランジスタを形成するための島
領域は間隔が狭く、またシリコン薄膜を用いた配線領域
などがあり、図４に示すような不良発生の危険性は高
い。
【００１０】本発明は上記従来の課題を解決するもの
で、多結晶シリコン薄膜、非晶質シリコン薄膜または単
結晶シリコン薄膜からなるシリコン薄膜パターンの短絡
を防止する薄膜トランジスタの製造方法を提供すること
を目的とする。
で、多結晶シリコン薄膜、非晶質シリコン薄膜または単
結晶シリコン薄膜からなるシリコン薄膜パターンの短絡
を防止する薄膜トランジスタの製造方法を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するため
に本発明の薄膜トランジスタの製造方法は、絶縁基板上
にシリコン薄膜を形成する工程と、シリコン薄膜の上に
フォトレジストパターンを形成する工程と、シリコン薄
膜を選択的にエッチングし、シリコン薄膜の島領域を形
成する工程と、シリコン薄膜の島領域以外の領域に残存
する不要のシリコン薄膜やシリコン粒子にエネルギービ
ームを照射して除去する工程と、シリコン薄膜の島領域
にゲート酸化膜、ゲート電極、ドレイン領域およびソー
ス領域を備えた薄膜トランジスタを形成する工程とを有
する。
に本発明の薄膜トランジスタの製造方法は、絶縁基板上
にシリコン薄膜を形成する工程と、シリコン薄膜の上に
フォトレジストパターンを形成する工程と、シリコン薄
膜を選択的にエッチングし、シリコン薄膜の島領域を形
成する工程と、シリコン薄膜の島領域以外の領域に残存
する不要のシリコン薄膜やシリコン粒子にエネルギービ
ームを照射して除去する工程と、シリコン薄膜の島領域
にゲート酸化膜、ゲート電極、ドレイン領域およびソー
ス領域を備えた薄膜トランジスタを形成する工程とを有
する。
【００１２】また本発明は、エネルギービームの照射
が、アンモニアまたはハロゲン化合物ガスを含有するガ
ス中で行う構成を有している。
が、アンモニアまたはハロゲン化合物ガスを含有するガ
ス中で行う構成を有している。
【００１３】また本発明は、酸素を含有するガス中でエ
ネルギービームの第１の照射を行い、次にアンモニアま
たはハロゲン化合物ガスを含有するガス中で第２の照射
を行う構成を有している。
ネルギービームの第１の照射を行い、次にアンモニアま
たはハロゲン化合物ガスを含有するガス中で第２の照射
を行う構成を有している。
【００１４】
【作用】この構成によって、薄膜トランジスタ製造工程
中において発生し、絶縁基板上に付着したシリコン塵埃
や異常成長したシリコン粒子などをエネルギービームを
用いて除去することにより、短絡箇所を容易に修復でき
るものであり、またエネルギービームを照射する際シリ
コン薄膜パターン領域にフォトレジストを残しておくこ
とによりシリコン薄膜パターン領域が汚染されることが
ない。
中において発生し、絶縁基板上に付着したシリコン塵埃
や異常成長したシリコン粒子などをエネルギービームを
用いて除去することにより、短絡箇所を容易に修復でき
るものであり、またエネルギービームを照射する際シリ
コン薄膜パターン領域にフォトレジストを残しておくこ
とによりシリコン薄膜パターン領域が汚染されることが
ない。
【００１５】さらには、シリコンと反応するガス中でエ
ネルギービームを照射することによってシリコン薄膜パ
ターン領域を損傷することなく短絡部分を修復すること
ができる。
ネルギービームを照射することによってシリコン薄膜パ
ターン領域を損傷することなく短絡部分を修復すること
ができる。
【００１６】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１７】図１（ａ）〜（ｅ）は本発明の一実施例に
おける薄膜トランジスタの製造方法におけるシリコン薄
膜のパターン形成を説明する工程断面図である。なお、
薄膜トランジスタの製造工程については、図１（ａ）〜
（ｅ）に示す工程以外は図２に示す従来の薄膜トランジ
スタの製造工程と同じであるために省略し、相違する点
についてのみ説明する。
おける薄膜トランジスタの製造方法におけるシリコン薄
膜のパターン形成を説明する工程断面図である。なお、
薄膜トランジスタの製造工程については、図１（ａ）〜
（ｅ）に示す工程以外は図２に示す従来の薄膜トランジ
スタの製造工程と同じであるために省略し、相違する点
についてのみ説明する。
【００１８】まず図１（ａ）に示すように、絶縁基板１
の上に減圧ＣＶＤ法やプラズマＣＶＤ法によりシリコン
薄膜２を形成する。このときＣＶＤ装置の成長室内で発
生した塵埃や異常成長したシリコン粒子３がシリコン薄
膜２の上に付着することがある。なお、塵埃などはＣＶ
Ｄ工程以外にも薄膜トランジスタ製造工程全般にわたっ
て発生するが、以下ＣＶＤ工程で発生したシリコン粒子
３を例として説明する。
の上に減圧ＣＶＤ法やプラズマＣＶＤ法によりシリコン
薄膜２を形成する。このときＣＶＤ装置の成長室内で発
生した塵埃や異常成長したシリコン粒子３がシリコン薄
膜２の上に付着することがある。なお、塵埃などはＣＶ
Ｄ工程以外にも薄膜トランジスタ製造工程全般にわたっ
て発生するが、以下ＣＶＤ工程で発生したシリコン粒子
３を例として説明する。
【００１９】このような塵埃やシリコン粒子３をそのま
まにして、図１（ｂ）に示すように、フォトレジスト膜
４を形成すると、シリコン粒子３がある場所はフォトレ
ジスト膜４に盛り上がり４ａを生じる。次に露光、現像
してフォトレジストパターン５を形成するが、そのとき
図１（ｃ）に示すように、シリコン粒子３が存在する場
所にフォトレジストの残渣５ａが発生する。次にフォト
レジストパターン５をマスクとしてエッチングし、シリ
コン薄膜２からなる島領域７を形成する。なお本実施例
では、図１（ｄ）の工程で、まず酸素を含有するガス雰
囲気中でレーザ光６を照射してフォトレジスト残渣５ａ
を除去し、この段階でシリコン粒子３が残っているとき
にはアンモニアまたはハロゲン化水素などのシリコンと
反応して気体となるガス雰囲気中で再度レーザ光６をシ
リコン粒子３に照射することにより、完全に除去するこ
とができる。なおこの段階ではフォトレジストパターン
５がシリコン膜の所定の領域を覆っており、その領域を
汚染することはない。次にフォトレジストパターン５を
除去して、図１（ｅ）に示す島領域７が形成される。
まにして、図１（ｂ）に示すように、フォトレジスト膜
４を形成すると、シリコン粒子３がある場所はフォトレ
ジスト膜４に盛り上がり４ａを生じる。次に露光、現像
してフォトレジストパターン５を形成するが、そのとき
図１（ｃ）に示すように、シリコン粒子３が存在する場
所にフォトレジストの残渣５ａが発生する。次にフォト
レジストパターン５をマスクとしてエッチングし、シリ
コン薄膜２からなる島領域７を形成する。なお本実施例
では、図１（ｄ）の工程で、まず酸素を含有するガス雰
囲気中でレーザ光６を照射してフォトレジスト残渣５ａ
を除去し、この段階でシリコン粒子３が残っているとき
にはアンモニアまたはハロゲン化水素などのシリコンと
反応して気体となるガス雰囲気中で再度レーザ光６をシ
リコン粒子３に照射することにより、完全に除去するこ
とができる。なおこの段階ではフォトレジストパターン
５がシリコン膜の所定の領域を覆っており、その領域を
汚染することはない。次にフォトレジストパターン５を
除去して、図１（ｅ）に示す島領域７が形成される。
【００２０】なお、本実施例においては、シリコン薄膜
２をエッチングした後にレーザ光６の照射を行っている
が、フォトレジストパターン５を除去した後でも同様に
してシリコン粒子３などを除去することはできる。
２をエッチングした後にレーザ光６の照射を行っている
が、フォトレジストパターン５を除去した後でも同様に
してシリコン粒子３などを除去することはできる。
【００２１】なお、本発明のレーザ光６を照射する工程
においては、除去すべきものがフォトレジスト単独か、
シリコン単独かまたはシリコンとフォトレジストの両者
が混在して残っているか、またはその残っている度合い
などの条件により、レーザ光６の照射のみとするか、上
記のようにガス中でレーザ光６を照射するかを決めれば
よい。
においては、除去すべきものがフォトレジスト単独か、
シリコン単独かまたはシリコンとフォトレジストの両者
が混在して残っているか、またはその残っている度合い
などの条件により、レーザ光６の照射のみとするか、上
記のようにガス中でレーザ光６を照射するかを決めれば
よい。
【００２２】なお、本実施例では薄膜トランジスタの製
造方法におけるシリコン薄膜２の島領域７を形成する工
程で不良箇所を修復する方法について説明したが、薄膜
トランジスタの製造方法においては他にもシリコン薄膜
を用いて配線などを形成する工程などもあり、その工程
に適用しても同様の効果が得られる。
造方法におけるシリコン薄膜２の島領域７を形成する工
程で不良箇所を修復する方法について説明したが、薄膜
トランジスタの製造方法においては他にもシリコン薄膜
を用いて配線などを形成する工程などもあり、その工程
に適用しても同様の効果が得られる。
【００２３】本実施例では、エネルギービームとしてレ
ーザ光を用いた例について説明したが、このレーザ光と
してはＹＡＧレーザやエキシマレーザなどから出射され
るレーザ光が一般的に使用される。
ーザ光を用いた例について説明したが、このレーザ光と
してはＹＡＧレーザやエキシマレーザなどから出射され
るレーザ光が一般的に使用される。
【００２４】
【発明の効果】本発明は、シリコン薄膜をエッチングし
て選択的にパターンを形成する工程において本来不要で
ある領域に残ったシリコン薄膜、塵埃、シリコン粒子な
どをエネルギービームを用いて除去するものであり、特
にこれらの残渣と反応するガスを含有する雰囲気中でエ
ネルギービームを照射することによりいっそう効果的に
除去するものであり、薄膜トランジスタの主たる不良原
因であるシリコン薄膜のパターン不良を容易に修復でき
る薄膜トランジスタの製造方法を実現できるものであ
る。
て選択的にパターンを形成する工程において本来不要で
ある領域に残ったシリコン薄膜、塵埃、シリコン粒子な
どをエネルギービームを用いて除去するものであり、特
にこれらの残渣と反応するガスを含有する雰囲気中でエ
ネルギービームを照射することによりいっそう効果的に
除去するものであり、薄膜トランジスタの主たる不良原
因であるシリコン薄膜のパターン不良を容易に修復でき
る薄膜トランジスタの製造方法を実現できるものであ
る。
【図１】（ａ）〜（ｅ）は本発明の一実施例における薄
膜トランジスタの製造方法におけるシリコン薄膜のパタ
ーン形成を説明する工程断面図
膜トランジスタの製造方法におけるシリコン薄膜のパタ
ーン形成を説明する工程断面図
【図２】（ａ）〜（ｅ）は従来の薄膜トランジスタの製
造方法を示す工程断面図
造方法を示す工程断面図
【図３】（ａ）〜（ｄ）は従来の薄膜トランジスタの製
造方法におけるシリコン薄膜のパターン形成を説明する
図
造方法におけるシリコン薄膜のパターン形成を説明する
図
【図４】シリコン薄膜のパターン形成不良を説明する平
面図
面図
１ 絶縁基板 ２ シリコン薄膜 ３ シリコン粒子 ５ フォトレジストパターン ６ レーザ光（エネルギービーム） ７ 島領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/3065 H01L 21/336
Claims (4)
- 【請求項１】 絶縁基板上にシリコン薄膜を形成する工
程と、前記シリコン薄膜の上にフォトレジストパターン
を形成する工程と、前記フォトレジストパターンをマス
クとして前記シリコン薄膜を選択的にエッチングし、シ
リコン薄膜の島領域を形成する工程と、前記シリコン薄
膜の島領域以外の領域に残存する不要のシリコン薄膜や
シリコン粒子にエネルギービームを照射して除去する工
程と、前記シリコン薄膜の島領域にゲート酸化膜、ゲー
ト電極、ドレイン領域およびソース領域を備えた薄膜ト
ランジスタを形成する工程とを有する薄膜トランジスタ
の製造方法。 - 【請求項２】 シリコン薄膜の島領域を形成した後、フ
ォトレジストを除去する前に、シリコン薄膜の島領域以
外に残存するシリコン薄膜やシリコン粒子にエネルギー
ビームを照射して除去し、しかる後フォトレジストを除
去する請求項１記載の薄膜トランジスタの製造方法。 - 【請求項３】 エネルギービームを照射する工程が、ア
ンモニアまたはハロゲン化合物ガスを含有するガス中で
行われる請求項１または請求項２のいずれかに記載の薄
膜トランジスタの製造方法。 - 【請求項４】 エネルギービームを照射する工程が、酸
素を含有するガス中で第１の照射を行い、次にアンモニ
アまたはハロゲン化合物ガスを含有するガス中で第２の
照射を行う請求項１または請求項２のいずれかに記載の
薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20344794A JP3201159B2 (ja) | 1994-08-29 | 1994-08-29 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20344794A JP3201159B2 (ja) | 1994-08-29 | 1994-08-29 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870126A JPH0870126A (ja) | 1996-03-12 |
| JP3201159B2 true JP3201159B2 (ja) | 2001-08-20 |
Family
ID=16474274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20344794A Expired - Fee Related JP3201159B2 (ja) | 1994-08-29 | 1994-08-29 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201159B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6274717B2 (ja) * | 2012-07-12 | 2018-02-07 | 特定非営利活動法人ナノフォトニクス工学推進機構 | 近接場光を用いたエッチング方法 |
-
1994
- 1994-08-29 JP JP20344794A patent/JP3201159B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0870126A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581626B1 (ko) | 플라스틱 기판에 반도체 박막을 형성하는 방법 및 플라스틱기판 | |
| JP5393726B2 (ja) | 半導体装置の作製方法 | |
| US6479398B1 (en) | Method of manufacturing an amorphous-silicon thin film transistor | |
| KR100411321B1 (ko) | 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법 | |
| KR100889508B1 (ko) | 반도체장치 및 그 제작방법 | |
| US6399428B2 (en) | Liquid crystal display and manufacturing process of thin film transistor used therein | |
| JP3201159B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05190508A (ja) | 薄膜のエッチング方法および積層薄膜のエッチング方法 | |
| JP3279280B2 (ja) | 薄膜半導体素子の製造方法 | |
| US6667243B1 (en) | Etch damage repair with thermal annealing | |
| JPH11258630A (ja) | カラー液晶表示装置の製造方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JP3413710B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4069496B2 (ja) | アクティブマトリクス基板の製造方法及び該アクティブマトリクス基板並びにこれを備えた電気光学パネル | |
| JP3304263B2 (ja) | Ｉｔｏのパターニング方法 | |
| JPH07221316A (ja) | 薄膜トランジスタの製造方法 | |
| JP2658535B2 (ja) | アクティブマトリクス液晶ディスプレイパネルの製造方法 | |
| JP3019533B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0388322A (ja) | 熱処理方法 | |
| JPH10335255A (ja) | 不純物領域の形成方法 | |
| JP2000292810A (ja) | マトリクスアレイ基板の製造方法 | |
| JP2004119645A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07240462A (ja) | 断線の修正方法 | |
| JPH07263702A (ja) | 薄膜トランジスタの製造方法 | |
| WO2022166036A1 (zh) | 阵列基板及其制备方法、短路修补方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |