JPH07263702A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH07263702A JPH07263702A JP4902094A JP4902094A JPH07263702A JP H07263702 A JPH07263702 A JP H07263702A JP 4902094 A JP4902094 A JP 4902094A JP 4902094 A JP4902094 A JP 4902094A JP H07263702 A JPH07263702 A JP H07263702A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- gas
- manufacturing
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 イオンシャワー方法により形成した薄膜トラ
ンジスタの特性劣化を改善すると共に、薄膜トランジス
タの小型化を図ることができる薄膜トランジスタマトリ
クスの製造方法を提供する。 【構成】 ゲート電極１１上に、ゲート絶縁膜１３、半
導体膜（動作半導体層）１４及びチャネル保護膜１５を
成膜する工程と、チャネル保護膜１５の両側に半導体膜
１４を露出する工程と、半導体膜１４の露出部分に不純
物ドーピングを行う工程と、不純物ドーピングに連続し
て、不純物ガスを含む減圧下で発生させたプラズマ中に
半導体膜１４を晒す工程と、プラズマ中に半導体膜１４
を晒す工程に連続して、半導体膜１４上にソース・ドレ
イン電極膜１７を成膜する工程とを有する。
ンジスタの特性劣化を改善すると共に、薄膜トランジス
タの小型化を図ることができる薄膜トランジスタマトリ
クスの製造方法を提供する。 【構成】 ゲート電極１１上に、ゲート絶縁膜１３、半
導体膜（動作半導体層）１４及びチャネル保護膜１５を
成膜する工程と、チャネル保護膜１５の両側に半導体膜
１４を露出する工程と、半導体膜１４の露出部分に不純
物ドーピングを行う工程と、不純物ドーピングに連続し
て、不純物ガスを含む減圧下で発生させたプラズマ中に
半導体膜１４を晒す工程と、プラズマ中に半導体膜１４
を晒す工程に連続して、半導体膜１４上にソース・ドレ
イン電極膜１７を成膜する工程とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】一般に市販されている薄膜トランジスタ
を用いた液晶ディスプレイ（ＴＦＴ−ＬＣＤ）におい
て、半導体活性層とソース・ドレインのコンタクトに用
いるｎ+層は、例えばモノシランガスと不純物を含むガ
スとの混合ガスをプラズマＣＶＤ（Ｐ−ＣＶＤ）により
成膜する方法を用いて、形成されている。
を用いた液晶ディスプレイ（ＴＦＴ−ＬＣＤ）におい
て、半導体活性層とソース・ドレインのコンタクトに用
いるｎ+層は、例えばモノシランガスと不純物を含むガ
スとの混合ガスをプラズマＣＶＤ（Ｐ−ＣＶＤ）により
成膜する方法を用いて、形成されている。
【０００３】近年、これに代わる技術として、非晶質シ
リコン（ａ−Ｓｉ）に直接不純物イオンを注入する（イ
オンシャワー）方法が研究されている。この方法を用い
た場合のＴＦＴの製造方法を、図１０〜１３を参照して
説明する。先ず、ガラス基板１上に、ゲート電極（兼走
査バスライン）２を形成した後、Ｐ−ＣＶＤ装置により
モノシランとアンモニアの混合ガスを用いて窒化シリコ
ン（ＳｉＮ）を４００ｎｍ成膜し、ゲート絶縁膜３を形
成する。
リコン（ａ−Ｓｉ）に直接不純物イオンを注入する（イ
オンシャワー）方法が研究されている。この方法を用い
た場合のＴＦＴの製造方法を、図１０〜１３を参照して
説明する。先ず、ガラス基板１上に、ゲート電極（兼走
査バスライン）２を形成した後、Ｐ−ＣＶＤ装置により
モノシランとアンモニアの混合ガスを用いて窒化シリコ
ン（ＳｉＮ）を４００ｎｍ成膜し、ゲート絶縁膜３を形
成する。
【０００４】続いて、動作半導体層４として非晶質シリ
コン（ａ−Ｓｉ）をモノシランガスと水素ガスを用いて
１５〜５０ｎｍ成膜し、更に、チャネル保護膜５として
ＳｉＮを２００ｎｍ成膜して、三層を連続形成する（図
１０（ａ），１２（ａ）参照）。次に、チャネル保護膜
５上全面にレジスト６を塗布した後、ガラス基板１の裏
面側から紫外線を照射し現像を行う。この結果、ゲート
電極２上にのみレジスト６が残る（図１２（ｂ）参
照）。
コン（ａ−Ｓｉ）をモノシランガスと水素ガスを用いて
１５〜５０ｎｍ成膜し、更に、チャネル保護膜５として
ＳｉＮを２００ｎｍ成膜して、三層を連続形成する（図
１０（ａ），１２（ａ）参照）。次に、チャネル保護膜
５上全面にレジスト６を塗布した後、ガラス基板１の裏
面側から紫外線を照射し現像を行う。この結果、ゲート
電極２上にのみレジスト６が残る（図１２（ｂ）参
照）。
【０００５】続いて、緩衝フッ酸水溶液にてレジスト６
で覆われていないＳｉＮ膜をエッチングし、レジスト６
を剥離する。次に、チャネル保護膜５をマスクとして、
イオンシャワー装置を用い、露出しているａ−Ｓｉ膜に
不純物イオンとして例えばＰイオンを注入し（図１０
（ｂ），１２（ｃ）参照）、ｎ+層４ａを形成する（図
１２（ｄ）参照）。注入後、ソース・ドレイン電極材と
して、例えばチタン（Ｔｉ）をスパッタ法により１００
ｎｍ成膜し、不透明導電膜７を形成する（図１２（ｅ）
参照）。
で覆われていないＳｉＮ膜をエッチングし、レジスト６
を剥離する。次に、チャネル保護膜５をマスクとして、
イオンシャワー装置を用い、露出しているａ−Ｓｉ膜に
不純物イオンとして例えばＰイオンを注入し（図１０
（ｂ），１２（ｃ）参照）、ｎ+層４ａを形成する（図
１２（ｄ）参照）。注入後、ソース・ドレイン電極材と
して、例えばチタン（Ｔｉ）をスパッタ法により１００
ｎｍ成膜し、不透明導電膜７を形成する（図１２（ｅ）
参照）。
【０００６】続いて、ソース電極７ａとドレイン電極７
ｂの素子分離を行うと共に、ドレインバスライン８を形
成する（図１０（ｃ），１２（ｆ）参照）。その後、Ｌ
ＣＤパネルにするため、ソース電極７ａに透明導電膜
（ＩＴＯ）からなる画素電極９を形成する（図１０
（ｄ），１２（ｇ）参照）。なお、ドレインバスライン
８の低抵抗化のためにドレインバスライン８のみ別途パ
ターニングを行う場合もある。
ｂの素子分離を行うと共に、ドレインバスライン８を形
成する（図１０（ｃ），１２（ｆ）参照）。その後、Ｌ
ＣＤパネルにするため、ソース電極７ａに透明導電膜
（ＩＴＯ）からなる画素電極９を形成する（図１０
（ｄ），１２（ｇ）参照）。なお、ドレインバスライン
８の低抵抗化のためにドレインバスライン８のみ別途パ
ターニングを行う場合もある。
【０００７】
【発明が解決しようとする課題】しかしながら、このイ
オンシャワー方法によりｎ+層を形成した場合、成膜に
よりｎ+層を形成した場合に比べて特性が劣っていると
いう問題点がある。即ち、図１４に示すように、イオン
シャワー方法による場合のＴＦＴ静特性ａの方が、成膜
によりｎ+層を形成した場合のＴＦＴ静特性ｂに比べて
立ち上がりが遅くなってしまう。
オンシャワー方法によりｎ+層を形成した場合、成膜に
よりｎ+層を形成した場合に比べて特性が劣っていると
いう問題点がある。即ち、図１４に示すように、イオン
シャワー方法による場合のＴＦＴ静特性ａの方が、成膜
によりｎ+層を形成した場合のＴＦＴ静特性ｂに比べて
立ち上がりが遅くなってしまう。
【０００８】これは、コンタクト特性が充分ではないた
めであり、原因は、Ｐイオンを物理的に注入することに
より、ａ−Ｓｉ膜のｎ+層とソース・ドレイン電極材と
がコンタクトする界面近傍のａ−Ｓｉ膜中に欠陥が生じ
ているものと考えられる。また、ＴＦＴ−ＬＣＤの高画
質化を図るためには寄生容量（Ｃｇｓ）を小さくするこ
と及び開口率を上げることが望ましく、これにはチャネ
ル長及びチャネル幅を小さくしてＴＦＴを小型化するこ
とが必要であるが、従来の成膜により形成したｎ+層を
用いたＴＦＴでは、小型化が困難であるという問題点も
あった。
めであり、原因は、Ｐイオンを物理的に注入することに
より、ａ−Ｓｉ膜のｎ+層とソース・ドレイン電極材と
がコンタクトする界面近傍のａ−Ｓｉ膜中に欠陥が生じ
ているものと考えられる。また、ＴＦＴ−ＬＣＤの高画
質化を図るためには寄生容量（Ｃｇｓ）を小さくするこ
と及び開口率を上げることが望ましく、これにはチャネ
ル長及びチャネル幅を小さくしてＴＦＴを小型化するこ
とが必要であるが、従来の成膜により形成したｎ+層を
用いたＴＦＴでは、小型化が困難であるという問題点も
あった。
【０００９】これは、露光装置のステッパに多少の位置
ずれがあることから、ゲート電極のエッジにソース・ド
レイン電極のエッジを正確に合わせることが困難である
ためである。本発明は、上記問題点に鑑みてなされたも
のであり、その目的は、イオンシャワー方法により形成
した薄膜トランジスタの特性劣化を改善すると共に、薄
膜トランジスタの小型化を図ることができる薄膜トラン
ジスタの製造方法を提供することにある。
ずれがあることから、ゲート電極のエッジにソース・ド
レイン電極のエッジを正確に合わせることが困難である
ためである。本発明は、上記問題点に鑑みてなされたも
のであり、その目的は、イオンシャワー方法により形成
した薄膜トランジスタの特性劣化を改善すると共に、薄
膜トランジスタの小型化を図ることができる薄膜トラン
ジスタの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的は、ゲート電極
上に、ゲート絶縁膜、動作半導体層及びチャネル保護膜
を成膜する工程と、前記チャネル保護膜の両側に前記動
作半導体層を露出する工程と、前記動作半導体層の露出
部分に不純物ドーピングを行う工程と、前記不純物ドー
ピングに連続して、不純物ガスを含む減圧下で発生させ
たプラズマ中に前記動作半導体層を晒す工程と、前記プ
ラズマ中に前記動作半導体層を晒す工程に連続して、前
記動作半導体層上にソース・ドレイン電極膜を成膜する
工程とを有することを特徴とする薄膜トランジスタの製
造方法により達成される。
上に、ゲート絶縁膜、動作半導体層及びチャネル保護膜
を成膜する工程と、前記チャネル保護膜の両側に前記動
作半導体層を露出する工程と、前記動作半導体層の露出
部分に不純物ドーピングを行う工程と、前記不純物ドー
ピングに連続して、不純物ガスを含む減圧下で発生させ
たプラズマ中に前記動作半導体層を晒す工程と、前記プ
ラズマ中に前記動作半導体層を晒す工程に連続して、前
記動作半導体層上にソース・ドレイン電極膜を成膜する
工程とを有することを特徴とする薄膜トランジスタの製
造方法により達成される。
【００１１】また、前記不純物ガスは、３価又は５価の
元素の水素化物又はフッ化物の何れかを含むガスと不活
性ガスとの混合ガスであることを特徴とする薄膜トラン
ジスタの製造方法により達成される。また、前記プラズ
マは、圧力０．１〜１Ｔｏｒｒ、ＲＦパワー２ｋＷ以
下、非晶質シリコン中のピーク濃度１×１０20〜５×１
０21／ｃｍ3で発生させることを特徴とする薄膜トラン
ジスタの製造方法により達成される。
元素の水素化物又はフッ化物の何れかを含むガスと不活
性ガスとの混合ガスであることを特徴とする薄膜トラン
ジスタの製造方法により達成される。また、前記プラズ
マは、圧力０．１〜１Ｔｏｒｒ、ＲＦパワー２ｋＷ以
下、非晶質シリコン中のピーク濃度１×１０20〜５×１
０21／ｃｍ3で発生させることを特徴とする薄膜トラン
ジスタの製造方法により達成される。
【００１２】また、前記不純物ガスの代わりに、水素ガ
ス、不活性ガスまたは水素ガスと不活性ガスとの混合ガ
スの内の何れかを用いることを特徴とする薄膜トランジ
スタの製造方法により達成される。また、前記プラズマ
は、圧力０．１〜１Ｔｏｒｒ、ＲＦパワー２ｋＷ以下で
発生させることを特徴とする薄膜トランジスタの製造方
法により達成される。
ス、不活性ガスまたは水素ガスと不活性ガスとの混合ガ
スの内の何れかを用いることを特徴とする薄膜トランジ
スタの製造方法により達成される。また、前記プラズマ
は、圧力０．１〜１Ｔｏｒｒ、ＲＦパワー２ｋＷ以下で
発生させることを特徴とする薄膜トランジスタの製造方
法により達成される。
【００１３】また、ゲート電極上に、ゲート絶縁膜、動
作半導体層及びチャネル保護膜を成膜する工程と、前記
チャネル保護膜の両側に前記動作半導体層を露出する工
程と、前記動作半導体層の露出部分に不純物ドーピング
を行う工程と、前記不純物ドーピングに連続して、水素
ガスを含む減圧下で前記動作半導体層をアニールする工
程と、前記動作半導体層をアニールする工程に連続し
て、前記動作半導体層上にソース・ドレイン電極膜を成
膜する工程とを有することを特徴とする薄膜トランジス
タの製造方法により達成される。
作半導体層及びチャネル保護膜を成膜する工程と、前記
チャネル保護膜の両側に前記動作半導体層を露出する工
程と、前記動作半導体層の露出部分に不純物ドーピング
を行う工程と、前記不純物ドーピングに連続して、水素
ガスを含む減圧下で前記動作半導体層をアニールする工
程と、前記動作半導体層をアニールする工程に連続し
て、前記動作半導体層上にソース・ドレイン電極膜を成
膜する工程とを有することを特徴とする薄膜トランジス
タの製造方法により達成される。
【００１４】また、前記水素ガスの代わりに、不活性ガ
ス、水素ガスと不活性ガスとの混合ガス、または３価又
は５価の元素の水素化物又はフッ化物の何れかを含むガ
スと不活性ガスとの混合ガスの内の何れかを用いること
を特徴とする薄膜トランジスタの製造方法により達成さ
れる。更に、前記不純物ドーピングでの不純物注入量
は、加速電圧３０ｋＶ以下で、ドーズ量１×１０15〜１
０16／ｃｍ2であることを特徴とする薄膜トランジスタ
の製造方法により達成される。
ス、水素ガスと不活性ガスとの混合ガス、または３価又
は５価の元素の水素化物又はフッ化物の何れかを含むガ
スと不活性ガスとの混合ガスの内の何れかを用いること
を特徴とする薄膜トランジスタの製造方法により達成さ
れる。更に、前記不純物ドーピングでの不純物注入量
は、加速電圧３０ｋＶ以下で、ドーズ量１×１０15〜１
０16／ｃｍ2であることを特徴とする薄膜トランジスタ
の製造方法により達成される。
【００１５】
【作用】本発明によれば、ゲート電極上に、ゲート絶縁
膜、動作半導体層及びチャネル保護膜を成膜する工程
と、前記チャネル保護膜の両側に前記動作半導体層を露
出する工程と、前記動作半導体層の露出部分に不純物ド
ーピングを行う工程と、前記不純物ドーピングに連続し
て、不純物ガスを含む減圧下で発生させたプラズマ中に
前記動作半導体層を晒す工程と、前記プラズマ中に前記
動作半導体層を晒す工程に連続して、前記動作半導体層
上にソース・ドレイン電極膜を成膜する工程とを有する
ことにより、不純物ドーピングの際に生じた動作半導体
層の欠陥による薄膜トランジスタの特性劣化を改善する
ことができ、更に、シリサイド膜の形成が容易に行われ
て薄膜トランジスタの小型化を図ることができる。
膜、動作半導体層及びチャネル保護膜を成膜する工程
と、前記チャネル保護膜の両側に前記動作半導体層を露
出する工程と、前記動作半導体層の露出部分に不純物ド
ーピングを行う工程と、前記不純物ドーピングに連続し
て、不純物ガスを含む減圧下で発生させたプラズマ中に
前記動作半導体層を晒す工程と、前記プラズマ中に前記
動作半導体層を晒す工程に連続して、前記動作半導体層
上にソース・ドレイン電極膜を成膜する工程とを有する
ことにより、不純物ドーピングの際に生じた動作半導体
層の欠陥による薄膜トランジスタの特性劣化を改善する
ことができ、更に、シリサイド膜の形成が容易に行われ
て薄膜トランジスタの小型化を図ることができる。
【００１６】また、前記不純物ドーピングに連続して、
水素ガスを含む減圧下で前記動作半導体層をアニールす
る工程を有することにより、不純物ドーピングの際に生
じた動作半導体層の欠陥による薄膜トランジスタの特性
劣化を改善することができ、更に、シリサイド膜の形成
が容易に行われて薄膜トランジスタの小型化を図ること
ができる。
水素ガスを含む減圧下で前記動作半導体層をアニールす
る工程を有することにより、不純物ドーピングの際に生
じた動作半導体層の欠陥による薄膜トランジスタの特性
劣化を改善することができ、更に、シリサイド膜の形成
が容易に行われて薄膜トランジスタの小型化を図ること
ができる。
【００１７】
【実施例】以下、本発明の実施例による薄膜トランジス
タの製造方法を図面を参照して説明する。 （実施例１）図１〜６は、薄膜トランジスタの製造方法
を示している。
タの製造方法を図面を参照して説明する。 （実施例１）図１〜６は、薄膜トランジスタの製造方法
を示している。
【００１８】先ず、ガラス基板（透明絶縁性基板）１０
上に、ゲート電極１１兼ゲートバスライン１２のパター
ンを配設する。次に、プラズマＣＶＤ法により、ゲート
絶縁膜１３として窒化シリコン（ＳｉＮ）を約４００ｎ
ｍ、更に半導体膜（動作半導体層）１４として非晶質シ
リコン（ａ−Ｓｉ）を約１５〜５０ｎｍ、更にチャネル
保護膜１５として窒化シリコン（ＳｉＮ）を約２００ｎ
ｍ、連続成膜する（図１（ａ），４（ａ）参照）。
上に、ゲート電極１１兼ゲートバスライン１２のパター
ンを配設する。次に、プラズマＣＶＤ法により、ゲート
絶縁膜１３として窒化シリコン（ＳｉＮ）を約４００ｎ
ｍ、更に半導体膜（動作半導体層）１４として非晶質シ
リコン（ａ−Ｓｉ）を約１５〜５０ｎｍ、更にチャネル
保護膜１５として窒化シリコン（ＳｉＮ）を約２００ｎ
ｍ、連続成膜する（図１（ａ），４（ａ）参照）。
【００１９】続いて、チャネル保護膜１５上全面にフォ
トレジスト１６を塗布し、ゲート電極１１周辺にレジス
ト１６が残るように、露光・現像を行う（図４（ｂ）参
照）。次に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔ
ｃｈｉｎｇ）による塩素系又はフッ素系のガスにより、
レジスト１６で覆われていない部分のチャネル保護膜１
５及び半導体膜１４を連続でエッチングする。又は、チ
ャネル保護膜１５を緩衝フッ酸（ＢＨＦ）水溶液により
ウェットエッチングした後、半導体膜１４をＲＩＥによ
る塩素系又はフッ素系のガスによりエッチングする。
トレジスト１６を塗布し、ゲート電極１１周辺にレジス
ト１６が残るように、露光・現像を行う（図４（ｂ）参
照）。次に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔ
ｃｈｉｎｇ）による塩素系又はフッ素系のガスにより、
レジスト１６で覆われていない部分のチャネル保護膜１
５及び半導体膜１４を連続でエッチングする。又は、チ
ャネル保護膜１５を緩衝フッ酸（ＢＨＦ）水溶液により
ウェットエッチングした後、半導体膜１４をＲＩＥによ
る塩素系又はフッ素系のガスによりエッチングする。
【００２０】続いて、レジスト１６を除去せずに、ガラ
ス基板１０の裏面側から紫外線を照射して現像を行う
（図４（ｃ）参照）。この結果ゲート電極１１上にのみ
レジスト１６が残る（図４（ｄ）参照）。更に、ＢＨＦ
水溶液によりチャネル保護膜１５をエッチングし、レジ
スト１６を除去する（図１（ｂ）参照）。このレジスト
１６は耐熱用のもの（例えば、ヘキストジャパン製のイ
メージリバーサルレジスト）を用いている。また、エッ
チング後レジスト１６を残したまま再露光を行っている
が、その都度レジスト１６を除去して二度に分けて行っ
ても良い。
ス基板１０の裏面側から紫外線を照射して現像を行う
（図４（ｃ）参照）。この結果ゲート電極１１上にのみ
レジスト１６が残る（図４（ｄ）参照）。更に、ＢＨＦ
水溶液によりチャネル保護膜１５をエッチングし、レジ
スト１６を除去する（図１（ｂ）参照）。このレジスト
１６は耐熱用のもの（例えば、ヘキストジャパン製のイ
メージリバーサルレジスト）を用いている。また、エッ
チング後レジスト１６を残したまま再露光を行っている
が、その都度レジスト１６を除去して二度に分けて行っ
ても良い。
【００２１】次に、チャネル保護膜１５からはみ出し露
出している半導体膜１４に、イオンシャワー方法による
イオン注入により不純物ドーピングを行う。イオン注入
は、例えばイオンシャワー装置にガラス基板１０を仕込
み、加速電圧３０ｋＶ以下、ドーズ量１×１０15〜１０
16／ｃｍ2で適当な量を注入する。このイオン注入によ
り、半導体膜１４にｎ+層が形成される（図２（ｃ），
５（ｅ）参照）。
出している半導体膜１４に、イオンシャワー方法による
イオン注入により不純物ドーピングを行う。イオン注入
は、例えばイオンシャワー装置にガラス基板１０を仕込
み、加速電圧３０ｋＶ以下、ドーズ量１×１０15〜１０
16／ｃｍ2で適当な量を注入する。このイオン注入によ
り、半導体膜１４にｎ+層が形成される（図２（ｃ），
５（ｅ）参照）。
【００２２】続いて、不純物ドーピングに連続して、不
純物ガスを含む減圧下で発生させたプラズマ中に半導体
膜１４を晒す。即ち、例えば平行平板型のＰ−ＣＶＤ装
置内にガラス基板１０を仕込んで、基板温度３００℃以
下（好ましくは２００〜２５０℃）に加熱し、アルゴン
（Ａｒ）をベースとしてホスフィン（ＰＨ3）濃度を５
％以下にした不純物ガスをＰ−ＣＶＤ装置のチャンバ内
に導入して、ガス圧力を０．１〜１Ｔｏｒｒの間で適当
な圧力に制御し、ＲＦパワー１ｋＷ以下の投入電力によ
りプラズマを発生させて、このプラズマ空間中にガラス
基板１０を晒す。なお、投入電力は、ＲＦパワー２ｋＷ
以下であればよい。
純物ガスを含む減圧下で発生させたプラズマ中に半導体
膜１４を晒す。即ち、例えば平行平板型のＰ−ＣＶＤ装
置内にガラス基板１０を仕込んで、基板温度３００℃以
下（好ましくは２００〜２５０℃）に加熱し、アルゴン
（Ａｒ）をベースとしてホスフィン（ＰＨ3）濃度を５
％以下にした不純物ガスをＰ−ＣＶＤ装置のチャンバ内
に導入して、ガス圧力を０．１〜１Ｔｏｒｒの間で適当
な圧力に制御し、ＲＦパワー１ｋＷ以下の投入電力によ
りプラズマを発生させて、このプラズマ空間中にガラス
基板１０を晒す。なお、投入電力は、ＲＦパワー２ｋＷ
以下であればよい。
【００２３】また、半導体膜１４である非晶質シリコン
中のピーク濃度は、１×１０20〜５×１０21／ｃｍ3の
適当な値に制御する。なお、使用した不純物ガスは、例
えば、３価又は５価の元素の水素化物又はフッ化物の何
れかを含むガスと不活性ガスとの混合ガスである。ま
た、ベースとしては、アルゴンの代わりにヘリウム、ネ
オン、クリプトン等を用いても良い。
中のピーク濃度は、１×１０20〜５×１０21／ｃｍ3の
適当な値に制御する。なお、使用した不純物ガスは、例
えば、３価又は５価の元素の水素化物又はフッ化物の何
れかを含むガスと不活性ガスとの混合ガスである。ま
た、ベースとしては、アルゴンの代わりにヘリウム、ネ
オン、クリプトン等を用いても良い。
【００２４】従って、不純物ガスを含む減圧下で発生さ
せたプラズマ中に半導体膜１４を晒すことにより、イオ
ンシャワーで生じた半導体膜１４を形成する非晶質シリ
コン（ａ−Ｓｉ）中の欠陥を修復することができる。次
に、プラズマ中に半導体膜１４を晒した後、チャンバ内
の真空を破らずに連続して、半導体膜１４上にソース・
ドレイン電極材からなるソース・ドレイン電極膜１７を
成膜する。このソース・ドレイン電極膜１７により、後
述するドレインバスライン２０も形成される（図２
（ｄ），５（ｆ）参照） ソース・ドレイン電極膜１７は、例えば、クロム（Ｃ
ｒ）をスパッタにより２００ｎｍ成膜して形成する。こ
の際クロムシリサイド膜が形成されるが、イオンシャワ
ードーピングによりｎ+層上に成膜したクロム膜の場合
は熱処理が必要であるが、プラズマ空間中に晒した後に
クロム膜を成膜した場合は熱処理なしでも形成される。
また、成膜する金属膜は、クロムの他に、チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）を用い
ても良い。
せたプラズマ中に半導体膜１４を晒すことにより、イオ
ンシャワーで生じた半導体膜１４を形成する非晶質シリ
コン（ａ−Ｓｉ）中の欠陥を修復することができる。次
に、プラズマ中に半導体膜１４を晒した後、チャンバ内
の真空を破らずに連続して、半導体膜１４上にソース・
ドレイン電極材からなるソース・ドレイン電極膜１７を
成膜する。このソース・ドレイン電極膜１７により、後
述するドレインバスライン２０も形成される（図２
（ｄ），５（ｆ）参照） ソース・ドレイン電極膜１７は、例えば、クロム（Ｃ
ｒ）をスパッタにより２００ｎｍ成膜して形成する。こ
の際クロムシリサイド膜が形成されるが、イオンシャワ
ードーピングによりｎ+層上に成膜したクロム膜の場合
は熱処理が必要であるが、プラズマ空間中に晒した後に
クロム膜を成膜した場合は熱処理なしでも形成される。
また、成膜する金属膜は、クロムの他に、チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）を用い
ても良い。
【００２５】続いて、試料全面にレジストを塗布し、ソ
ース・ドレイン電極用のフォトマスクを用いて露光し現
像することによりレジストパターンを形成し、次に、塩
素系のガスを用いたＲＩＥにより、又は硝酸セリウム第
二アンモンを主成分とした水溶液を用いて、クロムをエ
ッチングする。次に、不要部分がｎ+層化された半導体
膜１４を、塩素系ガスを用いたＲＩＥによりドライエッ
チングする。この場合のレジストパターンは、ソース電
極とドレイン電極が繋がった状態（図５（ｇ）参照）に
あるため、ソース電極とドレイン電極を分離する必要が
ある。そこで、レジストを剥離せずにチャネル部近傍の
みを露光し現像する。
ース・ドレイン電極用のフォトマスクを用いて露光し現
像することによりレジストパターンを形成し、次に、塩
素系のガスを用いたＲＩＥにより、又は硝酸セリウム第
二アンモンを主成分とした水溶液を用いて、クロムをエ
ッチングする。次に、不要部分がｎ+層化された半導体
膜１４を、塩素系ガスを用いたＲＩＥによりドライエッ
チングする。この場合のレジストパターンは、ソース電
極とドレイン電極が繋がった状態（図５（ｇ）参照）に
あるため、ソース電極とドレイン電極を分離する必要が
ある。そこで、レジストを剥離せずにチャネル部近傍の
みを露光し現像する。
【００２６】続いて、硝酸セリウム第二アンモンを主成
分とする水溶液によりクロムをエッチングし、レジスト
を剥離する。ここに、ソース電極１８とドレイン電極１
９、及びドレイン電極１９に接続するドレインバスライ
ン２０が形成される（図３（ｅ）参照）。この際、チャ
ネル保護膜１５上のクロム膜はウェットエッチングによ
り除去され、同時にソース・ドレイン形成部のクロム膜
も除去されるが、その下にはクロムシリサイド膜２１が
残ることとなる。このクロムシリサイド膜２１は、硝酸
セリウム第二アンモンを主成分とする水溶液では除去さ
れない。
分とする水溶液によりクロムをエッチングし、レジスト
を剥離する。ここに、ソース電極１８とドレイン電極１
９、及びドレイン電極１９に接続するドレインバスライ
ン２０が形成される（図３（ｅ）参照）。この際、チャ
ネル保護膜１５上のクロム膜はウェットエッチングによ
り除去され、同時にソース・ドレイン形成部のクロム膜
も除去されるが、その下にはクロムシリサイド膜２１が
残ることとなる。このクロムシリサイド膜２１は、硝酸
セリウム第二アンモンを主成分とする水溶液では除去さ
れない。
【００２７】なお、この場合も、チャネル保護膜１５の
パターニングと同様に、二度に分けてパターニングを行
っても良い。次に、試料全面に、例えばＩＴＯからなる
透明導電膜をスパッタにより８０ｎｍ成膜する。続い
て、レジストを塗布した後、露光及び現像を行って画素
用のレジストパターンを形成し、透明導電膜を塩酸系の
水溶液でウェットエッチングすることにより画素電極２
２を形成する（図３（ｆ），６（ｉ）参照）。ここに、
薄膜トランジスタマトリクスが完成する。
パターニングと同様に、二度に分けてパターニングを行
っても良い。次に、試料全面に、例えばＩＴＯからなる
透明導電膜をスパッタにより８０ｎｍ成膜する。続い
て、レジストを塗布した後、露光及び現像を行って画素
用のレジストパターンを形成し、透明導電膜を塩酸系の
水溶液でウェットエッチングすることにより画素電極２
２を形成する（図３（ｆ），６（ｉ）参照）。ここに、
薄膜トランジスタマトリクスが完成する。
【００２８】なお、ソース・ドレイン電極の形成に用い
たレジストは耐熱用のもの（例えば、ヘキストジャパン
製のイメージリバーサルレジスト）であり、このレジス
トを用いれば、ＲＩＥ中の基板温度の上昇によっても、
また、次の露光後の現像液にも溶解する。本実施例で作
成したＴＦＴの特性を図７に示す。
たレジストは耐熱用のもの（例えば、ヘキストジャパン
製のイメージリバーサルレジスト）であり、このレジス
トを用いれば、ＲＩＥ中の基板温度の上昇によっても、
また、次の露光後の現像液にも溶解する。本実施例で作
成したＴＦＴの特性を図７に示す。
【００２９】図７に示すように、コンタクト特性が改善
されることにより、本実施例によるＴＦＴ静特性ｃは、
立ち上がりが速くなって成膜によりｎ+層を形成した場
合のＴＦＴ静特性ｂと同程度或はそれ以上となる。これ
は、イオンシャワーで欠陥ができた界面が、プラズマ中
の水素により修復されるか、或は燐（Ｐ）イオンが最表
面より存在していることによるものと思われる。
されることにより、本実施例によるＴＦＴ静特性ｃは、
立ち上がりが速くなって成膜によりｎ+層を形成した場
合のＴＦＴ静特性ｂと同程度或はそれ以上となる。これ
は、イオンシャワーで欠陥ができた界面が、プラズマ中
の水素により修復されるか、或は燐（Ｐ）イオンが最表
面より存在していることによるものと思われる。
【００３０】また、ＴＦＴの小型化は、プラズマ空間中
にガラス基板１０を晒すと共に、真空を破らずに連続し
て金属膜（ソース・ドレイン電極膜１７）を成膜するこ
とにより、シリサイド膜の形成が容易に行われるため、
このシリサイド膜を用いて簡単に形成することができ
る。なお、上記実施例では、プラズマを不純物ガスを含
む減圧下で発生させたが、この不純物ガスの代わりに、
水素ガス、又は不活性ガス、又は水素ガスと不活性ガス
との混合ガス、を用いても同様の効果を得ることができ
る。
にガラス基板１０を晒すと共に、真空を破らずに連続し
て金属膜（ソース・ドレイン電極膜１７）を成膜するこ
とにより、シリサイド膜の形成が容易に行われるため、
このシリサイド膜を用いて簡単に形成することができ
る。なお、上記実施例では、プラズマを不純物ガスを含
む減圧下で発生させたが、この不純物ガスの代わりに、
水素ガス、又は不活性ガス、又は水素ガスと不活性ガス
との混合ガス、を用いても同様の効果を得ることができ
る。
【００３１】図８に、水素ガスを用いた場合のＴＦＴ静
特性ｄを示すが、ＴＦＴ静特性ｄは、立ち上がりが速く
なって成膜によりｎ+層を形成した場合のＴＦＴ静特性
ｂと同程度或はそれ以上となる。この際、プラズマは、
圧力０．１〜１Ｔｏｒｒ、ＲＦパワー２ｋＷ以下で発生
させる。
特性ｄを示すが、ＴＦＴ静特性ｄは、立ち上がりが速く
なって成膜によりｎ+層を形成した場合のＴＦＴ静特性
ｂと同程度或はそれ以上となる。この際、プラズマは、
圧力０．１〜１Ｔｏｒｒ、ＲＦパワー２ｋＷ以下で発生
させる。
【００３２】また、燐（Ｐ）のドーピングについて示し
たが、ボロン等を注入するＰ+化についても有効である
ことは言うまでもない。 （実施例２）この実施例に示す薄膜トランジスタの製造
方法は、不純物ドーピングに連続して、水素ガスを含む
減圧下で半導体膜（動作半導体層）１４をアニールする
工程を有する他は、実施例１に示す薄膜トランジスタの
製造方法と同様の構成及び作用を有している。
たが、ボロン等を注入するＰ+化についても有効である
ことは言うまでもない。 （実施例２）この実施例に示す薄膜トランジスタの製造
方法は、不純物ドーピングに連続して、水素ガスを含む
減圧下で半導体膜（動作半導体層）１４をアニールする
工程を有する他は、実施例１に示す薄膜トランジスタの
製造方法と同様の構成及び作用を有している。
【００３３】即ち、不純物ガスを含む減圧下で発生させ
たプラズマ中に半導体膜１４を晒す代わりに、水素ガス
を含む減圧下で半導体膜１４をアニールする。半導体膜
１４のアニールは以下に示す方法により行われる。実施
例１に示すように、チャネル保護膜１５からはみ出し露
出している半導体膜１４に、イオンシャワー方法による
イオン注入により不純物ドーピングを行う（図５（ｅ）
参照）。
たプラズマ中に半導体膜１４を晒す代わりに、水素ガス
を含む減圧下で半導体膜１４をアニールする。半導体膜
１４のアニールは以下に示す方法により行われる。実施
例１に示すように、チャネル保護膜１５からはみ出し露
出している半導体膜１４に、イオンシャワー方法による
イオン注入により不純物ドーピングを行う（図５（ｅ）
参照）。
【００３４】そして、不純物ドーピングに連続して、水
素ガスを含む減圧下で半導体膜１４をアニールする。即
ち、例えばアニール装置内にガラス基板１０を仕込ん
で、基板温度３００℃以下（好ましくは２００〜２５０
℃）に加熱し、水素ガスをアニール装置のチャンバ内に
導入して、ガス圧力を０．１〜１Ｔｏｒｒの間で適当な
圧力に制御することにより、半導体膜１４をアニールす
る。
素ガスを含む減圧下で半導体膜１４をアニールする。即
ち、例えばアニール装置内にガラス基板１０を仕込ん
で、基板温度３００℃以下（好ましくは２００〜２５０
℃）に加熱し、水素ガスをアニール装置のチャンバ内に
導入して、ガス圧力を０．１〜１Ｔｏｒｒの間で適当な
圧力に制御することにより、半導体膜１４をアニールす
る。
【００３５】従って、水素ガスを含む減圧下で半導体膜
１４をアニールすることにより、イオンシャワーで生じ
た半導体膜１４を形成する非晶質シリコン（ａ−Ｓｉ）
中の欠陥を修復することができる。次に、半導体膜１４
をアニールした後、チャンバ内の真空を破らずに連続し
て、半導体膜１４上にソース・ドレイン電極材からなる
ソース・ドレイン電極膜１７を成膜する（図５（ｆ）参
照）。
１４をアニールすることにより、イオンシャワーで生じ
た半導体膜１４を形成する非晶質シリコン（ａ−Ｓｉ）
中の欠陥を修復することができる。次に、半導体膜１４
をアニールした後、チャンバ内の真空を破らずに連続し
て、半導体膜１４上にソース・ドレイン電極材からなる
ソース・ドレイン電極膜１７を成膜する（図５（ｆ）参
照）。
【００３６】図９に、本実施例によるＴＦＴ静特性ｅを
示すが、ＴＦＴ静特性ｅは、立ち上がりが速くなって成
膜によりｎ+層を形成した場合のＴＦＴ静特性ｂと同程
度或はそれ以上となる。なお、水素ガスの代わりに、不
活性ガス、又は水素ガスと不活性ガスとの混合ガス、又
は３価又は５価の元素の水素化物又はフッ化物の何れか
を含むガスと不活性ガスとの混合ガスを用いて、これら
のガスを含む減圧下で半導体膜１４をアニールすること
によっても、同様の効果を得ることができる。
示すが、ＴＦＴ静特性ｅは、立ち上がりが速くなって成
膜によりｎ+層を形成した場合のＴＦＴ静特性ｂと同程
度或はそれ以上となる。なお、水素ガスの代わりに、不
活性ガス、又は水素ガスと不活性ガスとの混合ガス、又
は３価又は５価の元素の水素化物又はフッ化物の何れか
を含むガスと不活性ガスとの混合ガスを用いて、これら
のガスを含む減圧下で半導体膜１４をアニールすること
によっても、同様の効果を得ることができる。
【００３７】以上、上記各実施例に示すように、イオン
シャワードーピングと、不純物を含むガスプラズマ空間
中にガラス基板１０を晒すこと、又は、水素ガス中での
アニールとを連続で行えば、ＴＦＴ特性を改善すること
ができる。また、ＴＦＴの小型化は、ウェットエッチン
グによってはエッチングされないシリサイド膜により、
ソース・ドレイン電極の一部を形成することで、パター
ン合わせのマージンが広がることとなり容易に小型化が
可能となる。
シャワードーピングと、不純物を含むガスプラズマ空間
中にガラス基板１０を晒すこと、又は、水素ガス中での
アニールとを連続で行えば、ＴＦＴ特性を改善すること
ができる。また、ＴＦＴの小型化は、ウェットエッチン
グによってはエッチングされないシリサイド膜により、
ソース・ドレイン電極の一部を形成することで、パター
ン合わせのマージンが広がることとなり容易に小型化が
可能となる。
【００３８】なお、本発明は上記実施例に限らず種々の
変形が可能であり、このドーピングは、例えは薄膜トラ
ンジスタについて示したが、太陽電池の燐又はボロン等
の注入にも使用でき、また、ＬＳＩ等の結晶シリコンや
多結晶シリコンを用いた半導体装置、或はイメージセン
サ等にも応用が可能である。
変形が可能であり、このドーピングは、例えは薄膜トラ
ンジスタについて示したが、太陽電池の燐又はボロン等
の注入にも使用でき、また、ＬＳＩ等の結晶シリコンや
多結晶シリコンを用いた半導体装置、或はイメージセン
サ等にも応用が可能である。
【００３９】
【発明の効果】以上の通り、本発明によれば、イオンシ
ャワー方法により形成した薄膜トランジスタの特性劣化
を改善すると共に、薄膜トランジスタの小型化を図るこ
とができる。
ャワー方法により形成した薄膜トランジスタの特性劣化
を改善すると共に、薄膜トランジスタの小型化を図るこ
とができる。
【図１】本発明の実施例１による薄膜トランジスタの製
造方法の工程説明図（その一）である。
造方法の工程説明図（その一）である。
【図２】本発明の実施例１による薄膜トランジスタの製
造方法の工程説明図（その二）である。
造方法の工程説明図（その二）である。
【図３】本発明の実施例１による薄膜トランジスタの製
造方法の工程説明図（その三）である。
造方法の工程説明図（その三）である。
【図４】本発明の実施例１による薄膜トランジスタの製
造方法の工程説明図（その四）である。
造方法の工程説明図（その四）である。
【図５】本発明の実施例１による薄膜トランジスタの製
造方法の工程説明図（その五）である。
造方法の工程説明図（その五）である。
【図６】本発明の実施例１による薄膜トランジスタの製
造方法の工程説明図（その六）である。
造方法の工程説明図（その六）である。
【図７】本発明の実施例１による薄膜トランジスタの製
造方法によるＴＦＴ静特性の説明図である。
造方法によるＴＦＴ静特性の説明図である。
【図８】本発明の実施例１による他の薄膜トランジスタ
の製造方法によるＴＦＴ静特性の説明図である。
の製造方法によるＴＦＴ静特性の説明図である。
【図９】本発明の実施例２による薄膜トランジスタの製
造方法によるＴＦＴ静特性の説明図である。
造方法によるＴＦＴ静特性の説明図である。
【図１０】従来の薄膜トランジスタの製造方法の工程説
明図（その一）である。
明図（その一）である。
【図１１】従来の薄膜トランジスタの製造方法の工程説
明図（その二）である。
明図（その二）である。
【図１２】従来の薄膜トランジスタの製造方法の工程説
明図（その三）である。
明図（その三）である。
【図１３】従来の薄膜トランジスタの製造方法の工程説
明図（その四）である。
明図（その四）である。
【図１４】従来の薄膜トランジスタの製造方法によるＴ
ＦＴ静特性の説明図である。
ＦＴ静特性の説明図である。
１０…ガラス基板（透明絶縁性基板） １１…ゲート電極 １２…ゲートバスライン １３…ゲート絶縁膜 １４…半導体膜（動作半導体層） １４ａ…ｎ+層 １５…チャネル保護膜 １６…フォトレジスト １７…ソース・ドレイン電極膜 １８…ソース電極 １９…ドレイン電極 ２０…ドレインバスライン ２１…クロムシリサイド膜 ２２…画素電極 ｂ…ＴＦＴ静特性 ｃ…ＴＦＴ静特性 ｄ…ＴＦＴ静特性 ｅ…ＴＦＴ静特性
Claims (8)
- 【請求項１】 ゲート電極上に、ゲート絶縁膜、動作半
導体層及びチャネル保護膜を成膜する工程と、 前記チャネル保護膜の両側に前記動作半導体層を露出す
る工程と、 前記動作半導体層の露出部分に不純物ドーピングを行う
工程と、 前記不純物ドーピングに連続して、不純物ガスを含む減
圧下で発生させたプラズマ中に前記動作半導体層を晒す
工程と、 前記プラズマ中に前記動作半導体層を晒す工程に連続し
て、前記動作半導体層上にソース・ドレイン電極膜を成
膜する工程とを有することを特徴とする薄膜トランジス
タの製造方法。 - 【請求項２】 請求項１記載の薄膜トランジスタの製造
方法において、 前記不純物ガスは、３価又は５価の元素の水素化物又は
フッ化物の何れかを含むガスと不活性ガスとの混合ガス
であることを特徴とする薄膜トランジスタの製造方法。 - 【請求項３】 請求項１又は２記載の薄膜トランジスタ
の製造方法において、 前記プラズマは、圧力０．１〜１Ｔｏｒｒ、ＲＦパワー
２ｋＷ以下、非晶質シリコン中のピーク濃度１×１０20
〜５×１０21／ｃｍ3で発生させることを特徴とする薄
膜トランジスタの製造方法。 - 【請求項４】 請求項１記載の薄膜トランジスタの製造
方法において、 前記不純物ガスの代わりに、水素ガス、不活性ガスまた
は水素ガスと不活性ガスとの混合ガスの内の何れかを用
いることを特徴とする薄膜トランジスタの製造方法。 - 【請求項５】 請求項４記載の薄膜トランジスタの製造
方法において、 前記プラズマは、圧力０．１〜１Ｔｏｒｒ、ＲＦパワー
２ｋＷ以下で発生させることを特徴とする薄膜トランジ
スタの製造方法。 - 【請求項６】 ゲート電極上に、ゲート絶縁膜、動作半
導体層及びチャネル保護膜を成膜する工程と、 前記チャネル保護膜の両側に前記動作半導体層を露出す
る工程と、 前記動作半導体層の露出部分に不純物ドーピングを行う
工程と、 前記不純物ドーピングに連続して、水素ガスを含む減圧
下で前記動作半導体層をアニールする工程と、 前記動作半導体層をアニールする工程に連続して、前記
動作半導体層上にソース・ドレイン電極膜を成膜する工
程とを有することを特徴とする薄膜トランジスタの製造
方法。 - 【請求項７】 請求項６記載の薄膜トランジスタの製造
方法において、 前記水素ガスの代わりに、不活性ガス、水素ガスと不活
性ガスとの混合ガス、または３価又は５価の元素の水素
化物又はフッ化物の何れかを含むガスと不活性ガスとの
混合ガスの内の何れかを用いることを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項８】 請求項１乃至７記載の薄膜トランジスタ
の製造方法において、 前記不純物ドーピングでの不純物注入量は、加速電圧３
０ｋＶ以下で、ドーズ量１×１０15〜１０16／ｃｍ2で
あることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4902094A JPH07263702A (ja) | 1994-03-18 | 1994-03-18 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4902094A JPH07263702A (ja) | 1994-03-18 | 1994-03-18 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263702A true JPH07263702A (ja) | 1995-10-13 |
Family
ID=12819448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4902094A Withdrawn JPH07263702A (ja) | 1994-03-18 | 1994-03-18 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263702A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285041B1 (en) | 1996-08-29 | 2001-09-04 | Nec Corporation | Thin-film transistor having a high resistance back channel region am) fabrication method thereof |
| JP2012094851A (ja) * | 2010-10-01 | 2012-05-17 | Semiconductor Energy Lab Co Ltd | トランジスタの作製方法 |
-
1994
- 1994-03-18 JP JP4902094A patent/JPH07263702A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285041B1 (en) | 1996-08-29 | 2001-09-04 | Nec Corporation | Thin-film transistor having a high resistance back channel region am) fabrication method thereof |
| US6461901B1 (en) | 1996-08-29 | 2002-10-08 | Nec Corporation | Method of forming a thin-film transistor having a high resistance back channel region |
| JP2012094851A (ja) * | 2010-10-01 | 2012-05-17 | Semiconductor Energy Lab Co Ltd | トランジスタの作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2530990B2 (ja) | 薄膜トランジスタ・マトリクスの製造方法 | |
| JPH0815218B2 (ja) | 半導体装置の製造方法 | |
| US6063653A (en) | Method of fabricating a TFT-LCD | |
| JP3282582B2 (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JPH06326314A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2948965B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07263702A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0918006A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4304374B2 (ja) | トップゲート型薄膜トランジスタ | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08139335A (ja) | 薄膜トランジスタの製造方法 | |
| KR100198539B1 (ko) | 액정표시장치용 박막트랜지스터 제조방법 | |
| JP3489217B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3407842B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09133928A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JP3019533B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
| JP2716035B2 (ja) | 薄膜電界効果トランジスタ | |
| JPH08204200A (ja) | 薄膜トランジスタ | |
| TWI249644B (en) | A method for forming a lightly doped drain | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JP3221777B2 (ja) | 薄膜トランジスタの製法 | |
| JPS63158875A (ja) | 薄膜トランジスタの製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |