JP2000292810A - マトリクスアレイ基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート線パターンに欠陥があるような場合で
あっても、基板全体が使用不可となるような致命的な欠
陥の発生を防止し、歩留まりの向上が可能なマトリクス
アレイ基板の製造方法を提供する。 【解決手段】 従来のように、ゲート絶縁層及び層間絶
縁膜にコンタクトホールを形成するためのレジスト膜に
対して、絶縁基板１０の表面側のみから露光するのでな
く、表面側と裏面側とから露光処理を行う。これによ
り、裏面側からの露光処理において、異常なゲート線層
１４ｂ２が存在する箇所では、走査線層１４ｂ２が妨げ
となってレジスト膜に露光されない。この結果、異常な
走査線層１４ｂ２が存在する箇所ではコンタクトホール
が形成されず、走査線層と信号線層とが短絡する致命的
な欠陥の発生を防止することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクスアレイ
基板の製造方法に関する。

【０００２】

【従来の技術】マトリクスアレイ基板は、絶縁基板上に
複数列の信号線と複数行の走査線とが交差するように配
線され、交点付近にスイッチ素子と画素電極とが配置さ
れている。スイッチ素子は半導体層を用いて形成された
薄膜トランジスタ（以下、ＴＦＴという）で構成され、
ゲートが走査線に接続され、一方の拡散領域が信号線に
接続され、他方の拡散領域が画素電極に接続されてい
る。このようなマトリクスアレイ基板は、例えば撮像素
子として用いられたり、あるいは対向電極が設けられた
対向基板と間隙を隔てて対向配置され、液晶組成物が間
に封入された液晶表示装置として用いられる。

【０００３】ここで、ＴＦＴの半導体層と信号線層と
は、ゲート絶縁層及び層間絶縁膜を隔てて形成される。
このため、半導体層における一方の拡散領域と信号線層
とは、ゲート絶縁層及び層間絶縁膜にコンタクトホール
を形成して接続する必要がある。

【０００４】このようなコンタクトホールを形成するた
め、ゲート絶縁層及び層間絶縁膜上にレジストを塗布
し、コンタクトホール形成用フォトマスクを用いて露光
し現像してパターニングしたレジスト膜を形成する。こ
のレジスト膜をマスクにして、ゲート絶縁層及び層間絶
縁膜をエッチングし、コンタクトホールを形成する。

【０００５】

【発明が解決しようとする課題】しかし、従来の製造方
法には次のような問題があった。上記従来の方法では、
層間絶縁膜より下方に存在する層の構造とは無関係にレ
ジスト膜が形成されることになる。よって、層間絶縁膜
の下方に位置する走査線層のパターンに欠陥があって、
コンタクトホールを形成した箇所に走査線層が存在する
と、走査線層と信号線層とが短絡する。このような短絡
があると、当該画素のみの不良にとどまらず、致命的な
線欠陥となりマトリクスアレイ基板全体が使用できなく
なり、歩留まりが低化する。

【０００６】本発明は上記事情に鑑み、走査線パターン
に欠陥があるような場合であっても、基板全体が使用不
可となるような致命的な欠陥の発生を防止し、歩留まり
の向上が可能なマトリクスアレイ基板の製造方法を提供
することを目的とする。

【０００７】

【課題を解決するための手段】本発明のマトリクスアレ
イ基板の製造方法は、絶縁基板と、この絶縁基板の上面
にマトリクス状に形成された半導体層と、この半導体層
の上部にゲート絶縁層を介して形成されたゲート層と、
前記半導体層の上部に前記ゲート絶縁層及び層間絶縁膜
を介して形成された信号線層とを有し、前記半導体層と
前記信号線層とは前記ゲート絶縁層及び前記層間絶縁膜
に形成されたコンタクトホールを介して接続されている
マトリクスアレイ基板を製造する方法であって、前記コ
ンタクトホールを形成するためのフォトマスクを前記絶
縁基板の表面側に設置し、前記絶縁基板の表面側から露
光処理を行うと共に前記絶縁基板の裏面側から前記ゲー
ト層をマスクとして露光処理を行う工程と、前記露光工
程に基づいて前記ゲート絶縁層及び前記層間絶縁膜にエ
ッチングを行い、前記コンタクトホールを形成する行程
とを備え、前記表面側及び前記裏面側から共通に露光処
理された領域の前記ゲート絶縁層及び前記層間絶縁膜が
選択的に除去されて前記コンタクトホールが形成される
ことを特徴とする。

【０００８】ここで、前記絶縁基板は、前記露光処理に
おける露光光を透過し、前記ゲート層は前記露光光を実
質的に透過しないものであってもよい。

【０００９】また、前記表面側及び裏面側の露光処理
は、前記層間絶縁膜上に配されるレジスト膜に対して行
われてもよい。

【００１０】あるいは、前記表面側及び裏面側の露光処
理は、前記層間絶縁膜上に配される第１及び第２レジス
ト膜に対してそれぞれ行われてもよい。

【００１１】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。上述したように走査線層
にパターニング不良が存在したとしても、走査線層と信
号線層との接触を回避することができれば、当該画素の
みの不良に留めて、基板全体が不良となる致命的な欠陥
を避けることができる。以下に述べる第１、第２の実施
の形態は、このような思想に基づいている。

【００１２】図１に、第１の実施の形態によるマトリク
スアレイ基板の製造方法における素子の縦断面を工程別
に示す。この製造方法は、ガラス基板等の絶縁基板上に
多結晶シリコンを用いてＴＦＴをマトリクスアレイ状に
形成する基板の製造方法に関する。

【００１３】図１（ａ）に示されたように、ガラス基板
等の絶縁基板１０上に、ＣＶＤ（Chemical Vapor Depos
ition）法により約５００nmの膜厚でシリコン酸化膜１
１を形成する。このシリコン酸化膜１１を、絶縁基板１
０から半導体層あるいはゲート絶縁層へ不純物が侵入す
ることを防ぐブロッキング層とする。

【００１４】シリコン酸化膜１１の上面に、ＴＦＴ用の
半導体層を形成するため、アモルファスシリコン層１２
を膜厚約５００オングストロームでプラズマＣＶＤ法に
より成膜する。そして、このアモルファスシリコン層１
２を結晶化、例えば、エキシマレーザアニール（以下、
ＥＬＡという）を行い、多結晶シリコン層１２を形成す
る。

【００１５】多結晶シリコン層１２上にレジストを塗布
し、フォトマスクを用いて露光、現像処理を行って図示
されていないレジスト膜を形成する。このレジスト膜を
マスクとして多結晶シリコン層１２にドライエッチング
を行い島状にパターニングする。この後、ＴＥＯＳ膜あ
るいはシリコン酸化膜をＣＶＤ法により１０００オング
ストロームの膜厚で成膜し、ゲート絶縁層３とする。

【００１６】次に、通常のソース、ドレイン形成法を用
いて多結晶シリコン層１２にリン等の不純物のイオン注
入を行い、ソース、ドレインを形成する。この後、ゲー
ト絶縁膜１３上に例えばモリブデン・タングステン合金
等の光不透過の金属膜を成膜し、これにドライエッチン
グでパターニングし、一部をＴＦＴのゲートと成す走査
線層１４ａ、１４ｂを形成する。

【００１７】ここで、正常な走査線層電極１４ａだけで
なく、露光時あるいはエッチング時にごみ等の異物が侵
入することにより生じるパターニング不良により異常な
走査線層１４ｂも形成されたものとする。異常な走査線
層１４ｂは、本来の走査線層１４ｂ１に隣接して不要な
走査線層１４ｂ２が含まれた形状を有する。

【００１８】次に、表面全体に層間絶縁膜１５としてシ
リコン酸化膜をＣＶＤ法を用いて約５０００オングスト
ロームの膜厚で形成する。この後、所定の熱処理を施し
てソース及びドレインの活性化処理を行う。

【００１９】次に、コンタクトホールを開孔する行程に
移行する。層間絶縁膜１６上に、レジスト１６を全面に
塗布する。図１（ｂ）に示されたように、フォトマスク
１７を用いて、絶縁基板１０の表面側（図中、上方）か
ら矢印ＦＬとして示されたように露光処理を行う。同時
に、絶縁基板１０の裏面側（図中、下方）から矢印ＢＬ
として示されたように露光を行う。

【００２０】この二方向からの露光処理により、レジス
ト膜１６が次のように変質する。表面側からの露光処理
により、フォトマスク１７によって選択的にコンタクト
ホール形成予定領域１６ａがある程度変質する。さら
に、裏面側からの露光処理で、光不透過な走査線層１４
ａにより遮蔽されることなく露光される部分１６ｂがあ
る程度変質する。この裏面側からの露光処理では、正常
な走査線層１４ｂのみならず、異常な走査線層１４ｂ２
が存在する箇所も遮蔽されて露光されないことになる。

【００２１】この変質した部分１６ａ、１６ｂに共通す
る部分１６ｃが十分な露光量により十分に変質してお
り、図１（ｃ）に示されたように現像処理により除去さ
れる。この結果、異常な走査線層１４ｂ２が存在する部
分１６ｄのレジスト膜１６にはコンタクトホールが形成
されない。

【００２２】ここで、レジストは紫外光等の光により変
質するが、その変質の程度は光量と時間で制御すること
ができる。上記実施の形態では、レジストに対して表面
側及び裏面側の両方からの露光により、所望のパターン
を得られるような条件下において露光処理を行う。

【００２３】得られたレジスト膜１６をマスクとして、
ゲート絶縁層１３及び層間絶縁膜１５に低緩衝フッ酸を
用いてウエットエッチングを行い、コンタクトホールを
開孔して半導体層１２の表面を露出させる。この後、レ
ジスト膜１６を剥離する。

【００２４】図１（ｄ）に示されたように、コンタクト
ホールを埋めるように金属を表面全体にスパッタリング
で成膜する。この金属膜にパターニングを行い、半導体
層１２における一方の拡散層（ソース又はドレイン）に
接続された信号線層１８ａ１と、半導体層１２における
他方の拡散層（ドレイン又はソース）に接続された接続
部１８ａ２、１８ｂ２を形成する。この接続部１８ａ
２、１８ｂ２は、半導体層１２の他方の拡散層と、後に
形成する画素電極とを接続させる部分に相当する。尚、
異常な走査線層１４ｂ２が存在する箇所には、金属膜１
８ｂ１が存在する。しかし、この金属膜１８ｂ１と走査
線層１４ｂ２とは接続されない。

【００２５】表面全体に、保護膜１９としてシリコン窒
化膜をプラズマＣＶＤ法を用いて約４０００オングスト
ロームの膜厚で形成する。この保護膜１９に対して、接
続部１８ａ２、１８ｂ２に対応する箇所に開孔を行い、
さらに凹凸を平坦化するために紫外線硬化型樹脂２０を
乾燥、硬化後の膜厚が約２μｍの膜厚となるよう塗布す
る。この樹脂２０に対して、保護膜１９に開孔した部分
と同様の箇所を除去するように常法に沿ってパターニン
グする。

【００２６】最後に、ＩＴＯ（Indium Tin Oxide）膜等
から成る画素電極２１を形成し、マトリクスアレイ基板
を完成させる。

【００２７】上述したように、本実施の形態によれば、
不良の走査線層４ｂ２が存在する箇所は、ゲート絶縁層
１３及び層間絶縁膜１５にコンタクトホールが開孔され
ない。よって、この部分において信号線層との電気的接
続が達成されず、異常な走査線層１４ｂ２との短絡が防
止される。これにより、基板全体が使用不能となる致命
的な欠陥を回避することができ、歩留まりが向上する。

【００２８】ここで、上記実施の形態では本来の走査線
層１４ｂ１の図中左方向に異常な走査線層１４ｂ２が形
成されている。これとは逆に、図中右方向に異常な走査
線層が形成される場合も考えられる。しかし、この場合
は接続部１８ｂ２が形成されず、半導体層１２と画素電
極２１とが接続されなくなり、当該画素のみが不良とな
るだけであり、基板全体が使用不能となるわけではな
い。よって、このような異常な走査線層が形成されたと
しても、致命的な欠陥とはならない。

【００２９】ここで、上記第１の実施の形態では、ゲー
ト絶縁層及び層間絶縁膜にコンタクトホールを形成する
ために用いるレジスト膜を１層とし、露光処理は表面側
及び裏面側から同時に一回で行う。しかし、先ず１層目
のレジストを塗布して裏面側から露光し、この後２層目
のレジストを塗布して表面側から露光し、この後１層目
及び２層目のレジストに対して現像を行ってパターニン
グしても、同様な効果が得られる。

【００３０】また、１層目の裏面側露光用レジストを塗
布して露光及び現像処理を行い、露光されなかった部分
にのみレジストを残存させ、２層目の表面側露光用レジ
ストを塗布して露光及び現像処理を行って所望のレジス
ト膜を得てもよい。この場合の製造方法を本発明の第２
の実施の形態として、以下に説明する。

【００３１】上記第１の実施の形態と同様に、絶縁基板
１０上に、ブロッキング層としてシリコン酸化膜１１を
形成し、その上面に多結晶シリコン膜を形成してパター
ニングし、半導体層１２とする。この半導体層１２上に
ゲート絶縁層１３を形成する。半導体層１２に不純物の
イオン注入を行い、ソース、ドレインを形成する。ゲー
ト絶縁層１３上に走査線層１４ａ、１４ｂを形成する。
ここで、第２の実施の形態においても正常な走査線層１
４ａだけでなく、パターニング不良により異常な走査線
層１４ｂ２も形成されたものとする。

【００３２】表面全体に層間絶縁膜１５を形成し、この
後ソース及びドレインの活性化処理を行う。

【００３３】次に、コンタクトホールを開孔する行程に
移行する。図２（ａ）に示されたように、層間絶縁膜１
５上に裏面側露光用レジスト膜２６を全面に塗布する。
このレジスト膜２６に対して、裏面側からのみ矢印ＢＬ
のように露光を行い、現像処理を行う。これにより、レ
ジスト膜２６において、ゲート線層１４ａ、１４ｂが存
在しないハッチングが施された領域のみが露光されて除
去され、ゲート線層１４ａ、１４ｂが存在する領域２６
ａ、２６ｂのみが露光されず残存する。

【００３４】ここで、走査線層１４ｂは本来の正常なパ
ターンである走査線層１４ｂ１のみならず、異常な走査
線層１４ｂ２を含んでいる。従って、走査線層１４ｂ１
及び１４ｂ２が存在する領域２６ｂが残存することにな
る。

【００３５】次に、図２（ｂ）に示されたようにレジス
トを全面に塗布し、表面側露光用レジスト膜２７を形成
する。コンタクトホール形成用のフォトマスク２８を用
いて表面側からのみ矢印ＦＬのように露光を行い、現像
処理する。

【００３６】この露光処理により、コンタクトホール形
成予定領域２７ｄが露光される。また、裏面側露光用レ
ジスト膜２６に対する１回目の露光及び現像処理によ
り、レジスト膜２６ａ及び２６ｂが残存している。よっ
て、この部分のレジストの膜厚全体が他の領域よりも厚
くなっている。よって、表面側露光用レジスト膜２７に
対してコンタクトホール形成予定領域に露光、現像を行
ったとしても、異常な走査線層１４ｂ２が存在する箇所
に対応して残存したレジスト膜２６ｂの存在により、こ
の部分は除去されないように容易に制御することができ
る。このようにして異常な走査線層１４ｂ２が存在しな
い箇所にのみコンタクトホール形成予定領域が開孔され
た得られたレジスト膜２７をマスクとして用いてゲート
絶縁層１３及び層間絶縁膜１５にエッチングを行い、コ
ンタクトホールを形成する。以降の行程は、上記第１の
実施の形態と同様であり、信号線層、半導体層と画素電
極とを形成する接続部、保護膜、紫外線硬化樹脂膜、及
び画素電極を形成して完成する。

【００３７】このような第２の実施の形態においても、
上記第１の実施の形態と同様に異常な走査線層１４ｂ２
が存在する箇所には走査絶縁層及び層間絶縁膜にコンタ
クトホールが形成されないので、走査線層と信号線層と
が短絡するという致命的な欠陥を回避し、歩留まりを向
上させることができる。

【００３８】上述した実施の形態は一例であり、本発明
を限定するものではない。例えば各々の膜の材料や膜
厚、形成方法は必要に応じて上記実施の形態とは異なる
ものに設定することができる。

【００３９】但し、基板の表面側及び裏面側から露光処
理を行う必要上、少なくともＴＦＴ形成用半導体層、ゲ
ート絶縁層、層間絶縁膜は露光光を透過する材料であっ
て、また光の透過を積極的に妨げないような膜厚とする
必要がある。例えば半導体層を多結晶シリコン層で構成
する場合は、膜厚を約５００オングストローム以下とす
ることが望ましい。走査線層は、モリブデン・タングス
テンやアルミニウム、アルミニウム合金等の金属材料の
ように、光を透過しない材料で形成する必要がある。ま
た露光時における、表面の反射が少ない方が好ましく、
モリブデン（Ｍｏ）等の膜を表面に形成した多層構造と
してもよい。

【００４０】

【発明の効果】以上説明したように、本発明のマトリク
スアレイ基板の製造方法によれば、コンタクトホール形
成用のレジストに対して表面側のみならず裏面側からも
露光することにより、異常な走査線層が存在する箇所に
はこの走査線層により光が妨げられて十分な露光処理が
施されず、現像してもレジストが残存する。このように
してパターニングしたレジスト膜を用いてゲート絶縁層
及び層間絶縁膜にエッチングを行うことで、異常な走査
線層が存在する箇所ではコンタクトホールが形成されな
いので、走査線層と信号線層とが短絡して致命的な欠陥
が発生することが防止され、歩留まりが向上する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるマトリクスア
レイ基板の製造方法における素子の縦断面を工程別に示
した断面図。

【図２】本発明の第２の実施の形態によるマトリクスア
レイ基板の製造方法における素子の縦断面を工程別に示
した断面図。

【符号の説明】

１０ 絶縁基板 １１ シリコン酸化膜 １２ 半導体層（多結晶シリコン膜） １３ ゲート絶縁層 １４ａ、１４ｂ１、１４ｂ２ 走査線層 １５ 層間絶縁膜 １６、２６、２７ レジスト膜 １７、２８ フォトマスク １８ａ１ 信号線層 １８ａ２、１８ｂ２ 接続部 １９ 保護膜（シリコン窒化膜） ２０ 紫外線硬化型樹脂膜 ２１ 画素電極

フロントページの続き Ｆターム(参考） 2H092 JA24 JA34 JA46 KA04 KA05 KB25 MA08 MA12 MA14 MA17 MA18 MA19 NA29 5F110 AA18 AA26 BB01 DD02 DD13 DD24 EE06 FF02 FF29 GG02 GG13 GG25 GG45 HJ01 HJ13 HJ23 HM18 NN03 NN23 NN24 NN35 NN40 PP03 QQ12 QQ19

Claims (4)

【特許請求の範囲】
1. 【請求項１】絶縁基板と、この絶縁基板の上面にマトリ
   クス状に形成された半導体層と、この半導体層の上部に
   ゲート絶縁層を介して形成されたゲート層と、前記半導
   体層の上部に前記ゲート絶縁層及び層間絶縁膜を介して
   形成された信号線層とを有し、前記半導体層と前記信号
   線層とは前記ゲート絶縁層及び前記層間絶縁膜に形成さ
   れたコンタクトホールを介して接続されているマトリク
   スアレイ基板を製造する方法において、 前記コンタクトホールを形成するためのフォトマスクを
   前記絶縁基板の表面側に設置し、前記絶縁基板の表面側
   から露光処理を行うと共に前記絶縁基板の裏面側から前
   記ゲート層をマスクとして露光処理を行う工程と、 前記露光工程に基づいて前記ゲート絶縁層及び前記層間
   絶縁膜にエッチングを行い、前記コンタクトホールを形
   成する行程とを備え、 前記表面側及び前記裏面側から共通に露光処理された領
   域の前記ゲート絶縁層及び前記層間絶縁膜が選択的に除
   去されて前記コンタクトホールが形成されることを特徴
   とするマトリクスアレイ基板の製造方法。
2. 【請求項２】請求項１記載の前記絶縁基板は、前記露光
   処理における露光光を透過し、前記ゲート層は前記露光
   光を実質的に透過しないことを特徴とするマトリクスア
   レイ基板の製造方法。
3. 【請求項３】請求項１記載の前記表面側及び裏面側の露
   光処理は、前記層間絶縁膜上に配されるレジスト膜に対
   して行われることを特徴とするマトリクスアレイ基板の
   製造方法。
4. 【請求項４】請求項１記載の前記表面側及び裏面側の露
   光処理は、前記層間絶縁膜上に配される第１及び第２レ
   ジスト膜に対してそれぞれ行われることを特徴とするマ
   トリクスアレイ基板の製造方法。