JPH02109335A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH02109335A JPH02109335A JP26058888A JP26058888A JPH02109335A JP H02109335 A JPH02109335 A JP H02109335A JP 26058888 A JP26058888 A JP 26058888A JP 26058888 A JP26058888 A JP 26058888A JP H02109335 A JPH02109335 A JP H02109335A
- Authority
- JP
- Japan
- Prior art keywords
- film
- impurity
- silicon film
- stencil
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 25
- 239000002184 metal Substances 0.000 abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 12
- 238000001020 plasma etching Methods 0.000 abstract description 7
- 238000000206 photolithography Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 230000007261 regionalization Effects 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリフトオフ法による金属配線又は電極パターン
等の形成方法に関するものである。
等の形成方法に関するものである。
従来、この種のパターン形成方法は、「特公昭５８−１
１５１２号」に開示されるものがあり、第２図にその工
程図を示して述べる。
１５１２号」に開示されるものがあり、第２図にその工
程図を示して述べる。
先ず、第２図（Ａ）に示すように、基板を含む下層膜１
上に、必要に応じて絶縁膜としての酸化膜２と、窒化シ
リコンｌ１１３と、ホトレジスト膜（感光性フィルム）
４とを順次積層形成する。（膜付は工程） その後、第２図（Ｂ）に示すように、ホトリソグラフィ
ー工程を以て、上記ホトレジストＩｌｌ ４をバターニ
ングして、後述する金属膜配線パターンの反転パターン
を形成する。（レジストマスクパターン形成工程） 次に、第２図（Ｃ）に示すように、上記パターン化され
たホトレジスト膜４をマスクとして、ＣＦ。
上に、必要に応じて絶縁膜としての酸化膜２と、窒化シ
リコンｌ１１３と、ホトレジスト膜（感光性フィルム）
４とを順次積層形成する。（膜付は工程） その後、第２図（Ｂ）に示すように、ホトリソグラフィ
ー工程を以て、上記ホトレジストＩｌｌ ４をバターニ
ングして、後述する金属膜配線パターンの反転パターン
を形成する。（レジストマスクパターン形成工程） 次に、第２図（Ｃ）に示すように、上記パターン化され
たホトレジスト膜４をマスクとして、ＣＦ。
又はＳＦ、等のガスを使用したプラズマエツチングを、
適当な条件下で行ない、上記窒化シリコン膜３にオーバ
ーハング状のパターン、所謂ステンシルを形成する。（
ステンシル形成工程）続いて、第２図（Ｄ）に示すよう
に、電子ビーム蒸着法等を以て、上記下層膜１上に、金
属膜５を形成する。その際、ホトレジスト膜４上に形成
された金属膜５ａと酸化膜２上に形成された金属膜５ｂ
とは、ステンシルのオーバーハング部により完全に分離
される。（金属膜付は工程）次いで、第２図（Ｅ）に示
す如く、ホトレジスト膜４を、金属膜５に対して反応性
の低いエツチング液又はプラズマエツチングを以て除去
すると共に、同時に金属膜５ａも剥離除去する。（リフ
トオフ工程） 最後に、第２図（Ｆ）に示すように、必要に応して、窒
化シリコン膜３をエンチング除去する。
適当な条件下で行ない、上記窒化シリコン膜３にオーバ
ーハング状のパターン、所謂ステンシルを形成する。（
ステンシル形成工程）続いて、第２図（Ｄ）に示すよう
に、電子ビーム蒸着法等を以て、上記下層膜１上に、金
属膜５を形成する。その際、ホトレジスト膜４上に形成
された金属膜５ａと酸化膜２上に形成された金属膜５ｂ
とは、ステンシルのオーバーハング部により完全に分離
される。（金属膜付は工程）次いで、第２図（Ｅ）に示
す如く、ホトレジスト膜４を、金属膜５に対して反応性
の低いエツチング液又はプラズマエツチングを以て除去
すると共に、同時に金属膜５ａも剥離除去する。（リフ
トオフ工程） 最後に、第２図（Ｆ）に示すように、必要に応して、窒
化シリコン膜３をエンチング除去する。
（窒化シリコン膜除去工程）
斯くシて、直接エンチングによる微細パターン加工の難
しい金属膜５の微細パターンが容易に完成する。
しい金属膜５の微細パターンが容易に完成する。
然し乍ら、上述した従来方法においては、ステンシル形
成後におけるホトレジスト膜４を含む下層膜１上への金
属膜５の形成に際して、金属膜５を、ホトレジスト膜４
の耐熱限界を越えて加熱する必要がある。そこで、この
ホトレジスト膜４を低温に保持するため、特別な冷却機
構が必要となる。そのため、コスト高になると共に、工
程が煩雑化し、低温により金属膜５の膜質が低下すると
いう問題点があった。
成後におけるホトレジスト膜４を含む下層膜１上への金
属膜５の形成に際して、金属膜５を、ホトレジスト膜４
の耐熱限界を越えて加熱する必要がある。そこで、この
ホトレジスト膜４を低温に保持するため、特別な冷却機
構が必要となる。そのため、コスト高になると共に、工
程が煩雑化し、低温により金属膜５の膜質が低下すると
いう問題点があった。
本発明の目的は、高耐熱性のリフトオフ用ステンシルに
よるパターン形成方法を提供するものである。
よるパターン形成方法を提供するものである。
本発明は上述した目的を達成するため、基板を含む下層
膜上に、不純物をドーピングした不純物添加シリコン膜
と、不純物が無添加のシリコン膜と、レジスト酸とを順
次積層形成する工程と、該し・シスト膜に所定パターン
を形成する工程と、上記パターン化されたレジスト膜を
マスクとして、上記不純物無添加シリコン膜及び不純物
添加シリコン膜をエツチングし、これらの横方向へのエ
ツチング速度差を利用して、横方向に上記不純物無添加
シリコン膜より上記不純物添加シリコン膜の方がエツチ
ング除去されたオーバーハングマスクパターンを形成す
る工程と、次いで、上記レジスト膜を除去した後、上記
下層膜上に、被パターン形成材を堆積形成する工程と、
しかる後、上記不純物無添加シリコン膜を除去すると同
時に、この上の上記被パターン形成材も剥離除去した後
、上記不純物添加シリコン膜を除去する工程とを含むも
のである。
膜上に、不純物をドーピングした不純物添加シリコン膜
と、不純物が無添加のシリコン膜と、レジスト酸とを順
次積層形成する工程と、該し・シスト膜に所定パターン
を形成する工程と、上記パターン化されたレジスト膜を
マスクとして、上記不純物無添加シリコン膜及び不純物
添加シリコン膜をエツチングし、これらの横方向へのエ
ツチング速度差を利用して、横方向に上記不純物無添加
シリコン膜より上記不純物添加シリコン膜の方がエツチ
ング除去されたオーバーハングマスクパターンを形成す
る工程と、次いで、上記レジスト膜を除去した後、上記
下層膜上に、被パターン形成材を堆積形成する工程と、
しかる後、上記不純物無添加シリコン膜を除去すると同
時に、この上の上記被パターン形成材も剥離除去した後
、上記不純物添加シリコン膜を除去する工程とを含むも
のである。
本発明はにおいでは、オーバーハング状のマスクパター
ン、所謂ステンシルは、パターン化されたレジスト膜の
下層にあって、エツチング速度の違う不純物添加シリコ
ン膜と不純物無添加シリコン膜とから成る二重構造の膜
を用いて形成されるので、上記ステンシルの構成物とし
てのレジスト膜はなくなり、ステンノルにおける耐熱性
は向上する。
ン、所謂ステンシルは、パターン化されたレジスト膜の
下層にあって、エツチング速度の違う不純物添加シリコ
ン膜と不純物無添加シリコン膜とから成る二重構造の膜
を用いて形成されるので、上記ステンシルの構成物とし
てのレジスト膜はなくなり、ステンノルにおける耐熱性
は向上する。
本発明方法に係る一実施例を、第１図にその工程図を示
して従来例と同一構成部分には同一符号を付して説明す
る。
して従来例と同一構成部分には同一符号を付して説明す
る。
先ず、第１図（Ａ）に示すように、下層膜Ｉ上に、熱酸
化法又はＣＶＤ法を以て、絶縁膜としての酸化膜２を形
成し、この酸化膜２上に、リン又はヒ素の不純物をｌＸ
ｌ０’″１１〜５Ｘ］Ｏ”（Ｊ−’程度の濃度で添加し
たドープシリコン膜６を、ＣｖＤ法或いはスパッタリン
グ法を以て形成する。そして、更に上記ドープシリコン
膜６上に、不純物を含有しないシリコン膜７を、同様の
ＣＶＤ法又はスパッタリング法を以て形成する。尚、こ
の場合、上記ドープシリコン膜６及びシリコン膜７は同
−装直円において、連続して形成しても良い。その後、
上記シリコンＨ７上に、ホトレジスト膜４を積層形成す
る。（膜付は工程） 次に、第１図（Ｂ） に示すように、ホトリソグラフィ
ー工程を以て後述する金属膜配線の反転パターンを、上
記ホトレジスト膜４に形成する。（レジストマスクパタ
ーン形成） その後、第１図（Ｃ）に示すように、上記パターン化さ
れたホトレジスト膜４をマスクとして、下層のシリコン
膜７及びドープシリコンＩＩＷ６を、ＳＰｂ＋Ｃｘｃｌ
Ｆｓガス又はｓＦｂ＋ｃｃｉａガス等を使用し、圧力０
．２Ｔｏｒｒで高周波電力密度０．５Ｗ／−のプラズマ
エツチング或いは圧力０．０２Ｔｏｒｒの反応性イオン
エツチング装置内において、適当な条件下でエツチング
する。これにより温度に殆んど影響されることなく、ド
ープシリコン膜６の横方向のエツチングは、シリコン膜
７の横方向のエツチングの１．５〜３倍程度取られ、オ
ーバーハング形状を呈するステンシルが得られる。（ス
テンシル形成工程）次いで、第１図（Ｄ）に示すように
、０□ガスプラズマ又はＨ！Ｏ！ ＋ｔｌｚｓ０４ｔｅ
１等を以て、上記ホ）・レジストＭ４を除去する。これ
によって、耐熱性が８００℃以上と高く、レジスト等の
有機物を含有しない清浄なリフトオフ用のステンシルと
なる。（レジスト除去工程） 続いて、第１図（ε）に示すように、電子ビーム蒸着法
若しくはスパッタリング法を以てＴｉ、＾ｌ。
化法又はＣＶＤ法を以て、絶縁膜としての酸化膜２を形
成し、この酸化膜２上に、リン又はヒ素の不純物をｌＸ
ｌ０’″１１〜５Ｘ］Ｏ”（Ｊ−’程度の濃度で添加し
たドープシリコン膜６を、ＣｖＤ法或いはスパッタリン
グ法を以て形成する。そして、更に上記ドープシリコン
膜６上に、不純物を含有しないシリコン膜７を、同様の
ＣＶＤ法又はスパッタリング法を以て形成する。尚、こ
の場合、上記ドープシリコン膜６及びシリコン膜７は同
−装直円において、連続して形成しても良い。その後、
上記シリコンＨ７上に、ホトレジスト膜４を積層形成す
る。（膜付は工程） 次に、第１図（Ｂ） に示すように、ホトリソグラフィ
ー工程を以て後述する金属膜配線の反転パターンを、上
記ホトレジスト膜４に形成する。（レジストマスクパタ
ーン形成） その後、第１図（Ｃ）に示すように、上記パターン化さ
れたホトレジスト膜４をマスクとして、下層のシリコン
膜７及びドープシリコンＩＩＷ６を、ＳＰｂ＋Ｃｘｃｌ
Ｆｓガス又はｓＦｂ＋ｃｃｉａガス等を使用し、圧力０
．２Ｔｏｒｒで高周波電力密度０．５Ｗ／−のプラズマ
エツチング或いは圧力０．０２Ｔｏｒｒの反応性イオン
エツチング装置内において、適当な条件下でエツチング
する。これにより温度に殆んど影響されることなく、ド
ープシリコン膜６の横方向のエツチングは、シリコン膜
７の横方向のエツチングの１．５〜３倍程度取られ、オ
ーバーハング形状を呈するステンシルが得られる。（ス
テンシル形成工程）次いで、第１図（Ｄ）に示すように
、０□ガスプラズマ又はＨ！Ｏ！ ＋ｔｌｚｓ０４ｔｅ
１等を以て、上記ホ）・レジストＭ４を除去する。これ
によって、耐熱性が８００℃以上と高く、レジスト等の
有機物を含有しない清浄なリフトオフ用のステンシルと
なる。（レジスト除去工程） 続いて、第１図（ε）に示すように、電子ビーム蒸着法
若しくはスパッタリング法を以てＴｉ、＾ｌ。
Ｃｕ、 Ｃｒ、 Ｊ Ｐｔｏ又はこれらの合金等から成
る金属膜８を、上記下層膜ｌ上全面に形成する。その際
、ステンシルのオーバーハング部によりシリコン膜７上
の金属膜８ａと酸化膜２上の金属膜８ｂとは完全に分離
される。（金属膜付は工程） しかる後、第１図（Ｐ）に示すように、圧力３０〜６０
ＰａのＳＦｋ＋Ｏ□ガス又はＮＦ、ガス中で電力密度が
０．３〜１．ＯＷ／ｃＩＩの高周波電力を以て、シリコ
ン膜７及びドープシリコン膜６を夫々プラズマエツチン
グ除去すると同時に、金属膜８ａも剥離除去する。（リ
フトオフ工程）尚、この場合、ステンシル除去における
エツチング条件は、金属膜８ｂ及び酸化膜２に対して５
０〜１００倍の高いエツチング速度差を有するので、こ
れら金属膜８ｂ及び酸化膜２の膜減りは生しない。
る金属膜８を、上記下層膜ｌ上全面に形成する。その際
、ステンシルのオーバーハング部によりシリコン膜７上
の金属膜８ａと酸化膜２上の金属膜８ｂとは完全に分離
される。（金属膜付は工程） しかる後、第１図（Ｐ）に示すように、圧力３０〜６０
ＰａのＳＦｋ＋Ｏ□ガス又はＮＦ、ガス中で電力密度が
０．３〜１．ＯＷ／ｃＩＩの高周波電力を以て、シリコ
ン膜７及びドープシリコン膜６を夫々プラズマエツチン
グ除去すると同時に、金属膜８ａも剥離除去する。（リ
フトオフ工程）尚、この場合、ステンシル除去における
エツチング条件は、金属膜８ｂ及び酸化膜２に対して５
０〜１００倍の高いエツチング速度差を有するので、こ
れら金属膜８ｂ及び酸化膜２の膜減りは生しない。
斯くして、金属膜８ｂのみ残り、所望の金属配線が完成
する。
する。
以上説明したように本発明によれば、ステンシルは、エ
ツチング速度が互いに異なる不純物添加シリコン膜と不
純物無添加シリコン膜とを以て構成され、その構成物に
レジスト膜を必要としなくなるので、上記ステンシルの
耐熱性が向上でき、ステンシル土における被パターン形
成材の形成工程において、特別な冷却機構は必要なくな
る。よって、工程がＦＪ Ｍ化し、コストが低減できる
。更に、加熱状態で高品質の膜付けができ、而も有機物
であるレジスト膜が存在しないので、当該膜付けが、膜
付は装置の処理室を汚染することなく容易にできる等の
特有の効果により上述の課題を解決し得る。
ツチング速度が互いに異なる不純物添加シリコン膜と不
純物無添加シリコン膜とを以て構成され、その構成物に
レジスト膜を必要としなくなるので、上記ステンシルの
耐熱性が向上でき、ステンシル土における被パターン形
成材の形成工程において、特別な冷却機構は必要なくな
る。よって、工程がＦＪ Ｍ化し、コストが低減できる
。更に、加熱状態で高品質の膜付けができ、而も有機物
であるレジスト膜が存在しないので、当該膜付けが、膜
付は装置の処理室を汚染することなく容易にできる等の
特有の効果により上述の課題を解決し得る。
第１図は本発明方法に係る実施例における工程図、第２
図は従来方法の工程図である。 ｌ・・・下層膜、２・・・酸化膜、４・・・ホトレジス
ト膜、６・・・ドープシリコン膜、７・・・シリコン膜
、８・・・金属膜。 本発明方法の工程ス 第１図 従来方法の工程区
図は従来方法の工程図である。 ｌ・・・下層膜、２・・・酸化膜、４・・・ホトレジス
ト膜、６・・・ドープシリコン膜、７・・・シリコン膜
、８・・・金属膜。 本発明方法の工程ス 第１図 従来方法の工程区
Claims (1)
- 【特許請求の範囲】 基板を含む下層膜上に、不純物をドーピングした不純物
添加シリコン膜と、不純物が無添加のシリコン膜と、レ
ジスト膜とを順次積層形成する工程と、 該レジスト膜に所定パターンを形成する工程と上記パタ
ーン化されたレジスト膜をマスクとして、上記不純物無
添加シリコン膜及び不純物添加シリコン膜をエッチング
し、これらの横方向へのエッチング速度差を利用して、
横方向に上記不純物無添加シリコン膜より上記不純物添
加シリコン膜の方がエッチング除去されたオーバーハン
グマスクパターンを形成する工程と、 次いで、上記レジスト膜を除去した後、上記下層膜上に
、被パターン形成材を堆積形成する工程と、 しかる後、上記不純物無添加シリコン膜を除去すると同
時に、この上の上記被パターン形成材も剥離除去した後
、上記不純物添加シリコン膜を除去する工程とを含むこ
とを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26058888A JPH02109335A (ja) | 1988-10-18 | 1988-10-18 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26058888A JPH02109335A (ja) | 1988-10-18 | 1988-10-18 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02109335A true JPH02109335A (ja) | 1990-04-23 |
Family
ID=17350033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26058888A Pending JPH02109335A (ja) | 1988-10-18 | 1988-10-18 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02109335A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141812A (en) * | 1997-11-13 | 2000-11-07 | Ebara Corporation | Cleaning apparatus and cleaning member rinsing apparatus |
| KR100843553B1 (ko) * | 2005-12-06 | 2008-07-04 | 한국전자통신연구원 | 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스 |
-
1988
- 1988-10-18 JP JP26058888A patent/JPH02109335A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141812A (en) * | 1997-11-13 | 2000-11-07 | Ebara Corporation | Cleaning apparatus and cleaning member rinsing apparatus |
| KR100843553B1 (ko) * | 2005-12-06 | 2008-07-04 | 한국전자통신연구원 | 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100898694B1 (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 | |
| JPH02109335A (ja) | パターン形成方法 | |
| EP0068843B1 (en) | Method of producing a conductor in a desired pattern on a semiconductor substrate | |
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| JPH06250208A (ja) | 半導体素子製造用基板及びその半導体素子の製造方法 | |
| JPH07130680A (ja) | 半導体装置の製造方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JP2673429B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| JPS62118529A (ja) | 半導体装置の製造方法 | |
| JPH02194557A (ja) | 半導体装置およびその製造方法 | |
| JPS6258677B2 (ja) | ||
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPS61201469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS63312632A (ja) | 半導体装置の製造方法 | |
| JPH10135136A (ja) | 結晶性半導体作製方法 | |
| JPH06151418A (ja) | 半導体装置の製造方法 | |
| JPS6122031B2 (ja) | ||
| JPS62108530A (ja) | シリコン酸化膜の形成方法 | |
| JPH0544184B2 (ja) | ||
| JPS60257124A (ja) | 半導体装置の製造方法 | |
| JPH04213427A (ja) | 多層金属膜電極配線の製造方法 | |
| JPH01238143A (ja) | 半導体装置の製造方法 | |
| JPH07111518B2 (ja) | 薄膜トランジスタマトリツクスの形成方法 |