JP2004048029A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2004048029A
JP2004048029A JP2003271849A JP2003271849A JP2004048029A JP 2004048029 A JP2004048029 A JP 2004048029A JP 2003271849 A JP2003271849 A JP 2003271849A JP 2003271849 A JP2003271849 A JP 2003271849A JP 2004048029 A JP2004048029 A JP 2004048029A
Authority
JP
Japan
Prior art keywords
region
semiconductor film
island
laser
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003271849A
Other languages
English (en)
Other versions
JP2004048029A5 (ja
Inventor
Yoshie Takano
高野 圭恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003271849A priority Critical patent/JP2004048029A/ja
Publication of JP2004048029A publication Critical patent/JP2004048029A/ja
Publication of JP2004048029A5 publication Critical patent/JP2004048029A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 高集積化を妨げずに、多結晶TFTのオン電流及び移動度を高めることができる半導体装置の作製方法と、それによって得られる半導体装置の提供を課題とする。
【解決手段】 半導体膜に触媒元素を添加して加熱することで、結晶性が高められた第1の領域と、第1の領域と比較して結晶性が劣っている第2の領域とを形成し、第1の領域に第1のレーザー光を照射することで、第1の領域よりも結晶性が高められた第3の領域を形成し、第2の領域に第2のレーザー光を照射することで、第2の領域よりも結晶性が高められた第4の領域を形成し、 第3の領域と第4の領域をパターニングして、第1の島状の半導体膜と、第2の島状の半導体膜をそれぞれ形成し、第1と第2のレーザー光は、互いにエネルギー密度が同じであり、第1のレーザー光の走査速度は第2のレーザー光の走査速度より速いことを特徴とする半導体装置の作製方法。
【選択図】 図5

Description

 本発明は、絶縁表面上において結晶化された半導体膜を用いる半導体素子、代表的には薄膜トランジスタ(TFT:Thin Film Transistor)、を用いる半導体装置の作製方法に関する。
 テレビ受像器、パーソナルコンピュータ、携帯電話などの様々な電子機器において、文字や画像を表示するためのディスプレイは情報を人間が認識する手段として必要不可欠なものとなっている。特に最近では、液晶の電気光学特性を利用した液晶表示装置に代表される平板型の半導体表示装置(フラットパネルディスプレイ)が積極的に用いられている。
 フラットパネルディスプレイの一つの形態として、画素毎にTFTを設け、映像信号を順次書き込むことにより映像の表示を行なうアクティブマトリクス駆動方式が知られている。TFTはアクティブマトリクス駆動方式を実現する上で必須の素子となっている。
 TFTは非晶質半導体膜を用いて作製されるものがほとんどであったが、電界効果移動度(以下、移動度と呼ぶ)が低く、映像信号を処理するために必要な周波数で動作させることが不可能であったので、もっぱら画素毎に設けるスイッチング素子としてのみ使用されていた。画素を選択するための走査線駆動回路や、選択された画素に映像信号を入力するための信号線駆動回路は、TAB(Tape Automated Bonding)やCOG(Chip on Glass)により実装する外付けのIC(ドライバIC)で賄っていた。
 しかしながら、画素密度が高くなると画素ピッチが狭くなるので、ドライバICを実装する方式には限界があると考えられている。例えば、UXGA(画素数1200×1600個)を想定した場合、RGBカラー方式では単純に見積もっても6000個の接続端子が必要になる。接続端子数の増加は接点不良の発生確率を増加させる原因となる。また、画素部の周辺部分の領域(額縁領域)が増大し、これをディスプレイとする半導体装置の小型化や外観のデザインを損なう要因となる。
 このような背景から、駆動回路一体型の半導体表示装置の必要性が明瞭になっている。画素部と走査線及び信号線駆動回路を同一の基板に一体形成、所謂システムオンパネル化することで、接続端子の数は激減し、また額縁領域の面積も縮小させることができる。
 システムオンパネル化を実現する手段として、多結晶半導体膜でTFTを形成する方法が提案されている。多結晶半導体膜で形成されたTFT(多結晶TFT)は、非晶質半導体膜を用いて形成されたTFTに比べて移動度が高いため、映像信号を処理するために必要な周波数で動作させることが可能である。よって、多結晶TFTを用いることで、画素部と走査線及び信号線駆動回路を同一の基板に一体形成した、駆動回路一体型の半導体表示装置が実現可能となっている。
 ところで、半導体表示装置は走査線または信号線駆動回路などに代表される駆動回路に加えて、コントローラやCPU等が実装された形態を取り得る。そこで近年では駆動回路に加えて、今まで単結晶のシリコン基板で形成されてきたコントローラやCPU等も、ガラス基板上に一体形成することが試みられている。駆動回路と同様に、コントローラ又はCPU等を共に画素部と同じガラス基板上に一体形成することが可能になれば、半導体表示装置の大きさを飛躍的に抑えることができ、物理的衝撃に対する耐性をより高めることができる。
 しかし、多結晶TFTの電気的特性は、所詮単結晶のシリコン基板に形成されるMOSトランジスタ(単結晶トランジスタ)の特性に匹敵するものではなかった。特にオン電流や移動度は、結晶粒の界面(粒界)における欠陥の存在により、単結晶トランジスタに比べ劣っていた。なお粒界とは、結晶粒界とも呼ばれる、面欠陥に分類される格子欠陥の1つである。面欠陥には粒界の他に、双晶面や積層欠陥などが含まれるが、本明細書ではダングリングボンドを有する電気的に活性な面欠陥、つまり粒界と積層欠陥をまとめて粒界と総称する。
 そのため、多結晶TFTを用いてコントローラやCPU等の集積回路の作製を試みた場合、移動度が低いため十分なオン電流が得られず、動作速度が今一つであった。
 オン電流を増加させる手段の1つとして、チャネル長Lに対するチャネル幅Wの割合(W/L)を大きくするという方法が挙げられる。しかし、チャネル長Lのサイズを小さくするのは露光技術の精度の点から限界がある。また配線抵抗を考慮するとコントローラやCPU等の集積回路においてある程度の高集積化は必要不可欠であり、よってTFTや配線のレイアウト上の制約が大きく、チャネル幅Wを大きくとるのは容易ではない。したがって、W/Lの制御は限界があり、それだけでは十分なオン電流の確保は難しかった。
 またオン電流を増加させる手段の1つとして、トランジスタのチャネル形成領域における結晶の配向を制御することで、移動度を高める方法が挙げられる。移動度が結晶の配向に依存し、その依存のし方が極性によって異なることは、「Mobility Anisotropy of Electrons in Inversion Layers on Oxidized Silicon Surfaces, Tai Sato, Yoshiyuki Takeishi, and Hisashi Hara, Physical REVIEW B4 (1971) 1950-1960」において既に紹介されている。しかし上記文献では単結晶シリコンの場合についてのみ記載されており、いかにTFTに適用するかまでは言及されていない。
 本発明は上述した問題に鑑み、高集積化を妨げずに、多結晶TFTのオン電流及び移動度を高めることができる半導体装置の作製方法の提供を課題とする。
 本発明者は、TFTの場合においても、移動度が半導体膜内に存在する結晶の配向に依存すること、さらにTFTの極性によってその依存のし方が異なることに着目した。
 図1(A)に、nチャネル型TFTのチャネル形成領域における配向性と移動度との関係の実測データを示す。また図1(B)に、pチャネル型TFTのチャネル形成領域における配向性と移動度との関係の実測データを示す。nチャネル型TFTとpチャネル型TFTは、共にL/Wが6/4μmである。なお移動度は、粒径が小さい場合は配向性よりも粒界の影響を大きく受けるため、図1(A)では移動度が250m2/V・sec以上のもののみを、図1(B)では移動度が195m2/V・sec以上のもののみをプロットしている。
 図1(A)に示すように、nチャネル型TFTの場合は{100}面からの角度が小さいもの、つまりゲート絶縁膜界面近傍における結晶面が{100}面により近いものほど、移動度が高いことがわかる。図1(A)における相関係数は67%である。また、図1(B)に示すように、pチャネル型TFTの場合は{110}面からの角度が小さいものほど、移動度が高いことがわかる。図1(B)における相関係数は24%である。
 このことから、チャネル形成領域において反転層が形成されるゲート絶縁膜界面近傍が、nチャネル型TFTだと{100}面の場合に、少数キャリア(ここでは電子)に対する移動度が最も大きく、pチャネル型TFTだと{110}面の場合に、少数キャリア(ここでは正孔)に対する移動度が最も大きく、移動度の配向への依存のし方が極性によって異なるのがわかる。
 そこで本発明者は、同一基板上のnチャネル型TFTとpチャネル型TFTとで、それぞれ最適な面方位の結晶が多く得られるように半導体膜の結晶化工程の最適化を試み、結晶化に用いるレーザー光の走査速度(Scan Speed)の制御や、触媒元素を用いた熱結晶化の有無により、絶縁膜界面近傍における半導体膜の結晶面の{100}面及び{110}面の存在比率を制御する半導体装置の作製方法を考案した。
 尚、本明細書において半導体装置とは、半導体特性を利用して機能する装置全般を指し、液晶表示装置や、発光素子を用いた発光装置等に代表される半導体表示装置、半導体集積回路(マイクロプロセッサ、信号処理回路または高周波回路等)を範疇に含んでいる。
 図2に、レーザー光の照射により結晶化された半導体膜の、基板と水平方向における結晶面の、面方位の逆極点図(Inverse pole figure)のマップ図を、走査速度ごとに示す。図2では連続発振のNd:YVO4レーザー(第2高調波)を用い、エネルギー密度を10MW/cm2、半導体膜の膜厚を66nmとし、基板に対して水平方向にレーザー光を走査した試料を用いている。なお、各面方位の配向比率は10°以内の誤差までを許容範囲としている。
 走査速度が2cm/secのとき、面方位の配向比率は{100}=8.1%、{110}=4.9%、{111}=2.0%であった。走査速度が3cm/secのとき、面方位の配向比率は{100}=7.9%、{110}=4.2%、{111}=1.9%であった。走査速度が20cm/secのとき、面方位の配向比率は{100}=9.2%、{110}=8.8%、{111}=1.7%であった。走査速度が50cm/secのとき、面方位の配向比率は{100}=3.4%、{110}=9.1%、{111}=2.0%であった。走査速度が90cm/secのとき、面方位の配向比率は{100}=1.5%、{110}=15.7%、{111}=1.1%であった。
 走査速度に対する、面方位{100}、{110}、{111}の配向比率のグラフを図3に示す。図3に示すとおり、レーザー光の走査速度が20cm/sec以下だと{100}の配向比率が高く、20cm/secを超えると{110}の配向比率が高いことがわかる。
 図2、図3に示した結果から、レーザー光のエネルギー密度が同じである場合、レーザー光の走査速度が遅いと{100}の配向比率が高まり、走査速度が速いと{110}の配向比率が高まることがわかる。よって、結晶化に用いるレーザー光の走査速度で{100}と{110}の配向比率の制御が可能である。
 具体的には、nチャネル型TFTを形成する領域においては、走査速度20cm/sec以下でレーザー光を走査し、{100}の配向比率を高めるようにし、pチャネル型TFTを形成する領域においては、走査速度20cm/secより速い走査速度でレーザー光を走査し、{110}の配向比率を高めるようにする。上記構成により移動度、ひいてはオン電流を高めることができる。
 図3に示したグラフにおいて、走査速度を、単位時間当たりに単位面積に与えるエネルギー(W・s/cm2)に換算したグラフを、図16に示す。また表1に、面方位{100}、{110}、{111}の配向比率と、走査速度(Scan Speed)と、単位時間当たりに単位面積に与えるエネルギーの具体的な値を示す。
 図16、表1から、走査速度が20cm/sec、単位時間当たりに単位面積に与えるエネルギー4.7×10-9W・s/cm2を境に、該エネルギーが高いほど{100}の配向比率が高まり、逆に該エネルギーが低いほど{110}の配向比率が高まることが分かる。
 より具体的には、単位時間当たりに単位面積に与えるエネルギーが、4.7×10-9W・s/cm2より高くなおかつ3.1×10-8W・s/cm2以下の範囲において、{100}の配向比率が高まると言える。また、単位時間当たりに単位面積に与えるエネルギーが、2.2×10-9W・s/cm2以上でなおかつ4.7×10-9W・s/cm2より低い範囲において、{110}の配向比率が高まると言える。
 なお、上記レーザー光の走査速度の制御に加えて、触媒元素を用いた熱結晶化の有無の制御を組み合わせることで、より効果的に{100}と{110}の配向比率を制御することができる。
 図4に、レーザー光の照射による結晶化の前に、半導体膜に触媒元素を添加し加熱処理を施した場合と、単に加熱処理を施した場合の、基板と水平方向における結晶面の、面方位の逆極点図のマップ図を示す。
 図4(A)、図4(B)では共に、連続発振のNd:YVO4レーザーを用い、エネルギー密度を10MW/cm2、走査速度を50cm/sec、半導体膜の膜厚を66nmとし、基板に対して水平方向にレーザー光を走査した試料を用いている。なお、各面方位の配向比率は10°以内の誤差までを許容範囲としている。
 また図4(A)の試料は、レーザー光の照射の前に、触媒元素としてNiを10ppm含むエタノール溶液を部分的に塗布し、500℃で1時間加熱処理を施した後570℃で14時間加熱処理を施している。上記プロセスにより、Niを含むエタノール溶液を塗布された部分から、基板に対して水平方向に結晶が成長する。一方図4(B)の試料は、レーザー光の照射の前に、500℃で1時間加熱処理を施した後570℃で14時間加熱処理を施しているが、図4(A)の試料と異なりNiを含むエタノール溶液を塗布していない。よって、図4(B)の試料は、非晶質の半導体膜に近いと考えられる。
 図4(A)の試料では面方位の配向比率が{100}=3.8%、{110}=15.5%、{111}=1.9%であり、図4(B)の試料では面方位の配向比率が{100}=3.7%、{110}=9.1%、{111}=1.0%であった。このことから、図4(A)の試料の方が{110}の配向比率が高いことがわかる。
 図5を用いて、レーザー光の走査速度の制御と、触媒元素を用いた熱結晶化の有無の制御により、{100}と{110}の配向比率を制御する方法について説明する。
 まず、半導体膜の結晶化を促進する触媒元素を、非晶質半導体膜に部分的に添加する。そして、加熱処理を施すことで触媒元素が添加された領域101から、実線の矢印で示すように基板に対して平行に結晶が横成長し、触媒により結晶化された領域102と、結晶化されていない領域(非結晶化領域)103とが形成される。
 次に、触媒により結晶化された領域102と非結晶化領域103とにそれぞれ異なる走査速度で連続発振のレーザー光を照射する。具体的には、触媒により結晶化された領域102に対して20cm/secより速い速度でレーザー光を照射し、非結晶化領域103に対して20cm/sec以下でレーザー光を照射する。
 なお、触媒により結晶化された領域102における結晶の成長方向と、レーザー光の走査方向とは、共に基板に対して水平であれば良く、該2つの方向によって成される角度と、結晶の配向比率との間には、特に相関関係はない。
 触媒により結晶化された領域102に対し20cm/secより速い走査速度でレーザー光を照射した領域の一部を領域1とし、非結晶化領域103に対し20cm/sec以下の走査速度でレーザー光を照射した領域の一部を領域2とする。領域1は領域2に比べて{110}の配向比率が高く、領域2は領域1に比べて{100}の配向比率が高い。
 具体的には、領域1において{110}の配向比率をおおよそ9%以上、領域2において{100}の配向比率をおおよそ7%以上とすることができると考えられる。
 よって、領域1の半導体膜を用いてpチャネル型TFTを形成し、また領域2の半導体膜を用いてnチャネル型TFTを形成することで、高集積化を妨げずにそれぞれの移動度、ひいてはオン電流を高めることができる。
 なお、レーザー光の照射領域(ビームスポット)の形状は、線状または楕円形状であっても良く、また複数のレーザー光の照射領域を重ねて用いても良い。
 本発明によって、同一基板上に{110}の配向比率が高い半導体膜と、{100}の配向比率が高い半導体膜とを作り分けることができる。そして、{110}の配向比率が高い半導体膜を用いてpチャネル型TFTを形成し、{100}の配向比率が高い半導体膜を用いてnチャネル型TFTを形成することで、高集積化を妨げずにそれぞれのTFTの移動度、ひいてはオン電流を高めることができる。
(実施の形態1)
 本実施の形態では、レーザー光の走査速度の制御に加えて、触媒元素を用いた熱結晶化の有無の制御を組み合わせたTFTの作製方法について説明する。
 まず図6(A)に示すように、基板200上に下地膜201を成膜する。基板200には、例えばコーニング社の1737ガラス基板に代表される無アルカリガラス基板を用いた。基板には1737ガラス基板以外のバリウムホウケイ酸ガラス、例えば#7059ガラスなどを用いていても良いし、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
 下地膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜で形成する。本実施の形態では、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を10〜200nm(好ましくは50〜100nm)形成し、同様にSiH4、N2Oから作製される酸化窒化水素化シリコン膜を50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。図6(A)では2層の絶縁膜を1層の下地膜201として示している。なお、下地膜は2層構造に限定されず、前記絶縁膜の単層膜または3層以上積層させた構造であっても良い。
 次に、この下地膜201の上に50nmの厚さの、非晶質半導体膜202をプラズマCVD法で形成する。非晶質半導体膜202は含有水素量にもよるが、好ましくは400〜550℃で数時間加熱して脱水素処理を行い、含有水素量を5atom%以下として、結晶化の工程を行なうことが望ましい。また、非晶質半導体膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。
 なお、半導体膜は珪素だけではなく、例えばシリコンゲルマニウムを用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。
 ここで、下地膜201と非晶質半導体膜202はいずれもプラズマCVD法で作製されるものであり、このとき下地膜201と非晶質半導体膜202を真空中で連続して形成しても良い。下地膜201を形成後、一旦大気雰囲気にさらされない工程にすることにより、表面の汚染を防ぐことが可能となり、作製されるTFTの特性バラツキを低減させることができる。
 次に、非晶質半導体膜202の上にマスク203を連続的に形成した。そしてマスク203をパターニングして選択的に開口部を設け、その後、重量換算で1〜100ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布した。これにより形成されるニッケル含有層204は、マスク203の開口部において非晶質半導体膜202と接する(図6(A))。
 なお、酢酸ニッケル塩溶液の親水性をよくするために、非晶質半導体膜202の表面をオゾン含有水溶液で処理することで極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておいても良い。半導体膜の表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
 勿論、非晶質半導体膜への触媒の添加は上記方法に限定されず、スパッタ法、蒸着法、プラズマ処理などにより形成しても良い。
 次に、500〜650℃で4〜24時間、例えば570℃、14時間の加熱処理を行った。この加熱処理により、ニッケル含有層204が接した部分205から、非晶質半導体膜が実線の矢印で示したように結晶化が進行し、触媒元素により結晶化された領域206と、結晶化されなかった領域(非結晶化領域)207とが形成される(図6(B))。
 なお、図6(B)に示した加熱処理の工程における試料の上面図を、図8(A)に示す。図6(B)は図8(A)のA−A’における断面図に相当する。なお図8(A)では図を分かり易くするために、敢えてマスク203とニッケル含有層204を省略して図示した。
 加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いたRTA法を採用する。または、加熱した不活性気体を用いるガス加熱方式のRTAを適用することもできる。
 RTA法で行なう場合には、加熱用のランプ光源を1〜60秒、好ましくは30〜60秒点灯させ、それを1〜10回、好ましくは2〜6回繰り返す。ランプ光源の発光強度は任意なものとするが、非晶質半導体膜202が瞬間的には600〜1000℃、好ましくは650〜750℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板200はそれ自身が歪んで変形することはない。
 その他の方法としてファーネスアニール法を用いる場合には、加熱処理に先立ち、500℃にて1時間程度の加熱処理を行い、非晶質半導体膜202が含有する水素を放出させておく。そして、電熱炉を用いて窒素雰囲気中にて550〜600℃、好ましくは580℃で4時間の加熱処理を行い、非晶質半導体膜202を結晶化させる。
 なお、本実施の形態では触媒元素としてニッケル(Ni)を用いているが、その以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)といった元素を用いても良い。
 次にマスク203を除去した後、触媒元素により結晶化された領域206と非結晶化領域207に対して、それぞれ最適な走査速度でレーザー光を照射し、結晶化させる。いずれの領域に先にレーザー光を照射するのかは、実施者が適宜設定することができる。ここではnチャネル型TFTを形成する領域(n型領域)となる非結晶化領域207に対して、レーザー光の照射により結晶化を行なった後、pチャネル型TFTを形成する領域(p型領域)となる触媒元素により結晶化された領域206に対して、レーザー光の照射により結晶化を行なう。
 まず、図6(C)に示すように、非結晶化領域207に対してレーザー光を照射し、結晶性を高める。ここではレーザー光の照射により結晶性が高められた非結晶化領域207を、便宜上、第1の結晶性半導体膜208と呼ぶ。非結晶化領域207に対して照射するレーザー光は、走査速度を1cm/sec以上20cm/sec以下とする。エネルギー密度は0.01MW〜100MW/cm2程度(好ましくは0.1MW〜10MW/cm2)が必要である。
 上記レーザー光の照射により形成された第1の結晶性半導体膜208は、{100}の配向比率が高められている。
 なお、図6(C)に示した、非結晶化領域207に対するレーザー光の照射の工程における試料の上面図を、図8(B)に示す。図6(C)は図8(B)のB−B’における断面図に相当する。
 次に、図6(D)に示すように、触媒元素により結晶化された領域206に対してレーザー光を照射し、結晶性を高める。ここではレーザー光の照射により結晶性が高められた、触媒元素により結晶化された領域206を、便宜上、第2の結晶性半導体膜209と呼ぶ。触媒元素により結晶化された領域206に対して照射するレーザー光は、走査速度を20cm/secより速く2000cm/sec以下とする。エネルギー密度は0.01MW〜100MW/cm2程度(好ましくは0.1MW〜10MW/cm2)が必要である。
 上記レーザー光の照射により形成された第2の結晶性半導体膜209は、{110}の配向比率が高められている。
 なお、図6(D)に示した、触媒元素により結晶化された領域206に対するレーザー光の照射の工程における試料の上面図を、図8(C)に示す。図6(D)は図8(C)のC−C’における断面図に相当する。
 なお上記2回のレーザー光照射に用いられるレーザーは、連続発振の気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとして、エキシマレーザー、Arレーザー、Krレーザーなどがあり、固体レーザーとして、YAGレーザー、YVO4レーザー、YLFレーザー、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイアレーザー、Y23レーザーなどが挙げられる。固体レーザーとしては、Cr、Nd、Er、Ho、Ce、Co、Ti、Yb又はTmがドーピングされたYAG、YVO4、YLF、YAlO3などの結晶を使ったレーザー等も使用可能である。当該レーザーの基本波はドーピングする材料によって異なり、1μm前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
 またさらに、固体レーザーから発せられた赤外レーザー光を非線形光学素子でグリーンレーザー光に変換後、さらに別の非線形光学素子によって得られる紫外レーザー光を用いることもできる。
 特に連続発振が可能な固体レーザーを用い、基本波の第2高調波〜第4高調波を用いることで、大粒径の結晶を得ることができる。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。具体的には、出力10Wの連続発振のYVO4レーザーから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。
 次に、第2の結晶性半導体膜209内に存在する触媒元素のゲッタリングについて説明する。図6(B)に示した触媒元素を用いる結晶化により、第2の結晶性半導体膜209内には、触媒元素(ここではニッケル)が平均的な濃度として1×1019atoms/cm3を越える程度に残存しているものと考えられる。触媒元素が残留しているとTFTの特性に悪影響を及ぼす可能性があるため、触媒元素濃度を低減させる工程を設ける必要がある。
 まず、図6(E)に示すように第1の結晶性半導体膜208及び第2の結晶性半導体膜209の表面にバリア層210を形成する。バリア層210は、後にゲッタリングサイトを除去する際に第1の結晶性半導体膜208及び第2の結晶性半導体膜209がエッチングされないように設けた層である。
 バリア層210の厚さは1〜10nm程度とし、簡便にはオゾン水で処理することにより形成されるケミカルオキサイドをバリア層としても良い。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行っても良い。また、クリーンオーブンを用い、200〜350℃程度に加熱して薄い酸化膜を形成しバリア層としても良い。或いは、プラズマCVD法やスパッタ法、蒸着法などで1〜5nm程度の酸化膜を堆積してバリア層としても良い。いずれにしても、ゲッタリング工程時に、触媒元素がゲッタリングサイト側に移動できて、ゲッタリングサイトの除去工程時には、エッチング液がしみこまない(第1の結晶性半導体膜208及び第2の結晶性半導体膜209をエッチング液から保護する)膜、例えば、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜(SiOx)、または多孔質膜を用いればよい。
 次いで、バリア層210上にスパッタ法でゲッタリングサイト211として、膜中に希ガス元素を1×1020 atoms /cm3以上の濃度で含むゲッタリング用の半導体膜(代表的には、非晶質シリコン膜)を25〜250nmの厚さで形成する。後に除去されるゲッタリングサイト211は第1の結晶性半導体膜208及び第2の結晶性半導体膜209とエッチングの選択比を大きくするため、密度の低い膜を形成することが好ましい。
 なお、希ガス元素は半導体膜中でそれ自体は不活性であるため、第1の結晶性半導体膜208及び第2の結晶性半導体膜209に悪影響を及ぼすことはない。また、希ガス元素としてはヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用いる。
 次に、加熱処理を施すことでゲッタリングを行なう(図7(A))。加熱処理はファーネスアニール法やRTA法で行なう。ファーネスアニール法で行なう場合には、窒素雰囲気中にて450〜600℃で0.5〜12時間の加熱処理を行なう。また、RTA法を用いる場合には、加熱用のランプ光源を1〜60秒、好ましくは30〜60秒点灯させ、それを1〜10回、好ましくは2〜6回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には600〜1000℃、好ましくは700〜750℃程度にまで加熱されるようにする。
 加熱処理により、第2の結晶性半導体膜209にある触媒元素が熱エネルギーにより放出され、拡散により矢印に示すようにゲッタリングサイト211に移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
 ゲッタリング工程終了後、ゲッタリングサイト211を選択的にエッチングして除去する。エッチングの方法としては、ClF3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド(化学式 (CH34NOH)を含む水溶液などアルカリ溶液によるウエットエッチングで行なうことができる。この時バリア層210はエッチングストッパーとして機能する。また、バリア層210はその後フッ酸により除去する(図7(B))。
 次に、バリア層210除去後の第1の結晶性半導体膜208及び第2の結晶性半導体膜209をパターニングし、島状の半導体膜213と、212を形成する(図7(C))。第1の結晶性半導体膜208から形成された島状の半導体膜213は{100}の配向比率が高められており、第2の結晶性半導体膜209から形成された島状の半導体膜212は{110}の配向比率が高められている。
 なお、図7(C)に示した、島状の半導体膜212と島状の半導体膜213形成後における試料の上面図を、図8(D)に示す。図7(C)は図8(D)のD−D’における断面図に相当する。
 そして図7(D)に示すように、島状の半導体膜212と島状の半導体膜213上へのゲート絶縁膜214の形成と、島状の半導体膜212と島状の半導体膜213への不純物の添加によるソース/ドレイン領域の形成と、ゲート電極の形成などの工程を経て、nチャネル型TFT215と、pチャネル型TFT216が形成される。なお、nチャネル型TFT215とpチャネル型TFT216は図7(D)に示した構成に限定されない。
 上述した一連の作製工程により、pチャネル型TFTとnチャネル型TFTのそれぞれの移動度、ひいてはオン電流を、高集積化を妨げずに高めることができる。
(実施の形態2)
 本実施例では、p型領域において、触媒元素を用い、基板に対して垂直な方向に結晶化(縦成長)させた後、レーザー光照射による結晶化を行なう場合について説明する。
 図9に、レーザー光の照射による結晶化の前に、半導体膜に触媒元素を添加し加熱処理を施した場合と、単に加熱処理を施した場合の、基板と水平方向における結晶面の、面方位の逆極点図のマップ図を示す。
 図9(A)、図9(B)では共に、連続発振のNd:YVO4レーザーを用い、エネルギー密度を10MW/cm2、走査速度を50cm/sec、半導体膜の膜厚を150nmとし、基板に対して水平方向にレーザー光を走査した試料を用いている。なお、各面方位の配向比率は10°以内の誤差までを許容範囲としている。
 また図9(A)の試料は、レーザー光の照射の前に、触媒元素としてNiを10ppm含む水溶液を全面に塗布し、500℃で1時間加熱処理を施した後550℃で4時間加熱処理を施している。上記プロセスにより、半導体膜の表面から基板に対して垂直方向に結晶が成長する。一方図9(B)の試料は、レーザー光の照射の前に、500℃で1時間加熱処理を施したのみであり、図9(A)の試料と異なりNiを含む水溶液を塗布していない。よって、図9(B)の試料は、非晶質の半導体膜に近いと考えられる。
 図9(A)の試料では面方位の配向比率が{100}=1.8%、{110}=14.1%、{111}=1.3%であり、図9(B)の試料では面方位の配向比率が{100}=5.1%、{110}=9.4%、{111}=3.0%であった。このことから、図9(A)の試料の方が{110}の配向比率が高いことがわかる。
 次に、レーザー光の走査速度の制御に加えて、上述した縦成長の結晶化工程を用いたTFTの作製方法について説明する。
 まず実施の形態1と同様に、基板300上に下地膜301を成膜する(図10(A))。基板300には実施の形態1に示した種類のものを用いることができる。下地膜301も実施の形態1に示した種類のものを、単層膜または2層以上積層させた構造で用いることができる。本実施の形態では、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を10〜200nm(好ましくは50〜100nm)形成し、同様にSiH4、N2Oから作製される酸化窒化水素化シリコン膜を50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。
 次に、この下地膜301の上に50nmの厚さの、非晶質半導体膜302をプラズマCVD法で形成する。非晶質半導体膜302の成膜条件または材料については、実施の形態1を参照する。
 次に、該非晶質半導体膜302をpチャネル型TFTが形成される領域(p型領域)302と、nチャネル型TFT(n型領域)が形成される領域303とに分離する。p型領域とn型領域とを分離することで、後の触媒元素を用いた結晶化において、触媒元素が添加された領域から横方向に結晶が成長するのを防ぐことができる。よって、横方向の結晶の成長距離を考慮せずにpチャネル型TFTとnチャネル型TFTとの間隔をレイアウトすることができる。
 次に、n型領域303の上にのみ存在するマスク304を、レジストの成膜及びパターニングにより形成した。その後、重量換算で1〜100ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布した。これにより形成されるニッケル含有層305は、マスク304に覆われずに露出しているp型領域302と接する(図10(B))。
 なお、酢酸ニッケル塩溶液の馴染みをよくするために、p型領域302の表面をオゾン含有水溶液で処理することで極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておいても良い。半導体膜の表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
 勿論、p型領域302への触媒の添加は上記方法に限定されず、スパッタ法、蒸着法、プラズマ処理などにより形成しても良い。
 次に、500〜650℃で4〜24時間、例えば570℃、14時間の加熱処理を行った。この加熱処理により、ニッケル含有層305が接したp型領域302において、その表面から基板300に向かって縦方向に結晶化が進行し、触媒元素により結晶化された領域306と、結晶化されなかった領域(非結晶化領域)307とが形成される(図10(C))。
 加熱処理の方法や触媒元素の種類については、実施の形態1の図6(B)を参照することができる。
 次にマスク304を除去した後、触媒元素により結晶化された領域306と非結晶化領域307に対して、それぞれ最適な走査速度でレーザー光を照射し、結晶化させる。いずれの領域に先にレーザー光を照射するのかは、実施者が適宜設定することができる。ここではnチャネル型TFTを形成する領域(n型領域)となる非結晶化領域307に対して、レーザー光の照射により結晶化を行なった後、pチャネル型TFTを形成する領域(p型領域)となる触媒元素により結晶化された領域306に対して、レーザー光の照射により結晶化を行なう。
 まず、図10(D)に示すように、非結晶化領域307に対してレーザー光を照射し、結晶性を高める。ここではレーザー光の照射により結晶性が高められた非結晶化領域307を、便宜上、第1の結晶性半導体膜308と呼ぶ。非結晶化領域307に対して照射するレーザー光は、走査速度を1cm/sec以上20cm/sec以下とする。エネルギー密度は0.01MW〜100MW/cm2程度(好ましくは0.1MW〜10MW/cm2)が必要である。
 上記レーザー光の照射により形成された第1の結晶性半導体膜308は、{100}の配向比率が高められている。
 次に、図10(E)に示すように、触媒元素により結晶化された領域306に対してレーザー光を照射し、結晶性を高める。ここではレーザー光の照射により結晶性が高められた、触媒元素により結晶化された領域306を、便宜上、第2の結晶性半導体膜309と呼ぶ。触媒元素により結晶化された領域306に対して照射するレーザー光は、走査速度を20cm/secより速く2000cm/sec以下とする。エネルギー密度は0.01MW〜100MW/cm2程度(好ましくは0.1MW〜10MW/cm2)が必要である。
 上記レーザー光の照射により形成された第2の結晶性半導体膜309は、{110}の配向比率が高められている。
 なお上記2回のレーザー光照射に用いられるレーザーは、連続発振の気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとして、エキシマレーザー、Arレーザー、Krレーザーなどがあり、固体レーザーとして、YAGレーザー、YVO4レーザー、YLFレーザー、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイアレーザー、Y23レーザーなどが挙げられる。固体レーザーとしては、Cr、Nd、Er、Ho、Ce、Co、Ti、Yb又はTmがドーピングされたYAG、YVO4、YLF、YAlO3などの結晶を使ったレーザー等も使用可能である。当該レーザーの基本波はドーピングする材料によって異なり、1μm前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
 またさらに、固体レーザーから発せられた赤外レーザー光を非線形光学素子でグリーンレーザー光に変換後、さらに別の非線形光学素子によって得られる紫外レーザー光を用いることもできる。
 特に連続発振が可能な固体レーザーを用い、基本波の第2高調波〜第4高調波を用いることで、大粒径の結晶を得ることができる。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。具体的には、出力10Wの連続発振のYVO4レーザーから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。
 次に、第2の結晶性半導体膜309内に存在する触媒元素のゲッタリングについて説明する。図10(B)に示した触媒元素を用いる結晶化により、第2の結晶性半導体膜309内には、触媒元素(ここではニッケル)が平均的な濃度として1×1019 atoms /cm3を越える程度に残存しているものと考えられる。触媒元素が残留しているとTFTの特性に悪影響を及ぼす可能性があるため、触媒元素濃度を低減させる工程を設ける必要がある。
 まず、図11(A)に示すように第1の結晶性半導体膜308及び第2の結晶性半導体膜309の表面にバリア層310を形成する。バリア層310は、後にゲッタリングサイトを除去する際に第1の結晶性半導体膜308及び第2の結晶性半導体膜309がエッチングされないように設けた層である。
 バリア層310の厚さは1〜10nm程度とし、簡便にはオゾン水で処理することにより形成されるケミカルオキサイドをバリア層としても良い。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行っても良い。また、クリーンオーブンを用い、200〜350℃程度に加熱して薄い酸化膜を形成しバリア層としても良い。或いは、プラズマCVD法やスパッタ法、蒸着法などで1〜5nm程度の酸化膜を堆積してバリア層としても良い。いずれにしても、ゲッタリング工程時に、触媒元素がゲッタリングサイト側に移動できて、ゲッタリングサイトの除去工程時には、エッチング液がしみこまない(第1の結晶性半導体膜308及び第2の結晶性半導体膜309をエッチング液から保護する)膜、例えば、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜(SiOx)、または多孔質膜を用いればよい。
 次いで、バリア層310上にスパッタ法でゲッタリングサイト311として、膜中に希ガス元素を1×1020 atoms /cm3以上の濃度で含むゲッタリング用の半導体膜(代表的には、非晶質シリコン膜)を25〜250nmの厚さで形成する。後に除去されるゲッタリングサイト311は第1の結晶性半導体膜308及び第2の結晶性半導体膜309とエッチングの選択比を大きくするため、密度の低い膜を形成することが好ましい。
 なお、希ガス元素は半導体膜中でそれ自体は不活性であるため、第1の結晶性半導体膜308及び第2の結晶性半導体膜309に悪影響を及ぼすことはない。また、希ガス元素としてはヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用いる。
 次に、加熱処理を施すことでゲッタリングを行なう(図11(B))。加熱処理はファーネスアニール法やRTA法で行なう。ファーネスアニール法で行なう場合には、窒素雰囲気中にて450〜600℃で0.5〜12時間の加熱処理を行なう。また、RTA法を用いる場合には、加熱用のランプ光源を1〜60秒、好ましくは30〜60秒点灯させ、それを1〜10回、好ましくは2〜6回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には600〜1000℃、好ましくは700〜750℃程度にまで加熱されるようにする。
 加熱処理により、第2の結晶性半導体膜309にある触媒元素が熱エネルギーにより放出され、拡散により矢印に示すようにゲッタリングサイト311に移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
 ゲッタリング工程終了後、ゲッタリングサイト311を選択的にエッチングして除去する。エッチングの方法としては、ClF3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド(化学式 (CH34NOH)を含む水溶液などアルカリ溶液によるウエットエッチングで行なうことができる。この時バリア層310はエッチングストッパーとして機能する。また、バリア層310はその後フッ酸により除去する(図11(C))。
 次に、バリア層310除去後の第1の結晶性半導体膜308及び第2の結晶性半導体膜309をパターニングし、島状の半導体膜313と、312を形成する(図11(D))。第1の結晶性半導体膜308から形成された島状の半導体膜313は{100}の配向比率が高められており、第2の結晶性半導体膜309から形成された島状の半導体膜312は{110}の配向比率が高められている。
 そして図11(E)に示すように、島状の半導体膜312と島状の半導体膜313上へのゲート絶縁膜314の形成と、島状の半導体膜312と島状の半導体膜313への不純物の添加によるソース/ドレイン領域の形成と、ゲート電極の形成などの工程を経て、nチャネル型TFT315と、pチャネル型TFT316が形成される。なお、nチャネル型TFT315とpチャネル型TFT316は図11(E)に示した構成に限定されない。
 上述した一連の作製工程により、pチャネル型TFTとnチャネル型TFTのそれぞれの移動度、ひいてはオン電流を、高集積化を妨げずに高めることができる。
 なお、本発明においてゲッタリング工程は、実施の形態1及び実施の形態2に示した方法に限定されない。その他の方法を用いて半導体膜中の触媒元素を低減するようにしても良い。
 本実施例では、本発明の作製方法を用いて作製される半導体装置の1つである半導体表示装置を例に挙げ、結晶化の際の、レーザー光の走査経路について説明する。
 n型領域にレーザー光を照射する際のレーザー光の走査経路を図12(A)に、p型領域にレーザー光を照射する際のレーザー光の走査経路を図12(B)に示す。なお図12(A)、図12(B)において、基板上に半導体膜850が成膜されており、半導体膜850のうち、画素部853と、信号線駆動回路854と、走査線駆動回路855と、映像信号処理回路856と、VRAM(Video Random Access Memory)857と、タイミング信号発生回路858とが形成される領域を、それぞれ破線で示している。
 なおVRAM857は、外部から入力された画像情報を有するデータを記憶する機能を有している。映像信号処理回路856は、信号線駆動回路854の規格に合わせて、該データに何らかの処理を加えて映像信号を生成し、信号線駆動回路854に入力する機能を有している。タイミング信号発生回路858は、映像信号処理回路856、信号線駆動回路854、走査線駆動回路855の駆動のタイミングを制御するクロック信号(CLK)、スタートパルス信号(SP)、ラッチ信号等の信号を生成する機能を有している。
 画素部853に形成されるTFTは全てpチャネル型であり、VRAM857に形成されるTFTは全てnチャネル型であり、信号線駆動回路854と、走査線駆動回路855と、映像信号処理回路856と、タイミング信号発生回路858に形成されるTFTはnチャネル型とpチャネル型が混在しているものとする。
 また、図12(A)、図12(B)では、後の工程において画素部や各回路に形成されるTFTの活性層となる領域860〜865を図示する。具体的には、複数の領域860は画素部853にレイアウトされており、複数の領域861は信号線駆動回路854にレイアウトされており、複数の領域862は走査線駆動回路855にレイアウトされている。さらに、複数の領域863は映像信号処理回路856にレイアウトされており、複数の領域864はVRAM857にレイアウトされており、複数の領域865はタイミング信号発生回路858にレイアウトされている。
 なお、図12では図を分かり易くするために、活性層となる領域860〜865をあえて尺度を無視して大きく図示しているが、実際には数十μm単位の大きさである。
 図12(A)において870は、半導体膜850のn型領域に対してレーザー光が実線の矢印の方向に沿って走査された際に、レーザー光が走査された領域(軌跡)である。
 n型領域に含まれるのは領域864の全てと、領域861、862、863、865のうちの幾つかであり、それぞれ軌跡870と重なっている。なお、n型領域に対するレーザー光の走査経路が、例えば領域860等のp型領域と重なる場合は、シャッター等を用いてレーザー光がp型領域に照射されないようにする。例えば、レーザー光の進行方向を高速で変えることができるAO変調器を、被処理物である基板とレーザー発振装置との間の光路に設けてシャッターとして使用しても良い。
 図12(B)において871は、半導体膜850のp型領域に対してレーザー光が実線の矢印の方向に沿って走査された際に、レーザー光が走査された領域(軌跡)である。
 p型領域に含まれるのは領域860の全てと、領域861、862、863、865のうちの幾つかであり、それぞれ軌跡871と重なっている。なお、図12(A)の場合と同様に、p型領域に対するレーザー光の走査経路が、例えば領域864等のn型領域と重なる場合は、シャッター等を用いてレーザー光がn型領域に照射されないようにする。
 上記構成により、同一基板上のn型領域とp型領域において、各レーザー光の走査速度を適宜設定し、各領域において結晶の配向率を制御することができる。
 なお、活性層となる領域860〜865は、後に形成されるTFTのチャネル長方向とレーザー光の走査方向とが一致するようにレイアウトされている方が、移動度の向上の点からいって望ましい。
 また、半導体表示装置における画素部や各種回路は、図12に示すようにレイアウトする必要はなく、またレイアウトに合わせて適宜レーザー光の走査経路やシャッター等で遮蔽する箇所を定めれば良い。
 本実施例では、実施の形態において示した方法とは異なる、ゲッタリングの一実施例について説明する。本実施例では、特開平10−135468号公報または特開平10−135469号公報に記載された技術を用いた。同公報に記載された技術は、非晶質半導体膜の結晶化に用いた触媒元素を結晶化後にリンのゲッタリング作用を用いて除去する技術である。同技術を用いることで、結晶質半導体膜中の触媒元素の濃度を1×1017atoms/cm3以下、好ましくは1×1016atoms/cm3にまで低減することができる。
 図13(A)に示すように、レーザー光の照射により結晶性が高められた第1の結晶性半導体膜1401と、触媒元素により結晶化された後レーザー光の照射により結晶性が高められた第2の結晶性半導体膜1402とが、共に基板1403上に形成された状態を、実施の形態1または実施の形態2に従って形成する。第1の結晶性半導体膜1401はn型領域に、第2の結晶性半導体膜1402はp型領域に相当する
 そして、第1の結晶性半導体膜1401と第2の結晶性半導体膜1402を覆うように、マスク用の酸化シリコン膜1404を150nmの厚さで形成し、パターニングにより開口部を設け、第2の結晶性半導体膜1402の一部を露出させる。そして、リンを添加して、第2の結晶性半導体膜1402にリンが添加された領域1405を設ける。
 この状態で、窒素雰囲気中で550〜800℃、5〜24時間、例えば600℃、12時間の熱処理を行なうと、第2の結晶性半導体膜1402にリンが添加された領域1405がゲッタリングサイトとして働き、第2の結晶性半導体膜1402に残存していた触媒元素が、リンの添加されたゲッタリング領域1405に偏析する(図13(B))。
 そして、リンが添加された領域1405とをエッチングして除去することにより、第2の結晶性半導体膜1402のうち除去されなかった部分において、触媒元素の濃度を1×1017atoms/cm3以下にまで低減させることができる。
 次に、マスク用の酸化シリコン膜1404を除去し、第2の結晶性半導体膜1402のうち除去されなかった部分と、第1の結晶性半導体膜1401とをパターニングすることで、島状の半導体膜を形成することができる。
 本実施例は、実施例1と組み合わせて実施することが可能である。
 本実施例では、本発明の作製方法を用いて形成された半導体装置の詳しい構成について説明する。なお、本実施例では発光素子を用いた発光装置を例に挙げて説明するが、本発明はこれに限定されない。本発明は液晶表示装置であっても良いし、その他の半導体表示装置であっても良い。また、半導体表示装置以外の半導体装置であっても良い。
 図14に示す本実施例の発光装置は、インターフェース(I/F)650と、パネルリンクレシーバー(Panel Link Receiver)651と、位相ロックドループ(PLL:Phase Locked Loop)652と、信号変換部(FPGA:Field Programmable Logic Device)653と、SDRAM(Synchronous Dynamic Random Access Memory)654、655と、ROM(Read Only Memory)657と、電圧調整回路658と、電源659とを有している。なお本実施例ではSDRAMを用いているが、SDRAMの代わりに、高速のデータの書き込みや読み出しが可能であるならば、DRAM(Dynamic Random Access Memory)や、SRAM(Static Random Access Memory)を用いることができる。
 インターフェース650を介して発光装置に入力されたデジタルの映像信号は、パネルリンクレシーバー651においてパラレル−シリアル変換されてR、G、Bの各色に対応する映像信号として信号変換部653に入力される。
 またインターフェース650を介して発光装置に入力された各種信号をもとに、パネルリンクレシーバー651においてHsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)が生成され、信号変換部653に入力される。
 位相ロックドループ652では、発光装置に入力される各種信号の周波数と、信号変換部653の動作周波数の位相とを合わせる機能を有している。信号変換部653の動作周波数は半導体表示装置に入力される各種信号の周波数と必ずしも同じではないが、互いに同期するように信号変換部653の動作周波数を位相ロックドループ652において調整する。
 ROM657は、信号変換部653の動作を制御するプログラムが記憶されており、信号変換部653はこのプログラムに従って動作する。
 信号変換部653に入力された映像信号は、一旦SDRAM654、655に書き込まれ、保持される。信号変換部653では、SDRAM654に保持されている全ビットの映像信号のうち、全画素に対応する映像信号を1ビット分づつ読み出し、信号線駆動回路660に入力する。
 また信号変換部653では、各ビットに対応する、発光素子の発光期間の長さに関する情報を走査線駆動回路661に入力する。
 また電圧調整回路658は各画素の発光素子の陽極と陰極の間の電圧を、信号変換部653から入力される信号に同期して調整する。電源659は一定の高さの電圧を、電圧調整回路658、信号線駆動回路660、及び走査線駆動回路661及び画素部662に供給している。
 本実施例は、実施例1または2と自由に組み合わせて実施することが可能である。
 半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうる装置)などが挙げられる。それら電子機器の具体例を図15に示す。
 図15(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。半導体装置を表示部2003またはその他信号処理回路に用いることで、表示装置が完成する。なお表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
 図15(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。半導体装置を表示部2102またはその他信号処理回路に用いることで、デジタルスチルカメラが完成する。
 図15(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。半導体装置を表示部2203またはその他信号処理回路に用いることで、ノート型パーソナルコンピュータが完成する。
 図15(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。半導体装置を表示部2302またはその他信号処理回路に用いることで、モバイルコンピュータが完成する。
 図15(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。半導体装置を表示部A2403、B2404またはその他信号処理回路に用いることで、画像再生装置が完成する。
 図15(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。半導体装置を表示部2502またはその他信号処理回路に用いることで、ゴーグル型ディスプレイが完成する。
 図15(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。半導体装置を表示部2602またはその他信号処理回路に用いることで、ビデオカメラが完成する。
 ここで図15(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。半導体装置を表示部2703またはその他信号処理回路に用いることで、携帯電話が完成する。
 以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜3に示したいずれの構成の半導体装置を用いても良い。
TFTの移動度と、{100}面からの角度との関係を示す実測データ。 走査速度ごとの逆極点図。 走査速度と配向比率の関係を示す図。 横成長した半導体膜と、非晶質半導体膜とにレーザー光を照射した場合の逆極点図。 触媒元素を用いた結晶化の有無と、レーザー光の走査速度の制御により、結晶の配向率を制御する方法を示す概念図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 縦成長した半導体膜と、非晶質半導体膜とにレーザー光を照射した場合の逆極点図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 レーザー光の走査経路を示す図。 ゲッタリングの一実施例を示す図。 発光装置のブロック図。 電子機器の図。 単位時間当たり単位面積に与えられるエネルギーと、配向比率の関係を示す図。

Claims (14)

  1.  第1の島状の半導体膜を有するpチャネル型TFTと、第2の島状の半導体膜を有するnチャネル型TFTとを有する半導体装置の作製方法であって、
     半導体膜に触媒元素を添加して加熱することで、結晶性が高められた第1の領域と、前記第1の領域と比較して結晶性が劣っている第2の領域とを形成し、
     前記第1の領域に第1のレーザー光を照射することで、前記第1の領域よりも結晶性が高められた第3の領域を形成し、
     前記第2の領域に第2のレーザー光を照射することで、前記第2の領域よりも結晶性が高められた第4の領域を形成し、
     前記第3の領域と前記第4の領域をパターニングして、前記第1の島状の半導体膜と、前記第2の島状の半導体膜をそれぞれ形成し、
     前記第1と第2のレーザー光は、互いにエネルギー密度が同じであり、
     前記第1のレーザー光の走査速度は前記第2のレーザー光の走査速度より速いことを特徴とする半導体装置の作製方法。
  2.  基板上に第1の島状の半導体膜を有するpチャネル型TFTと、第2の島状の半導体膜を有するnチャネル型TFTを有する半導体装置の作製方法であって、
     半導体膜の一部に触媒元素を添加して加熱することで、前記基板と平行な方向に結晶が成長した第1の領域と、前記第1の領域と比較して結晶性が劣っている第2の領域とを形成し、
     前記第1の領域に第1のレーザー光を照射することで、前記第1の領域よりも結晶性が高められた第3の領域を形成し、
     前記第2の領域に第2のレーザー光を照射することで、前記第2の領域よりも結晶性が高められた第4の領域を形成し、
     前記第3の領域と前記第4の領域をパターニングして、前記第1の島状の半導体膜と、前記第2の島状の半導体膜をそれぞれ形成し、
     前記第1と第2のレーザー光は、互いにエネルギー密度が同じであり、
     前記第1のレーザー光の走査速度は前記第2のレーザー光の走査速度より速いことを特徴とする半導体装置の作製方法。
  3.  基板上に第1の島状の半導体膜を有するpチャネル型TFTと、第2の島状の半導体膜を有するnチャネル型TFTを有する半導体装置の作製方法であって、
     半導体膜の表面の一部に触媒元素を添加して加熱することで、前記基板に対して垂直な方向に結晶が成長した第1の領域と、前記第1の領域と比較して結晶性が劣っている第2の領域とを形成し、
     前記第1の領域に第1のレーザー光を照射することで、前記第1の領域よりも結晶性が高められた第3の領域を形成し、
     前記第2の領域に第2のレーザー光を照射することで、前記第2の領域よりも結晶性が高められた第4の領域を形成し、
     前記第3の領域と前記第4の領域をパターニングして、前記第1の島状の半導体膜と、前記第2の島状の半導体膜をそれぞれ形成し、
     前記第1と第2のレーザー光は、互いにエネルギー密度が同じであり、
     前記第1のレーザー光の走査速度は前記第2のレーザー光の走査速度より速いことを特徴とする半導体装置の作製方法。
  4.  請求項1乃至請求項3のいずれか1項において、
     前記第1のレーザー光の走査速度は、20cm/secより速く2000cm/sec以下であることを特徴とする半導体装置の作製方法。
  5.  請求項1乃至請求項4のいずれか1項において、
     前記第2のレーザー光の走査速度は、1cm/sec以上20cm/sec以下であることを特徴とする半導体装置の作製方法。
  6.  請求項1乃至請求項5のいずれか一項において、前記第1または前記第2のレーザー光は、YAGレーザー、YVO4レーザー、YLFレーザー、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイアレーザーまたはY23レーザーから選ばれた一種または複数種を用いていることを特徴とする半導体装置の作製方法。
  7.  請求項1乃至請求項6のいずれか1項において、前記第1または前記第2のレーザー光は連続発振であることを特徴とする半導体装置の作製方法。
  8.  請求項1乃至請求項7において、前記第1または前記第2のレーザー光は第2高調波であることを特徴とする半導体装置の作製方法。
  9.  第1の島状の半導体膜を有するpチャネル型TFTと、第2の島状の半導体膜を有するnチャネル型TFTとを有する半導体装置の作製方法であって、
     半導体膜の第1の領域に、第1のレーザー光を照射することで、前記第1の領域よりも結晶性が高められた第3の領域を形成し、
     前記半導体膜の前記第1の領域とは異なる第2の領域に第2のレーザー光を照射することで、前記第2の領域よりも結晶性が高められた第4の領域を形成し、
     前記第3の領域と前記第4の領域をパターニングして、前記第1の島状の半導体膜と、前記第2の島状の半導体膜をそれぞれ形成し、
     前記第2のレーザー光の単位時間当たりに単位面積に与えるエネルギーは、4.7×10-9W・s/cm2より高く、前記第1のレーザー光の単位時間当たりに単位面積に与えるエネルギーは、4.7×10-9W・s/cm2より低いことを特徴とする半導体装置の作製方法。
  10.  第1の島状の半導体膜を有するpチャネル型TFTと、第2の島状の半導体膜を有するnチャネル型TFTとを有する半導体装置の作製方法であって、
     半導体膜に触媒元素を添加して加熱することで、結晶性が高められた第1の領域と、前記第1の領域と比較して結晶性が劣っている第2の領域とを形成し、
     前記第1の領域に第1のレーザー光を照射することで、前記第1の領域よりも結晶性が高められた第3の領域を形成し、
     前記第2の領域に第2のレーザー光を照射することで、前記第2の領域よりも結晶性が高められた第4の領域を形成し、
     前記第3の領域と前記第4の領域をパターニングして、前記第1の島状の半導体膜と、前記第2の島状の半導体膜をそれぞれ形成し、
     前記第2のレーザー光の単位時間当たりに単位面積に与えるエネルギーは、4.7×10-9W・s/cm2より高く、前記第1のレーザー光の単位時間当たりに単位面積に与えるエネルギーは、4.7×10-9W・s/cm2より低いことを特徴とする半導体装置の作製方法。
  11.  基板上に第1の島状の半導体膜を有するpチャネル型TFTと、第2の島状の半導体膜を有するnチャネル型TFTを有する半導体装置の作製方法であって、
     半導体膜の一部に触媒元素を添加して加熱することで、前記基板と平行な方向に結晶が成長した第1の領域と、前記第1の領域と比較して結晶性が劣っている第2の領域とを形成し、
     前記第1の領域に第1のレーザー光を照射することで、前記第1の領域よりも結晶性が高められた第3の領域を形成し、
     前記第2の領域に第2のレーザー光を照射することで、前記第2の領域よりも結晶性が高められた第4の領域を形成し、
     前記第3の領域と前記第4の領域をパターニングして、前記第1の島状の半導体膜と、前記第2の島状の半導体膜をそれぞれ形成し、
     前記第2のレーザー光の単位時間当たりに単位面積に与えるエネルギーは、4.7×10-9W・s/cm2より高く、前記第1のレーザー光の単位時間当たりに単位面積に与えるエネルギーは、4.7×10-9W・s/cm2より低いことを特徴とする半導体装置の作製方法。
  12.  基板上に第1の島状の半導体膜を有するpチャネル型TFTと、第2の島状の半導体膜を有するnチャネル型TFTを有する半導体装置の作製方法であって、
     半導体膜の表面の一部に触媒元素を添加して加熱することで、前記基板に対して垂直な方向に結晶が成長した第1の領域と、前記第1の領域と比較して結晶性が劣っている第2の領域とを形成し、
     前記第1の領域に第1のレーザー光を照射することで、前記第1の領域よりも結晶性が高められた第3の領域を形成し、
     前記第2の領域に第2のレーザー光を照射することで、前記第2の領域よりも結晶性が高められた第4の領域を形成し、
     前記第3の領域と前記第4の領域をパターニングして、前記第1の島状の半導体膜と、前記第2の島状の半導体膜をそれぞれ形成し、
     前記第2のレーザー光の単位時間当たりに単位面積に与えるエネルギーは、4.7×10-9W・s/cm2より高く、前記第1のレーザー光の単位時間当たりに単位面積に与えるエネルギーは、4.7×10-9W・s/cm2より低いことを特徴とする半導体装置の作製方法。
  13.  請求項9乃至請求項12のいずれか1項において、
     前記第2のレーザー光の単位時間当たりに単位面積に与えるエネルギーは、4.7×10-9W・s/cm2より高くなおかつ3.1×10-8W・s/cm2以下の範囲であることを特徴とする半導体装置の作製方法。
  14.  請求項9乃至請求項13のいずれか1項において、
     前記第1のレーザー光の単位時間当たりに単位面積に与えるエネルギーは、2.2×10-9W・s/cm2以上でなおかつ4.7×10-9W・s/cm2より低い範囲であることを特徴とする半導体装置の作製方法。

JP2003271849A 2002-07-09 2003-07-08 半導体装置の作製方法 Withdrawn JP2004048029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003271849A JP2004048029A (ja) 2002-07-09 2003-07-08 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002200555 2002-07-09
JP2003271849A JP2004048029A (ja) 2002-07-09 2003-07-08 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009184098A Division JP5137916B2 (ja) 2002-07-09 2009-08-07 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2004048029A true JP2004048029A (ja) 2004-02-12
JP2004048029A5 JP2004048029A5 (ja) 2006-08-03

Family

ID=31719801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003271849A Withdrawn JP2004048029A (ja) 2002-07-09 2003-07-08 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP2004048029A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252076A (ja) * 2007-03-02 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008270779A (ja) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015179881A (ja) * 2007-05-18 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
JP2018010308A (ja) * 2017-08-23 2018-01-18 株式会社半導体エネルギー研究所 表示装置
JP2018013789A (ja) * 2017-09-05 2018-01-25 株式会社半導体エネルギー研究所 表示装置
JP2018013790A (ja) * 2017-09-05 2018-01-25 株式会社半導体エネルギー研究所 表示装置
US9977286B2 (en) 2007-05-17 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154549A (ja) * 1984-01-24 1985-08-14 Fujitsu Ltd 半導体装置の製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH06318700A (ja) * 1993-03-12 1994-11-15 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154549A (ja) * 1984-01-24 1985-08-14 Fujitsu Ltd 半導体装置の製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH06318700A (ja) * 1993-03-12 1994-11-15 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252076A (ja) * 2007-03-02 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR101380639B1 (ko) 2007-03-02 2014-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2008270779A (ja) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US10541337B2 (en) 2007-03-23 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9177811B2 (en) 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10032919B2 (en) 2007-03-23 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9977286B2 (en) 2007-05-17 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10222653B2 (en) 2007-05-17 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10451924B2 (en) 2007-05-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10831064B2 (en) 2007-05-17 2020-11-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10962838B2 (en) 2007-05-17 2021-03-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11520185B2 (en) 2007-05-17 2022-12-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11754881B2 (en) 2007-05-17 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US12019335B2 (en) 2007-05-17 2024-06-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2018129522A (ja) * 2007-05-18 2018-08-16 株式会社半導体エネルギー研究所 半導体装置
JP2015179881A (ja) * 2007-05-18 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
JP2018010308A (ja) * 2017-08-23 2018-01-18 株式会社半導体エネルギー研究所 表示装置
JP2018013790A (ja) * 2017-09-05 2018-01-25 株式会社半導体エネルギー研究所 表示装置
JP2018013789A (ja) * 2017-09-05 2018-01-25 株式会社半導体エネルギー研究所 表示装置

Similar Documents

Publication Publication Date Title
JP5137916B2 (ja) 半導体装置の作製方法
KR100483302B1 (ko) 반도체장치
JP4394149B2 (ja) 半導体装置の作製方法
JP5235169B2 (ja) 表示装置
US7655513B2 (en) Method of manufacturing a semiconductor device
US8242508B2 (en) Method of manufacturing a semiconductor device
JP4854866B2 (ja) 半導体装置の作製方法
US20070141816A1 (en) Method of fabricating semiconductor device
JPH10135469A (ja) 半導体装置およびその作製方法
JP2002324808A (ja) 半導体装置およびその作製方法
JP4071005B2 (ja) 半導体装置の作製方法
JP2004048029A (ja) 半導体装置の作製方法
JP4056765B2 (ja) 半導体装置の作製方法
JP5042133B2 (ja) 半導体装置の作製方法
JP4679437B2 (ja) 半導体装置の作製方法
JP4526773B2 (ja) 半導体装置の作製方法
JP4693257B2 (ja) 半導体装置の作製方法
JP4326734B2 (ja) 半導体装置の作製方法
JP4421242B2 (ja) 結晶性半導体膜の作製方法、該結晶性半導体膜を有する薄膜トランジスタの作製方法、該結晶性半導体膜を有する半導体装置の作製方法
JP4421202B2 (ja) 表示装置の作製方法
JP2003031589A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101206