KR101380639B1 - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR101380639B1
KR101380639B1 KR1020080019264A KR20080019264A KR101380639B1 KR 101380639 B1 KR101380639 B1 KR 101380639B1 KR 1020080019264 A KR1020080019264 A KR 1020080019264A KR 20080019264 A KR20080019264 A KR 20080019264A KR 101380639 B1 KR101380639 B1 KR 101380639B1
Authority
KR
South Korea
Prior art keywords
film
crystal
orientation
region
laser beam
Prior art date
Application number
KR1020080019264A
Other languages
English (en)
Other versions
KR20080080947A (ko
Inventor
토모아키 모리와카
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080080947A publication Critical patent/KR20080080947A/ko
Application granted granted Critical
Publication of KR101380639B1 publication Critical patent/KR101380639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Abstract

본 발명은 절연기판 상에 형성한 복수의 반도체막 상면에 캡막을 형성하고, 반도체막을 막두께 방향으로 완전 용융하는 것이 가능한 레이저 빔을 반도체막에 조사하여, 반도체막을 완전 용융시킨다. 레이저 빔을 제어함으로써, 각각 결정의 면 방위가 제어된 복수의 결정성 반도체막을 동일 기판 상에 형성한다. 또한, 면 방위 {001}의 결정 영역을 사용하여 n 채널형 박막 트랜지스터와, 면 방위 {211} 또는 면 방위 {101}의 결정 영역을 사용하여 p 채널형의 박막 트랜지스터를 제작한다.
캡막, 레이저 빔, 면 방위, 박막 트랜지스터

Description

반도체 장치의 제작 방법{Manufacturing method and semiconductor device}
본 발명은 레이저 결정화 기술을 사용하여 형성한 결정 구조를 갖는 반도체막의 제작 방법, 및 그것을 구비하는 박막 트랜지스터 등을 갖는 반도체 장치의 제작 방법에 관한 것이다. 보다 상세하게는 본 발명은 n 채널형 박막 트랜지스터 및 p 채널형 박막 트랜지스터를 갖는 반도체 장치의 제작 방법에 관한 것이다.
최근, 유리기판 상에 형성된 비정질 반도체막에 레이저 빔을 조사하여, 결정 구조를 갖는 반도체막(이하, 결정성 반도체막)을 형성하는 레이저 결정화 기술이 널리 연구되고 있고, 많은 제안이 이루어져 있다.
그러한 결정성 반도체막을 사용하는 것은 비정질 반도체막과 비교하여 높은 이동도를 갖기 때문이다. 그 결과, 예를 들면, 1장의 유리기판 상에, 화소부용의 TFT, 또는, 화소부용의 TFT와 구동회로용의 TFT를 형성한 액티브 매트릭스형의 액정 표시 장치나 유기 EL(Electro Luminescence) 표시장치 등에, 상기 결정성 반도체막을 사용한 TFT가 이용되고 있다.
그 결정화 방법에는 레이저 결정화 이외에 퍼니스 어닐 노를 사용한 열어닐법이나, 순간 열어닐법(RTA법)도 있지만, 레이저 결정화를 사용한 경우에는 기판의 온도를 그다지 상승시키지 않고 반도체막에만 열을 흡수시켜 결정화할 수 있다. 이 때문에 기판에 유리나 플라스틱 등의 융점이 낮은 물질을 사용할 수 있는 특색이 있다. 그 결과, 저가이며 대면적이고 가공이 용이한 유리기판을 사용할 수 있게 되어, 그 레이저 결정화는 생산 효율을 현저하게 향상시킬 수 있다.
또한, 레이저 결정화에 있어서, 연속 발진의 레이저 빔이나 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 빔을 선형의 빔 스폿으로 형성하여, 주사시키면서 반도체막에 조사하고, 고액 계면을 이동시킴으로써, 반도체막을 횡형(lateral) 결정 성장시킬 수 있다. 이 방법에 의해, 결정립의 폭이 수㎛에서 길이가 수십㎛로 대단히 큰 결정(이하, 대입경 결정이라고 부름.)을 구비하는 결정성 반도체막을 제작할 수 있다. 상기 대입경 결정을 박막 트랜지스터의 채널 형성 영역에 사용하면, 캐리어의 이동 방향에 결정립계가 거의 포함되지 않기 때문에, 캐리어에 대한 전기적 장해가 낮아진다. 이 결과, 이동도가 수백㎠/Vs 정도인 박막 트랜지스터를 제작하는 것이 가능해진다.
또한, n 형의 박막 트랜지스터의 캐리어인 전자나 p 형의 박막 트랜지스터의 캐리어인 정공은 결정의 면 방위에 의해서 이동도가 좌우된다. n 형의 박막 트랜지스터는 면 방위가 {001}인 결정에 의해 채널 형성 영역이 형성된 경우, p 형의 박막 트랜지스터는 면 방위가 {211} 또는 {101}인 결정에 의해 채널 형성 영역이 형성된 경우에 있어서, 최대의 성능을 얻을 수 있다(특허문헌 1).
[특허문헌 1] 일본 공개특허공보 2002-246606호
그렇지만, 연속 발진의 레이저나 반복 주파수가 10MHz 이상인 펄스 발진의 레이저를 사용하여 형성한 대입경 결정을 구비하는 결정성 반도체막은 인접하는 대입경 결정의 면 방위가 랜덤이며, 일 방향으로 일치하지 않는다. 이 때문에, 상기 대입경 결정을 구비하는 결정성 반도체막을 사용하여 박막 트랜지스터를 제작한 경우, 다른 박막 트랜지스터 간에서 채널 형성 영역의 대입경 결정의 면 방위의 분포가 다르다. 즉, 다른 박막 트랜지스터의 전기 특성은 결정의 면 방위를 반영하여 불균일하게 된다.
또한, 박막 트랜지스터의 채널 형성 영역에 면 방위가 다른 결정이 복수 존재하면, 결정립계에서의 트랩 준위가 커지기 때문에, 박막 트랜지스터의 전기 특성이 저하한다.
또한, n 형의 박막 트랜지스터에 적합한 면 방위를 갖는 결정 및 p 형의 박막 트랜지스터에 적합한 면 방위를 갖는 결정을 구비하는 결정성 반도체막을 제작하는 것이 곤란하다.
그래서 본 발명은 전자 이동을 방해하지 않는 면 방위를 갖는 결정의 형성을 제어할 수 있는 결정성 반도체막의 제작 방법을 제공한다. 또한, 정공의 이동을 방해하지 않는 면 방위를 갖는 결정의 형성을 제어할 수 있는 결정성 반도체막의 제작 방법을 제공한다. 또한, 면 방위 {001}인 결정으로 형성한 n 형의 박막 트랜지스터와, 면 방위 {211} 또는 {101}인 결정으로 형성한 p 형의 박막 트랜지스터를 갖는 반도체 장치의 제작 방법을 제공한다.
본 발명의 하나는 절연성 기판 상에 형성한 반도체막 상면에 캡막을 형성하고, 반도체막을 막두께 방향으로 완전 용융하는 것이 가능한 레이저 빔을 반도체막에 조사하고, 반도체막을 완전 용융시켜, 결정의 면 방위가 제어된 결정성 반도체막을 형성하는 것을 특징으로 한다.
또한, 절연성 기판 상에 형성한 반도체막 상면에 캡막을 형성하고, 연속 발진의 레이저 빔 또는 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 빔을 반도체막에 조사하여 결정의 면 방위가 제어된 결정성 반도체막을 형성하는 것을 특징으로 한다.
캡막은 반도체막을 용융하기에 충분한 에너지의 레이저 빔을 투과하는 막을 사용한다. 반도체막 상면에 캡막을 형성하고, 반도체막에 레이저 빔을 조사하면, 캡막에는 반사 방지 효과나 축열(蓄熱) 효과가 있기 때문에, 레이저 빔이 반도체막에 흡수되어 발생하는 열을, 반도체막의 결정화에 효율적으로 이용하는 것이 가능하고, 보다 낮은 에너지로 반도체막을 결정화할 수 있다.
또한, 반도체막 상면에 캡막이 형성된 상태에서, 레이저 빔이 조사되면, 용융한 반도체의 융액(融液)의 증발을 저감하는 것이 가능하다. 이 때문에, 반도체의 융액의 점도 저하를 억제할 수 있다. 또한, 반도체막 상에 캡막을 형성함으로써, 일정한 힘을 반도체막에 가할 수 있다. 이 결과, 횡형 결정 성장 시의 반도체 융액의 난류(亂流)를 억제하는 것이 가능해져, 결정성 반도체막의 결정의 면 방위 의 제어가 용이해진다.
또한, 반도체막에 흡수되는 레이저 빔의 에너지에 의해, 반도체막의 용융 상태가 다르다. 여기에서는 반도체막이 완전하게 용융하는 하한의 에너지 또는 그것보다 약간 높은 에너지를 반도체막에 흡수시킨다. 반도체막에 주는 열량을 필요 최소한으로 억제함으로써, 반도체의 융액의 증발을 저감하여, 횡형 결정 성장 시의 반도체의 융액의 난류를 억제하는 것이 가능해진다. 이 결과, 일 방향으로 면 방위가 제어된 대입경 결정을 형성할 수 있다.
또한, 레이저 빔의 주사 속도 및 파워에 의해 반도체막에 흡수되는 에너지가 다르다. 또한, 상기 흡수열에 의해, 반도체막의 용융 시간이 다르다. 또한, 반도체막의 용융 시간에 의해 결정성 반도체막의 결정의 면 방위도 다르다. 이 때문에, 반도체막의 용융 시간을 제어함으로써, 면 방위를 제어할 수 있다.
즉, 반도체막 상면에 캡막이 형성된 상태에서, 반도체막에 흡수되는 레이저 빔의 에너지를 레이저 빔의 주사 속도 및 파워로 제어함으로써, 반도체의 융액의 점도 저하를 억제할 수 있고, 반도체의 융액의 난류를 억제하고, 결정성 반도체막의 결정의 면 방위, 및 결정립의 크기를 제어하는 것이 가능하다. 이 결과, 대입경 결정이고, 면 방위가 제어된 결정성 반도체막을 형성할 수 있다.
또한, 반도체막의 상면에 캡막을 형성하고, 파워 및 주사 속도가 제어된 연속 발진의 레이저 빔 또는 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 빔을 반도체막에 조사함으로써, 결정핵 발생의 제어, 반도체 융액의 점도의 제어, 반도체막에 흡수되는 에너지의 제어, 반도체막의 용융 시간의 제어 등에 의해, 결정의 면 방위 및 입자직경을 제어할 수 있다.
이 결과, 표면의 면 방위가 {001}인 결정을 갖는 결정성 반도체막을 형성할 수 있다. 또한, 표면의 면 방위가 {211}인 결정을 갖는 결정성 반도체막을 형성할 수 있다. 또한, 표면의 면 방위가 {101}인 결정을 갖는 결정성 반도체막을 형성할 수 있다. 또한, 표면의 면 방위가 {001}인 결정 영역과, 표면의 면 방위가 {211} 또는 {101}인 결정 영역을 갖는 결정성 반도체막을 형성할 수 있다.
또한, 면 방위 {001}인 결정 영역을 사용하여 n 채널형의 박막 트랜지스터와, 면 방위 {211} 또는 면 방위 {101}인 결정 영역을 사용하여 p 채널형의 박막 트랜지스터를 제작할 수 있다.
본 발명에 의해, 결정의 면 방위를 제어한 결정성 반도체막을 형성할 수 있다. 또한, 표면의 면 방위가 {001}인 결정을 갖는 결정성 반도체막을 형성할 수 있다. 또한, 표면의 면 방위가 {211}인 결정을 갖는 결정성 반도체막을 형성할 수 있다. 또한, 표면의 면 방위가 {101}인 결정을 갖는 결정성 반도체막을 형성할 수 있다. 또한, 표면의 면 방위가 {001}인 결정 영역과, 표면의 면 방위가 {211} 또는 {101}인 결정 영역을 갖는 결정성 반도체막을 형성할 수 있다.
또한, 표면의 면 방위가 {001}을 갖는 결정 영역을 사용하여 형성한 n 채널형 박막 트랜지스터와, 표면의 면 방위가 {101} 또는 {211}을 갖는 결정 영역을 사용하여 형성한 p 채널형 박막 트랜지스터를 갖는 반도체 장치를 제작할 수 있다.
이하에, 본 발명의 실시 형태를 도면에 기초하여 설명한다. 단, 본 발명은 많은 다른 형태로 실시하는 것이 가능하고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세를 여러가지로 변경할 수 있는 것은 당업자이면 용이하게 이해된다. 따라서, 본 실시 형태의 기재 내용에 한정하여 해석되지 않는다. 또, 실시 형태를 설명하기 위한 전도에 있어서, 동일 부분 또는 동일 기능을 갖는 부분에는 동일 부호를 붙이고, 그 반복 설명은 생략한다.
(실시 형태 1)
본 실시 형태에서는 비정질 반도체막 상에 캡막을 형성하고, 상기 캡막을 통하여 비정질 반도체막에 연속 발진의 레이저 빔 또는 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 빔을 조사하고, 표면의 면 방위가 {001}인 결정과, 면 방위가 {211} 또는 {101}인 결정을 갖는 결정성 반도체막의 제작 방법에 관해서, 도 1,도 6 내지 도 8을 사용하여 나타낸다.
우선, 도 1a에 도시하는 바와 같이, 절연 표면을 갖는 기판(100)의 한 면에, 하지막으로서 기능하는 절연막(101)을 형성한다. 하지막으로서 기능하는 절연막(101)은 두께 50nm 내지 150nm의 산화규소막, 질화규소막, 산소보다 질소의 함유량이 많은 질소산화규소막, 질소보다 산소의 함유량이 많은 산화질화규소막 등을 적절하게 사용하여 형성한다. 여기에서는 절연 표면을 갖는 기판(100)으로서, 예를 들면, 두께 0.7mm의 유리기판을 사용한다. 또한, 하지막으로서 기능하는 절연막(101)을, 두께 50nm의 질화산화규소막을 플라즈마 CVD법에 의해 형성한 후, 두께 100nm의 산화질화규소막을 플라즈마 CVD법에 의해 형성한다.
또, 하지막으로서 기능하는 절연막(101)은 필요에 따라서 형성하면 좋고, 기판(100)이 유리인 경우는 유리로부터의 불순물이 반도체막(102)으로 확산되는 것을 방지하는 것이지만, 기판(100)으로서 석영기판을 사용한 경우는 하지막으로서 기능하는 절연막(101)을 형성할 필요는 없다. 또한, 절연막(101)과 기판(100)의 사이에 박리막을 형성하고, 공정 종료 후에 기판(100)으로부터 반도체 소자를 박리하여도 좋다.
다음에, 절연막(101) 상에, 반도체막(102)으로서, 10nm 이상 100nm 이하의 두께, 바람직하게는 20nm 이상 80nm 이하의 두께의 비정질 반도체막을 플라즈마 CVD법으로 성막한다.
그 반도체막(102)에 대해서는 본 실시 형태에서는 비정질 규소를 사용하지만, 실리콘게르마늄(Si1 -xGex(0＜x＜0.1)) 등도 사용할 수 있고, 또한 단결정이 다이아몬드 구조인 실리콘 카바이드(SiC)를 사용할 수 있다.
또한, 그 반도체막(102)이 비정질 반도체막인 경우, 반도체막(102)을 형성한 후, 반도체막을 가열하여도 좋다. 상기 가열처리는 비정질 반도체막으로부터 수소를 꺼내기 위한 처리이다. 또, 그 수소를 꺼내는 것은 레이저 빔을 조사하였을 때에 반도체막(102)으로부터 수소 가스가 분출되는 것을 막기 위해서이고, 반도체막(102)에 포함되는 수소가 적으면 생략할 수 있다. 여기에서는 반도체막(102)을 전기 노내에서 500℃, 1시간 가열한다.
본 실시 형태에 있어서는 반도체막(102)으로서 비정질 규소의 예를 제시하였 지만, 다결정규소를 사용하여도 좋고, 그것은 예를 들면, 비정질 규소성막두께, 비정질 규소막에 니켈, 팔라듐, 게르마늄, 철, 주석, 납, 코발트, 백금, 동, 금 등의 원소를 미량 첨가하고, 그 후 500 내지 750℃에서 1분 내지 10시간의 열처리를 실시함으로써 형성할 수 있다.
다음에, 반도체막(102) 상에 캡막(103)으로서 두께 200nm 이상 1000nm 이하의 SiNxOy(0≤x≤1.5, 0≤y≤2, 0≤4x+3y≤6)막을 형성한다. 특히 주의해야 할 것은 이 캡막(103)에 대해서는 지나치게 얇으면 나중에 형성되는 결정성 반도체막의 면 방위를 제어하는 것이 어려워지기 때문에, 200nm 이상 1000nm 이하의 두께로 성막하는 것이 바람직하다.
캡막(103)은 모노실란, 암모니아 및 아산화질소를 반응가스로 하여, 플라즈마 CVD법을 사용하여 형성할 수 있다. 또, 아산화질소는 산화제로서 사용하는 것이며, 그 대신에 산화작용이 있는 산소를 사용하여도 좋다. 이러한 가스를 사용함으로써, 질소보다 산소의 함유량이 많은 산화질화규소(이하, SiNxOy(x＜y)로 나타냄.)막을 형성할 수 있다. 또한, 캡막(103)은 모노실란, 및 암모니아를 반응가스로 하고, 플라즈마 CVD법을 사용하여 형성할 수 있다. 이러한 가스를 사용함으로써, 산소보다 질소의 함유량이 많은 질화산화규소(이하, SiNxOy(x＞y)로 나타냄.)막을 형성할 수 있다.
캡막(103)에 대해서는 레이저 빔의 파장에 대하여 충분한 투과율을 갖고, 열팽창계수 등의 열적인 값이나 연성(延性) 등의 값이 인접하는 반도체막과 가까운 것이 바람직하다. 더욱이, 캡막(103)은 나중에 형성되는 박막 트랜지스터의 게이 트 절연막과 동등한 단단하고, 에칭 속도가 느린 치밀한 막인 것이 바람직하다. 일 예로서는 7.13% 불화수소암모늄 및 15.4% 불화암모늄의 혼합 수용액 또는 불산 수용액을 사용하여 20℃에서 에칭하였을 때의 에칭 속도가 1nm/분 이상 150nm/분 이하, 바람직하게는 10nm/분 이상 130nm/분 이하인 치밀한 막인 것이 바람직하다. 또한, 일례로서는 하이드로플루오로 카본가스에 의한 드라이 에칭의 에칭 속도가 100nm/분 이상 150nm/분 이하, 바람직하게는 110nm/분 이상130nm/분 이하의 치밀한 막인 것이 바람직하다. 이러한 단단하고 치밀한 막은 예를 들면 성막 레이트를 낮게 함으로써 형성할 수 있다. 캡막(103)으로서, 치밀한 막을 형성함으로써, 열도전율이 높아져, 캡막 및 반도체막에 조사된 레이저 빔에 의한 지나친 축열(蓄熱)을 방지한다. 이 때문에 반도체의 융액의 증발을 저감할 수 있기 때문에, 반도체의 융액의 점도 저하를 억제할 수 있고, 반도체의 융액의 난류를 억제할 수 있다.
또한, 반도체막 상면에 캡막이 형성된 상태에서, 레이저 빔이 조사되면, 반도체의 융액의 증발을 저감할 수 있기 때문에, 반도체의 융액의 점도 저하를 억제할 수 있고, 반도체의 융액의 난류를 억제할 수 있다. 또한, 반도체막 표면 상에 캡막을 형성함으로써, 일정한 힘이 반도체막에 걸리기 때문에, 반도체의 융액의 난류를 억제하는 것이 가능하다. 이 결과, 결정성 반도체막의 결정의 면 방위의 제어가 용이해진다.
또, 캡막에 수소가 많이 포함되어 있는 경우에는 반도체막(102)과 마찬가지로, 수소를 꺼내기 위한 가열처리를 한다.
다음에, 도 1b에 도시하는 바와 같이, 반도체막(102)의 일부에 제 1 레이저 빔(105)을 조사하고, 표면의 면 방위가 {001}인 결정 영역(106)을 형성한다. 또, 결정 영역(106)에 있어서의 결정 표면의 면 방위가 {001}은 4할 이상 10할 이하인 것이 바람직하다.
제 1 레이저 빔(105)은 캡막(103)측으로부터 반도체막(102)에 조사할 수 있다. 또한, 기판(100)이 투광성을 갖는 경우는 기판(100)측으로부터 반도체막(102)에 조사할 수 있다. 여기에서는 캡막(103)측으로부터 반도체막(102)에 제 1 레이저 빔(105)을 조사한다.
제 1 레이저 빔(105)으로서는 반도체막이 완전하게 용융하는 하한의 에너지 또는 그것보다 약간 높은 에너지가 바람직하다. 반도체막에 주는 열량을 필요 최소한으로 억제함으로써, 반도체의 융액의 난류를 억제하는 것이 가능하고, 난류에 의한 필요 이상의 결정핵의 발생을 억제할 수 있다. 이 결과, 대입경 결정을 형성할 수 있다.
여기에서, 도 6을 사용하여 레이저 빔의 주사 속도 및 파워의 관계와, 형성되는 결정성 반도체막의 표면의 면 방위에 관해서 설명한다. 도 6은 횡축에 레이저 빔의 주사 속도를 나타내고, 세로축에 레이저 빔의 파워를 나타낸다.
영역(141)은 결정이 대입경 결정이고, 또한 표면의 면 방위가 {001}인 결정성 반도체막을 형성하는 것이 가능한 영역이다. 또, 결정의 면 방위에 대해서는 (100), (010), (001), 또한 상기 면 방위 각각의 1이 -1인 면 방위와 같이 등가인 면 방위군을 정리하여 {001}로 표기하고 있다.
영역(142)은 결정이 대입경 결정이고, 또한 표면의 면 방위가 {211}인 결정 성 반도체막을 형성하는 것이 가능한 영역이다. 또, 결정의 면 방위에 대해서는 (211), (121), (112), 또한 상기 면 방위 각각 1 및 2의 한쪽 또는 양쪽이 음의 값인 면 방위와 같이 등가인 방위군을 정리하여 {211}로 표기하고 있다.
영역(143)은 결정이 대입경 결정이고, 또한 표면의 면 방위가 {101}인 결정성 반도체막을 형성하는 것이 가능한 영역이다. 또, 결정의 면 방위에 대해서는 (101), (011), (110), 또한 상기 면 방위 각각의 1이 -1인 면 방위와 같이 등가인 면 방위군을 정리하여 {101}로 표기하고 있다.
영역(144)은 소입경 결정을 갖는 결정성 반도체막을 형성하는 영역이다. 또, 소입경 결정이란, 결정의 형상이 대략 원형이고, 결정 입자 직경이 서브미크론이다. 이러한 결정은 반도체막을 막두께 방향으로 완전히 용융하기에는 불충분한 파워의 레이저 빔이 반도체막에 조사되었기 때문에 형성된다.
영역(145)은 결정성 반도체막의 일부가 증발되어 버리는 영역이다. 영역(146)은 결정이 대입경 결정이고, 또한 결정의 면 방위가 랜덤인 결정성 반도체막을 형성하는 것이 가능한 영역이다. 이러한 결정은 대입경 결정을 형성하기 위해서 필요한 에너지 이상의 지나친 에너지가 반도체막 중에 공급되기 때문에, 난류가 다수 발생하고, 면 방위가 랜덤인 결정이 된다.
제 1 레이저 빔(105)의 주사 속도 및 파워는 도 6의 영역(141)에 포함되는 것이 바람직하다. 즉, 레이저 빔(105)의 파워는 소입경 결정을 형성하는 범위보다 높고, 표면(관찰면(A))의 면 방위가 {211}인 결정을 형성하는 범위보다 작은 것이 바람직하다. 이 결과, 결정 표면의 면 방위가 {001}인 결정 영역을 형성할 수 있 다. 또, 결정 영역(106)에 있어서의 결정 표면의 면 방위가 {001}은 4할 이상 10할 이하인 것이 바람직하다. 결정 영역(106)에 있어서의 결정 표면의 면 방위 {001}이 4할 이상 10할 이하이면, 전자 이동을 방해하지 않는 면 방위의 배향률이 높고, 상기 결정을 사용함으로써, n 채널형 박막 트랜지스터의 이동도를 향상시킬 수 있다.
또, 제 1 레이저 빔(105)을 사용하여 반도체막을 결정화하면, 레이저 빔의 주사방향과 평행한 방향과, 표면과는 평행하고 또한 레이저 빔의 주사방향에 수직인 방향의 각각에 있어서도, 일 방향으로 면 방위를 갖는 결정을 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하로 형성할 수 있다. 즉, 교차하는 3면에서, 각각 일정한 면 방위가 일정 비율 이상인 결정을 형성할 수 있다. 이 결과, 단결정 구조에 가까운 다결정 영역을 형성할 수 있다.
다음에, 도 1c에 도시하는 바와 같이, 반도체막(102)의 일부에 제 2 레이저 빔(108)을 조사하고, 표면의 면 방위가 {211} 또는 {101}인 결정 영역(110)을 형성한다. 또, 결정 영역(110)에 있어서의 표면의 면 방위가 {211} 또는 {101}인 결정은 4할 이상 10할 이하인 것이 바람직하다.
제 2 레이저 빔(108)은 캡막(103)측으로부터 반도체막(102)에 조사할 수 있다. 또한, 기판(100)이 투광성을 갖는 경우는 기판(100)측으로부터 반도체막(102)에 조사할 수 있다. 여기에서는 캡막(103)측으로부터 반도체막(102)에 제 2 레이저 빔(108)을 조사한다.
또한, 제 2 레이저 빔(108)의 주사 속도 및 파워는 도 6의 영역(142)에 포함 되어도 좋다. 즉, 제 2 레이저 빔(108)의 파워가, 소입경 결정을 형성하는 범위, 또는 표면의 면 방위가 {001}인 결정을 형성하는 범위보다 높고, 반도체막의 일부가 애블레이션(ablation)되는 범위, 또는 면 방위가 랜덤인 대입경 결정을 형성하는 범위보다 낮은 것이 바람직하다. 이 결과, 결정 표면의 면 방위가 {211}인 결정 영역을 형성할 수 있다. 또, 결정 영역(110)에 있어서의 결정 표면의 면 방위가 {211}은 4할 이상 10할 이하인 것이 바람직하다. 결정 영역(110)에 있어서의 결정 표면의 면 방위 {211}이 4할 이상 10할 이하이면, 정공의 이동을 방해하지 않는 면 방위의 배향률이 높고, 상기 결정을 사용함으로써, p 채널형 박막 트랜지스터의 이동도를 향상시킬 수 있다.
또한, 제 2 레이저 빔(108)의 주사 속도 및 파워는 도 6의 영역(143)에 포함되어도 좋다. 즉, 제 2 레이저 빔의 파워가, 소입경 결정을 형성하는 범위보다 높고, 반도체막의 일부가 애블레이션되는 범위, 또는 면 방위가 랜덤인 대입경 결정을 형성하는 범위보다 낮은 것이 바람직하다. 이 결과, 결정 표면의 면 방위가 {101}인 결정 영역을 형성할 수 있다. 또, 결정 영역(110)에 있어서의 결정 표면의 면 방위가 {101}은 4할 이상 10할 이하인 것이 바람직하다. 결정 영역(110)에 있어서의 결정 표면의 면 방위 {101}이 4할 이상 10할 이하이면, 정공의 이동을 방해하지 않는 면 방위의 배향률이 높고, 상기 결정을 사용함으로써, p 채널형 박막 트랜지스터의 이동도를 향상시킬 수 있다.
또, 제 2 레이저 빔(108)을 사용하여 반도체막을 결정화하면, 레이저 빔의 주사방향과 평행한 방향과, 표면과는 평행하고 또한 레이저 빔의 주사방향에 수직 인 방향의 각각에 있어서도, 일 방향으로 면 방위를 갖는 결정을 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하로 형성할 수 있다. 즉, 교차하는 3면에서, 각각 일정한 면 방위가 일정 비율 이상인 결정을 형성할 수 있다. 이 결과, 단결정 구조에 가까운 다결정 영역을 형성할 수 있다.
이상에 의해, 도 1d에 도시하는 바와 같이, 표면의 면 방위가 {001}인 결정 영역(106), 및 표면의 면 방위가 {211} 또는 {101}인 결정 영역(110)을 갖는 결정성 반도체막을 제작할 수 있다.
여기에서, 레이저 빔을 비정질 반도체막에 조사하여 결정화할 때에 사용하는 레이저 발진기 및 빔 스폿을 형성하는 광학계에 관해서 설명한다.
도 7에 도시하는 바와 같이, 레이저 발진기(11a, 11b)로서, 반도체막(102)에 수십% 이상 흡수되는 파장의 레이저를 사용한다. 대표적으로는, 제 2 고조파 또는 제 3 고조파를 사용할 수 있지만, 여기에서는 합계의 최대 출력이 20W, LD 여기(레이저 다이오드 여기)의 연속 발진 레이저(YVO4, 제 2 고조파(파장 532nm))를 준비한다. 특히 제 2 고조파에 한정할 필요는 없지만, 제 2 고조파는 에너지 효율의 점에서, 더욱 고차의 고조파보다 우수하다.
본 발명에서 사용하는 레이저 파워는 반도체막을 완전히 용융할 수 있는 범위이고, 또한 표면의 면 방위가 {001}과, {211} 또는 {101}을 갖는 결정성 반도체막을 형성하는 것이 가능한 범위이다. 이 범위보다도 낮은 레이저 파워를 사용하면, 반도체막을 완전히 용융할 수 없고, 결정의 면 방위가 일정 방향에 일치하지 않고, 소입경 결정을 갖는 결정성 반도체막이 형성되어 버린다. 따라서, 도 7의 경우에는 레이저 발진기를 2대 준비하였지만, 출력이 충분하다면 1대이어도 좋다. 이 범위보다도 높은 레이저 파워를 사용하면, 반도체막중에 대량의 결정핵이 발생하고, 상기 결정핵으로부터 무질서한 결정 성장이 생기기 때문에, 결정립의 위치, 크기 및 면 방위가 불균일한 결정성 반도체막이 형성되어 버린다.
연속 발진 레이저를 반도체막(102)에 조사하면, 연속적으로 반도체막(102)에 에너지가 주어지기 때문에, 일단 반도체막을 용융 상태로 하면, 그 상태를 계속시킬 수 있다. 더욱이, 연속 발진 레이저를 주사함으로써 반도체막의 고액 계면을 이동시켜, 이 이동의 방향에 따라 일 방향으로 긴 결정립을 형성할 수 있다. 그 때에 고체 레이저를 사용하는 것은 기체 레이저 등과 비교하여, 출력의 안정성이 높고, 안정된 처리가 예상되기 때문이다.
또, 연속 발진 레이저에 한정되지 않고, 반복 주파수가 10MHz 이상인 펄스 발진 레이저를 사용하는 것도 가능하다.
그 때에 반복 주파수가 높은 펄스 발진 레이저를 사용하면, 반도체막이 용융하고 나서 고화하기까지의 시간보다도 레이저의 펄스 간격이 짧으면, 항상 반도체막을 막두께 방향 전체에 있어서 용융 상태에 멈출 수 있고, 고액 계면의 이동에 의해 일 방향으로 횡형 성장한 긴 결정립으로 구성되는 반도체막을 형성할 수 있다.
본 실시 형태에서는 레이저 발진기(11a, 11b)에 YVO4 레이저를 사용하였지 만, 대신에 그 밖의 연속 발진 레이저나 반복 주파수가 10MHz 이상인 펄스 발진 레이저를 사용할 수도 있다. 예를 들면, 기체 레이저로서는 Ar 레이저, Kr 레이저, CO2 레이저 등이 있다. 고체 레이저로서, YAG 레이저, YLF 레이저, YAlO3 레이저, GdVO4 레이저, KGW 레이저, KYW 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, Y2O3 레이저, YVO4 레이저 등이 있다. 또한, YAG 레이저, Y2O3 레이저, GdVO4 레이저, YVO4 레이저 등의 세라믹 레이저가 있고, 금속 증기 레이저로서는 헬륨카드뮴 레이저 등을 들 수 있다.
또한, 레이저 발진기(11a, 11b)로서는 레이저 빔을 TEM00(싱글 횡모드)로 발진하여 사출할 수도 있고, 이렇게 하면 피조사면에서 얻어지는 선형 빔 스폿의 에너지 균일성을 높일 수 있기 때문에 바람직하다.
이들의 레이저 발진기를 사용하여 사출된 레이저의 광학적 처리의 개요는 이하와 같다. 레이저 발진기(11a, 11b)로부터 레이저 빔(12a, 12b)을 각각 동일한 에너지로 사출한다. 레이저 발진기(11b)로부터 사출된 레이저 빔(2b)은 파장판(13)을 통하여 편광 방향을 바꾸지만, 그것은 편광자(14)에 의해서 서로 편광 방향이 다른 2개의 레이저 빔을 합성하기 위해서이다.
그 파장판(13)에 레이저 빔(2b)을 통과시킨 후, 미러(22)에서 반사시켜, 편광자(14)에 레이저 빔(2b)을 입사하고, 그 편광자(14)에서 레이저 빔(12a)과 레이저 빔(2b)을 합성하고, 레이저 빔(12)으로 한다. 그 때는 파장판(13) 및 편광 자(14)를 투과한 빛이 적당한 에너지가 되도록 파장판(13)과 편광자(14)를 조정한다. 또, 본 실시 형태에서는 레이저 빔의 합성에 편광자(14)를 사용하고 있지만, 편광 빔스플리터 등의 다른 광학 소자를 사용하여도 좋다.
그 편광자(14)에 의해서 합성된 레이저 빔(12)은 미러(15)에 의해서 반사되고, 촛점 거리가, 예를 들면 150mm인 실린더리컬 렌즈(16) 및 촛점 거리가, 예를 들면 20mm인 실린더리컬 렌즈(17)에 의해서, 레이저 빔의 단면 형상을 피조사면(18)에 있어서 선형으로 정형한다. 또, 미러(15)는 레이저 조사장치의 광학계의 설치상황에 따라서 형성하면 좋다.
그 때에는 실린더리컬 렌즈(16)는 피조사면(18)에서 형성되는 빔 스폿의 길이 방향으로 작용하고, 실린더리컬 렌즈(17)는 그 폭 방향으로 작용하는 것이며, 이들에 의해, 피조사면(18)에 있어서, 예를 들면 길이 500㎛, 폭 20㎛ 정도의 선형의 빔 스폿이 형성된다. 또, 본 실시 형태에서는 선형으로 성형하기 위해서 실린더리컬 렌즈를 사용하고 있지만, 이것에 한정되지 않고, 구면(球面)렌즈 등의 그 밖의 광학 소자를 사용하여도 좋고, 실린더리컬 렌즈의 촛점 거리는 상기 값에 한정되지 않고, 자유롭게 설정할 수 있다.
또한, 본 실시 형태에서는 레이저 빔의 정형을, 실린더리컬 렌즈(16, 17)를 사용하여 행하고 있지만, 레이저 빔을 선형으로 길게 하기 위한 광학계와, 피조사면에 가늘게 집광하기 위한 광학계를 별도로 형성하여도 좋다. 예를 들면, 레이저 빔의 단면을 선형으로 하기 위해서는 실리드리컬 렌즈 어레이, 회절 광학 소자, 광도파로 등을 사용할 수 있고, 또한 레이저의 매질 형상이 직사각형상인 것을 사용 하면 사출 단계에서 레이저 빔의 단면 형상을 선형으로 하는 것도 가능하다.
본 발명에서는 상기한 바와 같이 세라믹 레이저를 사용할 수 있고, 그것을 사용한 경우에는 레이저의 매질의 형상을 비교적 자유롭게 정형하는 것이 가능하기 때문에, 그러한 레이저 빔의 제작에 적합하다. 또, 선형으로 형성된 레이저 빔의 단면 형상은 가능한 한 폭이 가는 쪽이 바람직하고, 이로써 반도체막에 있어서의 레이저 빔의 에너지 밀도가 올라가기 때문에, 공정 시간을 단축할 수 있다.
다음에, 레이저 빔의 조사방법에 관해서 설명한다. 캡막(103)으로 덮인 반도체막(102)이 형성된 피조사면(18)을 비교적 고속으로 동작시키기 위해서, 흡착 스테이지(19)에 고정한다. 흡착 스테이지(19)는 X축용의 1축 로봇(20)과 Y축용의 1축 로봇(21)에 의해, 피조사면(18)에 평행한 면 위를 XY 방향으로 동작할 수 있고, 선형의 빔 스폿의 길이 방향과 Y축을 일치시켜 배치한다.
그것에 계속해서, 빔 스폿의 폭 방향, 요컨대 X축을 따라서 피조사면(18)을 동작시키고, 레이저 빔을 피조사면(18)에 조사한다. 여기에서는 X축용의 1축 로봇(20)의 주사 속도를 10cm/sec 이상 100cm/sec 이하, 또한 2대의 레이저 발진기로부터 각각 2W 이상 15W 이하의 에너지로 레이저를 사출하고 있고, 합성 후의 레이저의 출력은 4W 이상 30W 이하가 된다. 이러한 레이저 빔이 조사됨으로써 반도체가 완전히 용융한 영역이 형성되고, 고화되는 과정에서 결정이 성장하여, 본 발명의 결정성 반도체막을 형성할 수 있다.
또, TEM00 모드의 레이저 발진기로부터 사출되는 레이저 빔의 에너지 분포는 일반적으로 가우스 분포가 되지만, 레이저 빔의 조사에 사용하는 광학계에 의해서, 직교하는 3면에서 면 방위가 제어된 결정립이 형성되는 영역의 폭을 바꿀 수 있다. 예를 들면, 실리드리컬 렌즈 어레이나 플라이아이 렌즈 등의 렌즈 어레이, 회절 광학 소자, 광도파로 등을 사용함으로써, 레이저 빔의 강도를 균일화할 수 있다.
그 강도가 균일화된 레이저 빔을 반도체막(102)에 조사함으로써, 레이저 빔이 조사된 영역에서, 표면의 수직 방향에 대한 면 방위가 제어된 결정립으로 형성할 수 있다.
또한, 본 실시 형태에서는 X축용의 1축 로봇(20) 및 Y축용의 1축 로봇(21)을 사용하고, 피조사면(18)인 반도체막(102)을 이동시키는 방식을 사용하고 있지만, 이것에 한정되지 않고, 레이저 빔의 주사는 피조사면(18)을 고정하여 레이저 빔의 조사 위치를 이동시키는 조사계 이동형, 레이저 빔의 조사 위치를 고정하여 피조사면(18)을 이동시키는 피조사면 이동형, 또는 상기 2가지 방법을 조합한 방법도 사용할 수 있다.
또한, 상술한 바와 같이, 상기한 광학계에 의해서 형성되는 빔 스폿의 장축 방향의 에너지 분포는 가우스 분포이기 때문에, 그 양단(兩端)의 에너지 밀도가 낮은 개소에서는 소입경 결정이 형성된다. 그래서, 막 표면의 면 방위가 제어된 결정을 형성하기에 충분한 에너지만이 피조사면(18)에 조사되도록, 피조사면(18) 바로앞에 슬릿 등을 형성하여 레이저 빔의 일부를 잘라내는 구성으로 하여도 좋고, 캡막(103) 상에 레이저 빔을 반사하는 금속막 등을 성막하고, 면 방위가 제어된 결정을 형성하고자 하는 개소만 레이저 빔이 반도체막에 도달하도록 패턴 형성해 두 어도 좋다.
또한, 레이저 발진기(11a 및 11b)로부터 사출되는 레이저 빔을 보다 효율적으로 사용하기 위해서, 렌즈 어레이나 회절 광학 소자 등의 빔 호모게나이저를 사용하여, 빔 스폿의 길이 방향의 에너지를 똑 같은 분포로 하여도 좋다. 더욱이, 형성된 결정성 반도체막의 폭 분만큼, Y축용의 1축 로봇(21)을 이동시켜, 재차 X축용의 1축 로봇(20)을 소정의 속도로 주사시킬 수 있고, 이러한 일련의 동작을 반복함으로써, 반도체막 전면을 효율이 좋게 결정화할 수 있다.
이어서, 에칭함으로써 캡막을 제거하고, 그 후 결정성 반도체막 상에 레지스트를 도포하고, 레지스트를 노광하여, 현상함으로써 소망의 형상으로 레지스트를 형성한다. 더욱이, 여기에서 형성한 레지스트를 마스크로 하여 결정성 반도체막의 에칭을 하여, 소정 형상의 결정성 반도체막을 형성한다. 이 후, 레지스트 마스크를 제거한다.
이 공정에 의해서, 표면의 면 방위가 {001}에서 소정의 형상을 갖는 결정성 반도체막과, 표면의 면 방위가 {211} 또는 {101}에서 소정의 형상을 갖는 결정성 반도체막을 형성할 수 있다.
또, 결정성 반도체막 상에 레지스트를 도포하기 전에, 결정성 반도체막의 박막화를 하여도 좋다. 대표적으로는, 결정성 반도체막의 전체면의 두께가 10nm 이상 30nm 이하가 되도록 에칭하여도 좋다. 또한, 결정성 반도체막 상에 레지스트를 도포하고, 노광 현상을 하여 소망의 형상의 레지스트를 형성하고, 상기 레지스트를 마스크로 하여 결정성 반도체막을 소망의 형상으로 에칭한 후, 소망의 형상의 결정 성 반도체막의 박막화를 하여도 좋다. 구체적으로는, 소망의 형상의 결정성 반도체막의 두께를 10nm 이상 30nm 이하가 되도록 에칭하여도 좋다. 이러한 두께가 얇은 결정성 반도체막을 사용하여 박막 트랜지스터를 형성하면, 채널 형성 영역에서 완전 공핍형 박막 트랜지스터가 되기 때문에, 이동도가 높은 박막 트랜지스터를 제작할 수 있다.
다음에, 도 1e에 도시하는 바와 같이, 표면의 면 방위가 {001}에서 소정의 형상을 갖는 결정성 반도체막을 사용하여 n 채널형 박막 트랜지스터(150)를 제작하고, 표면의 면 방위가 {211} 또는 {101}에서 소정의 형상을 갖는 결정성 반도체막을 사용하여 p 채널형 박막 트랜지스터(151)를 제작할 수 있다.
다음에, 본 실시 형태에서 제작한 결정성 반도체막의 면 방위에 관해서 기술한다. 본 실시 형태에서는 에칭함으로써 캡막을 제거한 결정성 반도체막의, 결정립의 면 방위에 관해서, EBSP(Electron Back Scatter Diffraction Pattern; 전자 후방 산란 회절상) 측정을 하는 것이 가능하며, 우선 EBSP의 기본적 사항을 설명하고, 이어서 보충적 설명을 추가하면서 결과에 관해서 설명한다.
EBSP란 주사형 전자현미경(SEM: Scanning Electron Microscopy)에 EBSP 검출기를 접속하고, 주사형 전자현미경내에서 고경사의 시료에 수속 전자빔을 조사하였을 때에 발생하는 개개의 결정의 회절상(EBSP 상) 방위를 해석하고, 방향데이터와 측정점의 위치정보(x, y)로부터 시료의 결정의 면 방위를 측정하는 방법이다.
결정성 반도체막에 전자선을 입사시키면, 후방에도 비탄성 산란이 발생하고, 그 중에는 시료중에서 블랙 회절에 의한 결정의 면 방위에 특유한 선형의 패턴도 아울러 관찰할 수 있다. 여기에서, 이러한 선형 패턴은 일반적으로 키쿠치선(kikuchi line; 菊池線)이라고 불리고 있고, EBSP법은 검출기에 비친 키쿠치선을 해석함으로써 결정성 반도체막의 결정의 면 방위를 구하는 것이다.
통상, 다결정 구조의 시료는 각 결정립이 다른 면 방위를 가지고 있다. 그래서, 결정성 반도체막의 조사 위치를 이동시킬 때마다 전자선을 조사하고, 조사 위치마다 결정의 면 방위를 해석한다. 이렇게 하여, 평탄한 표면을 가지는 결정성 반도체막의 결정의 면 방위나 배향 정보를 얻을 수 있고, 측정 영역이 넓을수록 결정성 반도체막 전체의 면 방위의 경향을 얻을 수 있기 때문에, 측정점이 많을수록 측정 영역중의 결정의 면 방위 정보를 상세하게 얻을 수 있다.
본 실시 형태에 있어서 형성되는 결정성 반도체막에서는 아래와 같이 벡터 a 내지 c 및 관찰면(A) 내지 관찰면(C)을 설정하였다. 벡터 a는 기판 표면 및 벡터 c와 수직이고, 벡터 c는 레이저 빔의 주사방향(즉, 결정립의 성장 방향) 및 기판 표면과 평행하고, 벡터 b는 기판의 표면에 평행하고, 또한 결정립의 결정 성장 방향에 수직인 방향이다. 즉 벡터 a 및 벡터 c와 서로 수직이다.
또한, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 벡터(벡터 a, 벡터 b, 벡터 c)가 각각 법선 벡터가 되는 3면을 각각 관찰면(A), 관찰면(B), 관찰면(C)으로 한다.
본 실시 형태에서는 기판 표면 및 벡터 c와 수직인 벡터 a를 법선 벡터로 하는 관찰면(A; 즉, 결정성 반도체막의 표면)에 있어서의 결정의 면 방위의 생성을 제어하고, 면 방위 {001}을 갖는 결정 영역과, 면 방위 {211} 또는 {101}을 갖는 결정 영역을 형성한다.
또한, 결정 내부의 면 방위는 결정의 하나의 관찰면으로부터의 측정에 의한 면 방위만으로 결정할 수는 없다. 그것은 일 관찰면만에 있어서 면 방위가 일 방향으로 일치하고 있다고 해도, 다른 관찰면에서 면 방위가 일치하지 않으면, 그 결정 내부의 면 방위가 모두 일치한다고는 할 수 없기 때문이다. 이 때문에, 적어도 2개의 표면으로부터의 면 방위, 더 많은 면으로부터의 정보가 많아질수록, 결정 내부의 면 방위의 정밀도가 높아진다.
즉, 측정 영역 내에서 3면 모두 면 방위의 분포가 각각 균일하면, 근사적으로 단일 결정이라고 볼 수 있다. 이 때문에, 이들 3개의 관찰면(A 내지 C)으로부터의 정보로부터, 결정의 면 방위를 고정밀도로 특정할 수 있다.
반도체막 상에 캡막을 형성한 후, 상기 캡막을 통하여 연속 발진의 레이저 빔 또는 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 빔을 반도체막에 조사함으로써, 관찰면(A)의 면 방위가 {001}인 결정 영역과, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역을 제작할 수 있다.
관찰면(A)의 면 방위가 {001}인 결정 영역은 전자 이동을 방해하지 않는 면 방위이고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역은 정공의 이동을 방해하지 않는 면 방위이다. 이 때문에, 관찰면(A)의 면 방위가 {001}인 결정 영역을 사용하여 n 형의 박막 트랜지스터를 형성하고, 관찰면(A)의 면 방위가 {211} 또는 {101}의 결정 영역을 사용하여 p 형의 박막 트랜지스터를 형성함으로써, 각각의 이동도를 향상시킨 반도체 장치를 제작할 수 있다.
(실시 형태 2)
본 실시 형태에서는 상기 실시 형태와는 다른 캡막의 구조에 의해, 관찰면(A)의 면 방위가 {001}인 결정 영역과, 면 방위가 {211} 또는 {101}인 결정 영역을 갖는 결정성 반도체막의 제작 방법에 관해서, 도 2를 사용하여 나타낸다.
실시 형태 1과 마찬가지로, 도 2a에 도시하는 바와 같이, 절연 표면을 갖는 기판(100)의 한 면에, 하지막으로서 기능하는 절연막(101)을 형성한다. 다음에, 절연막(101) 상에, 반도체막(102)으로서, 10nm 이상 100nm 이하의 두께, 바람직하게는 20nm 이상 80nm 이하의 두께로 비정질 반도체막을 플라즈마 CVD법으로 성막한다.
또한, 반도체막(102)을 형성한 후, 전기 노내에서 500℃, 1시간 가열하여도 좋다. 상기 가열처리는 반도체막(102)이 비정질 반도체막인 경우, 비정질 반도체막으로부터 수소를 꺼내기 위한 처리이다. 또, 그 수소를 꺼내는 것은 레이저 빔을 조사하였을 때에 반도체막(102)으로부터 수소 가스가 분출되는 것을 막기 위해서이고, 반도체막(102)에 포함되는 수소가 적으면 생략할 수 있다.
다음에, 반도체막(102) 상에 캡막(103a, 103b)을 적층한다. 캡막(103a, 103b)의 합계 두께는 200nm 이상 1000nm 이하가 바람직하다. 또한, 반도체막(102)에 접하는 캡막(103a)의 두께는 50nm 이상인 것이 바람직하다.
반도체막(102)에 접하는 캡막(103a)의 두께가 50nm 미만이면, 반도체막(102)에 레이저 빔을 조사하였을 때에, 캡막(103a)이 반도체막(102)에 용융되어 버리며, 반도체막의 막두께의 변화에 따라 막질이 변화하여 버리기 때문이다.
캡막(103a, 103b)으로서는 조성이 다른 SiNxOy(0≤x≤1.5, 0≤y≤2, 0≤4x+3y≤6)막을 형성한다. 본 실시 형태에서는 캡막(103a)으로서, 두께 100nm의 SiNxOy(x＞y)막을 형성하고, 캡막(103b)으로서는 두께 300nm의 SiNxOy(x＜y)막을 형성한다. 또, 캡막(103a, 103b)에 수소가 많이 포함되어 있는 경우에는 반도체막(102)과 마찬가지로, 수소를 꺼내기 위한 가열처리를 한다.
다음에, 도 2b에 도시하는 바와 같이, 캡막(103a, 103b)측으로부터 반도체막(102)의 일부에 제 1 레이저 빔(105)을 조사하고, 관찰면(A)의 면 방위가 {001}인 결정 영역(106)을 형성한다. 또, 결정 영역(106)에 있어서의 결정의 면 방위 {001}은 4할 이상 10할 이하인 것이 바람직하다.
또, 실시 형태 1에서 제시하는 제 1 레이저 빔(105)을 사용하여 반도체막(102)을 결정화하면, 관찰면(B) 및 관찰면(C) 각각에 있어서, 일 방향으로 면 방위를 갖는 결정을 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하로 형성할 수 있다. 즉, 관찰면(A, B, 및 C)에서, 각각 일정한 면 방위가 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하인 결정을 형성할 수 있다.
다음에, 도 2c에 도시하는 바와 같이, 캡막(103a, 103b)측으로부터 반도체막(102)의 일부에 실시 형태 1에서 제시하는 제 2 레이저 빔(108)을 조사하고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역(110)을 형성한다. 또, 결정 영역(110)에 있어서의 결정의 면 방위 {211} 또는 {101}은 4할 이상 10할 이하인 것이 바람직하다.
또, 실시 형태 1에 제시하는 제 2 레이저 빔을 사용하여 반도체막을 결정화 하면, 관찰면(B) 및 관찰면(C) 각각에 있어서, 일 방향으로 면 방위를 갖는 결정을 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하로 형성할 수 있다. 즉, 관찰면(A, B, 및 C)에서, 각각 일정한 면 방위가 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하인 결정을 형성할 수 있다.
이상에 의해, 도 2d에 도시하는 바와 같이, 관찰면(A)의 면 방위가 {001}인 결정 영역(106), 및 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역(110)을 갖는 결정성 반도체막을 제작할 수 있다.
다음으로, 에칭함으로써 캡막을 제거하고, 그 후 결정성 반도체막 상에 레지스트를 도포하고, 레지스트를 노광하여, 현상함으로써 소망의 형상으로 레지스트를 형성한다. 더욱이, 여기에서 형성한 레지스트를 마스크로 하여 결정성 반도체막의 에칭을 하고, 소정 형상의 결정성 반도체막을 형성한다. 이 후, 레지스트 마스크를 제거한다.
또, 실시 형태 1과 마찬가지로, 결정성 반도체막의 박막화를 하여도 좋다. 대표적으로는, 결정성 반도체막의 전체면의 두께가 10nm 이상 30nm 이하가 되도록 에칭하여도 좋다. 이러한 두께가 얇은 결정성 반도체막을 사용하여 박막 트랜지스터를 형성하면, 채널 형성 영역에서 완전 공핍형 박막 트랜지스터가 되기 때문에, 이동도가 높은 박막 트랜지스터를 제작할 수 있다.
이상에 의해, 관찰면(A)의 면 방위가 {001}에서 소정의 형상을 갖는 결정성 반도체막과, 관찰면(A)의 면 방위가 {211} 또는 {101}에서 소정의 형상을 갖는 결정성 반도체막을 형성할 수 있다.
다음에, 도 2e에 도시하는 바와 같이, 관찰면(A)의 면 방위가 {001}에서 소정의 형상을 갖는 결정성 반도체막을 사용하여 n 채널형 박막 트랜지스터(150)를 제작하고, 관찰면(A)의 면 방위가 {211} 또는 {101}에서 소정의 형상을 갖는 결정성 반도체막을 사용하여 p 채널형 박막 트랜지스터(151)를 제작할 수 있다.
이상에 의해, 반도체막 상에 캡막을 형성한 후, 상기 캡막을 통하여 연속 발진의 레이저 빔 또는 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 빔을 반도체막에 조사함으로써, 관찰면(A)의 면 방위가 {001}인 결정 영역과, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역을 제작할 수 있다.
관찰면(A)의 면 방위가 {001}인 결정 영역은 전자 이동을 방해하지 않는 면 방위이고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역은 정공의 이동을 방해하지 않는 면 방위이다. 이 때문에, 관찰면(A)의 면 방위가 {001}인 결정 영역을 사용하여 n 형의 박막 트랜지스터를 형성하고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역을 사용하여 p 형의 박막 트랜지스터를 형성함으로써, 각각의 이동도를 향상시킨 반도체 장치를 제작할 수 있다.
(실시 형태 3)
본 실시 형태에서는 상기 실시 형태와는 다른 캡막의 구조에 의해, 관찰면(A)의 면 방위가 {001}인 결정과, 면 방위가 {211} 또는 {101}인 결정을 갖는 결정성 반도체막의 제작 방법에 관해서, 도 3을 사용하여 나타낸다.
실시 형태 1과 마찬가지로, 도 3a에 도시하는 바와 같이, 절연 표면을 갖는 기판(100)의 한 면에, 하지막으로서 기능하는 절연막(101)을 형성한다. 다음에, 절연막(101) 상에, 반도체막(102)으로서, 10nm 이상 100nm 이하의 두께, 바람직하게는 20nm 이상 80nm 이하의 두께로 비정질 반도체막을 플라즈마 CVD법으로 성막한다.
또한, 반도체막(102)을 형성한 후, 전기 노내에서 500℃, 1시간 가열하여도 좋다. 상기 가열처리는 비정질 반도체막으로부터 수소를 꺼내기 위한 처리이다. 또, 그 수소를 꺼내는 것은 레이저 빔을 조사하였을 때에 반도체막(102)으로부터 수소 가스가 분출되는 것을 막기 위해서이고, 반도체막(102)에 포함되는 수소가 적으면 생략할 수 있다.
다음에, 반도체막(102) 상에 소정의 형상을 갖는 캡막(111, 112)을 형성한다. 캡막(111, 112)의 두께는 200nm 이상 1000nm 이하가 바람직하다. 또한, 캡막(111, 112)으로서는 각각 조성이 다른 SiNxOy(0≤x≤1.5, 0≤y≤2, 0≤4x+3y≤6)막을 형성한다. 캡막으로서 SiNxOy(x＞y)막을 사용하면 비교적, 관찰면(A)에서, 면 방위 {001}인 결정을 우선적으로 형성하기 쉽다. 한편, SiNxOy(x＜y)막을 사용하면 비교적, 관찰면(A)에서, 면 방위 {211} 또는 {101}인 결정을 우선적으로 형성하기 쉽다. 이 때문에, 나중에 n 채널형 박막 트랜지스터를 형성하는 영역에는 캡막(111)으로서, SiNxOy 막(x＞y)을 형성하고, 나중에 p 채널형 박막 트랜지스터를 형성하는 영역에는 캡막(112)으로서, SiNxOy(x＜y)막을 형성하는 것이 바람직하다.
플라즈마 CVD법 등에 의해 SiNxOy(x＞y) 또는 SiNxOy(x＜y)의 한쪽을 비정질 반도체막 상 전체면에 형성한 후, 포토리소그래피 공정에 의해 형성한 레지스트를 마스크로 하여, SiNxOy(x＞y) 또는 SiNxOy(x＜y)의 한쪽을 소망의 형상으로 에칭하 여, 캡막(111)을 형성한다. 다음에, 캡막(111) 및 비정질 반도체막 상에 SiNxOy(x＞y) 또는 SiNxOy(x＜y)의 다른쪽을 형성한 후, 포토리소그래피 공정에 의해 형성한 레지스트를 마스크로 하여, SiNxOy(x＞y) 또는 SiNxOy(x＜y)의 다른쪽을 소망의 형상으로 에칭하여, 캡막(112)을 형성한다. 또, 이 때, 캡막(112)과 비교하여, 캡막(111)의 에칭 속도가 느린 막을 형성하는 것이 바람직하다. 이 결과, SiNxOy(x＞y) 또는 SiNxOy(x＜y)의 다른쪽을 에칭하면서, SiNxOy(x＞y) 또는 SiNxOy(x＜y)의 한쪽을 잔존시킬 수 있다.
또, 캡막(111, 112)에 수소가 많이 포함되어 있는 경우에는 반도체막(102)과 마찬가지로, 수소를 꺼내기 위한 가열처리를 한다.
다음에, 도 3b에 도시하는 바와 같이, 캡막(111)측으로부터 반도체막(102)의 일부에 실시 형태 1에 제시하는 제 1 레이저 빔(105)을 조사하고, 관찰면(A)의 면 방위가 {001}인 결정 영역(106)을 형성한다. 또, 결정 영역(106)에 있어서의 결정의 관찰면(A)의 면 방위 {001}은 4할 이상 10할 이하인 것이 바람직하다.
또, 실시 형태 1에 제시하는 제 1 레이저 빔(105)을 사용하여 반도체막을 결정화하면, 관찰면(B) 및 관찰면(C) 각각에 있어서, 일 방향으로 면 방위를 갖는 결정을 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하로 형성할 수 있다. 즉, 관찰면(A, B, 및 C)에서, 각각 일정한 면 방위가 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하인 결정을 형성할 수 있다.
다음에, 도 3c에 도시하는 바와 같이, 캡막(112)측으로부터 반도체막(102)의 일부에, 실시 형태 1에 제시하는 제 2 레이저 빔(108)을 조사하고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역(110)을 형성한다. 또, 결정 영역(110)에 있어서의 결정의 면 방위 {211} 또는 {101}은 4할 이상 10할 이하인 것이 바람직하다.
또, 실시 형태 1에 제시하는 제 2 레이저 빔을 사용하여 반도체막을 결정화하면, 관찰면(B) 및 관찰면(C) 각각에 있어서, 일 방향으로 면 방위를 갖는 결정을 4할 이상 10할 이하로 형성할 수 있다. 즉, 관찰면(A, B, 및 C)에 있어서, 각각 일정한 면 방위가 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하인 결정을 형성할 수 있다.
이상에 의해, 도 3d에 도시하는 바와 같이, 관찰면(A)의 면 방위가 {001}인 결정 영역(106), 및 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역(110)을 갖는 결정성 반도체막을 제작할 수 있다
이어서, 에칭함으로써 캡막(111, 112)을 제거하고, 그 후 결정성 반도체막 상에 레지스트를 도포하고, 레지스트를 노광하여, 현상함으로써 소망의 형상으로 레지스트를 형성한다. 더욱이, 여기에서 형성한 레지스트를 마스크로 하여 결정성 반도체막의 에칭을 하고, 소정 형상의 결정성 반도체막을 형성한다. 이 후, 레지스트 마스크를 제거한다.
또, 실시 형태 1과 마찬가지로, 결정성 반도체막의 박막화를 하여도 좋다. 대표적으로는, 결정성 반도체막의 전체면의 두께가 10nm 이상 30nm 이하가 되도록 에칭하여도 좋다. 이러한 두께가 얇은 결정성 반도체막을 사용하여 박막 트랜지스터를 형성하면, 채널 형성 영역에서 완전 공핍형 박막 트랜지스터가 되기 때문에, 이동도가 높은 박막 트랜지스터를 제작할 수 있다.
이상에 의해, 관찰면(A)의 면 방위가 {001}에서 소정의 형상을 갖는 결정성 반도체막과, 관찰면(A)의 면 방위가 {211} 또는 {101}에서 소정의 형상을 갖는 결정성 반도체막을 형성할 수 있다.
다음에, 도 3e에 도시하는 바와 같이, 관찰면(A)의 면 방위가 {001}에서 소정의 형상을 갖는 결정성 반도체막을 사용하여 n 채널형 박막 트랜지스터(150)를 제작하고, 관찰면(A)의 면 방위가 {211} 또는 {101}에서 소정의 형상을 갖는 결정성 반도체막을 사용하여 p 채널형 박막 트랜지스터(151)를 제작할 수 있다.
본 실시 형태에 제시하는 바와 같이, 반도체막 상에 캡막을 형성한 후, 상기 캡막을 통하여 연속 발진의 레이저 빔 또는 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 빔을 반도체막에 조사함으로써, 관찰면(A)의 면 방위가 {001}인 결정 영역과, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역을 제작할 수 있다.
관찰면(A)의 면 방위가 {001}인 결정 영역은 전자 이동을 방해하지 않는 면 방위이고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역은 정공의 이동을 방해하지 않는 면 방위이다. 이 때문에, 관찰면(A)의 면 방위가 {001}인 결정 영역을 사용하여 n 형의 박막 트랜지스터를 형성하고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역을 사용하여 p 형의 박막 트랜지스터를 형성함으로써, 각각의 이동도를 향상시킨 반도체 장치를 제작할 수 있다.
(실시 형태 4)
본 실시 형태에서는 상기 실시 형태와는 다른 캡막의 구조에 의해, 관찰 면(A)의 면 방위가 {001}인 결정과, 면 방위가 {211} 또는 {101}인 결정을 갖는 결정성 반도체막의 제작 방법에 관해서, 도 4를 사용하여 나타낸다.
실시 형태 1과 마찬가지로, 도 4a에 도시하는 바와 같이 절연 표면을 갖는 기판(100)의 한 면에, 하지막으로서 기능하는 절연막(101)을 형성한다. 다음에, 절연막(101) 상에, 반도체막(102)으로서, 10nm 이상 100nm 이하의 두께, 바람직하게는 20nm 이상 80nm 이하의 두께로 비정질 반도체막을 플라즈마 CVD법으로 성막한다.
또한, 반도체막(102)을 형성한 후, 전기 노내에서 500℃, 1시간 가열하여도 좋다. 상기 가열처리는 비정질 반도체막으로부터 수소를 꺼내기 위한 처리이다. 또, 그 수소를 꺼내는 것은 레이저 빔을 조사하였을 때에 반도체막(102)으로부터 수소 가스가 분출되는 것을 막기 위해서이고, 반도체막(102)에 포함되는 수소가 적으면 생략할 수 있다.
다음에, 반도체막(102) 상에 소정의 형상을 갖는 캡막(111)을 형성한 후, 캡막(111) 및 반도체막(102) 상에 캡막(113)을 형성한다. 캡막(111)의 두께는 200nm 이상 500nm 이하가 바람직하다. 캡막(113)의 두께는 200nm 이상 500nm 이하가 바람직하다. 또한, 캡막(111, 113)으로서는 각각 조성이 다른 SiNxOy(0≤x≤1.5, 0≤y≤2, 0≤4x+3y≤6)막을 형성한다. 캡막을 적층함으로써, 다층막 간섭 효과에 의해 반도체막에 실효적으로 흡수되는 열량이 변화하기 때문에, 반도체막의 용융 시간이 변화한다. 이 결과, 결정성 반도체막의 결정의 면 방위를 제어할 수 있다.
캡막에 있어서, SiNxOy(x＞y)막은 관찰면(A)에서, 면 방위 {001}인 결정을 우선적으로 형성하기 쉽다. 한편, SiNxOy 막(x＜y)은 관찰면(A)에서, 면 방위 {211} 또는 {101}인 결정을 우선적으로 형성하기 쉽다. 이 때문에, 나중에 n 채널형 박막 트랜지스터를 형성하는 영역에는 캡막(111)으로서, 산소의 조성비보다 질소의 조성비 쪽이 큰 SiNxOy 막을 형성하고, 나중에 p 채널형 박막 트랜지스터를 형성하는 영역에는 캡막(113)으로서, 질소의 조성비보다 산소의 조성비 쪽이 큰 SiNxOy 막을 형성하는 것이 바람직하다.
캡막(111, 113)은 플라즈마 CVD법 등에 의해 SiNxOy(x＞y) 또는 SiNxOy(x＜y)의 한쪽을 비정질 반도체막 상 전체면에 형성한 후, 포토리소그래피 공정에 의해 형성한 레지스트를 마스크로 하여, SiNxOy(x＞y) 또는 SiNxOy(x＜y)의 한쪽을 소망의 형상으로 에칭하고, 캡막(111)을 형성한다. 다음에, 캡막(111) 및 비정질 반도체막 상에 SiNxOy(x＞y) 또는 SiNxOy(X＜y)의 다른쪽을 형성하고, 캡막(113)을 형성한다. 또, 이 때, 캡막(113)과 비교하여, 캡막(111)의 에칭 속도가 느린 막을 형성하는 것이 바람직하다.
본 실시 형태의 캡막은 한쪽의 캡막(여기에서는 캡막(111))을 소정의 형상으로 형성하고, 다른쪽의 캡막(여기에서는 캡막(113))은 소정의 형상으로 하지 않고, 기판 상방 전체면에 형성하고 있다. 이 때문에, 실시 형태 3과 비교하여, 공정수를 삭감할 수 있다.
또, 캡막(111, 113)에 수소가 많이 포함되어 있는 경우에는 반도체막(102)과 마찬가지로, 수소를 꺼내기 위한 가열처리를 한다.
다음에, 도 4b에 도시하는 바와 같이, 캡막(111, 113)측으로부터 반도체 막(102)의 일부에 제 1 레이저 빔(105)을 조사하고, 관찰면(A)의 면 방위가 {001}인 결정 영역(106)을 형성한다. 또, 결정 영역(106)에 있어서의 결정의 관찰면(A)의 면 방위 {001}은 4할 이상 10할 이하인 것이 바람직하다.
또, 실시 형태 1에 제시하는 제 1 레이저 빔을 사용하여 반도체막을 결정화하면, 관찰면(B) 및 관찰면(C) 각각에 있어서, 일 방향으로 면 방위를 갖는 결정을 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하로 형성할 수 있다. 즉, 관찰면(A, B, 및 C)에서, 각각 일정한 면 방위가 일정 비율 이상인 결정을 형성할 수 있다.
다음에, 도 4c에 도시하는 바와 같이, 캡막(113)측으로부터 반도체막(102)의 일부에 제 2 레이저 빔(108)을 조사하고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역(110)을 형성한다. 또, 결정 영역(110)에 있어서의 결정의 면 방위 {211} 또는 {101}은 4할 이상 10할 이하인 것이 바람직하다.
또, 실시 형태 1에 제시하는 제 2 레이저 빔(108)을 사용하여 반도체막을 결정화하면, 관찰면(B) 및 관찰면(C) 각각에 있어서, 일 방향으로 면 방위를 갖는 결정을 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하로 형성할 수 있다. 즉, 관찰면(A, B, 및 C)에서, 각각 일정한 면 방위가 일정 비율 이상인 결정을 형성할 수 있다.
이상에 의해, 도 4d에 도시하는 바와 같이, 관찰면(A)의 면 방위가 {001}인 결정 영역(106), 및 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역(110)을 갖는 결정성 반도체막을 제작할 수 있다.
이어서, 에칭함으로써 캡막(111, 113)을 제거하고, 그 후 결정성 반도체막 상에 레지스트를 도포하고, 레지스트를 노광하여, 현상함으로써 소망의 형상으로 레지스트를 형성한다. 더욱이, 여기에서 형성한 레지스트를 마스크로 하여 결정성 반도체막의 에칭을 하고, 소정 형상의 결정성 반도체막을 형성한다. 이 후, 레지스트 마스크를 제거한다.
또, 실시 형태 1과 마찬가지로, 결정성 반도체막의 박막화를 하여도 좋다. 대표적으로는, 결정성 반도체막의 전체면의 두께 가 10nm 이상 30nm 이하가 되도록 에칭하여도 좋다. 이러한 두께가 얇은 결정성 반도체막을 사용하여 박막 트랜지스터를 형성하면, 채널 형성 영역에서 완전 공핍형 박막 트랜지스터가 되기 때문에, 이동도가 높은 박막 트랜지스터를 제작할 수 있다.
이 공정에 의해서, 관찰면(A)의 면 방위가 {001}에서 소정의 형상을 갖는 결정성 반도체막과, 관찰면(A)의 면 방위가 {211} 또는 {101}에서 소정의 형상을 갖는 결정성 반도체막을 형성할 수 있다.
다음에, 도 4e에 도시하는 바와 같이, 관찰면(A)의 면 방위가 {001}에서 소정의 형상을 갖는 결정성 반도체막을 사용하여 n 채널형 박막 트랜지스터(150)를 제작하고, 관찰면(A)의 면 방위가 {211} 또는 {101}에서 소정의 형상을 갖는 결정성 반도체막을 사용하여 p 채널형 박막 트랜지스터(151)를 제작할 수 있다.
이상으로 나타내는 바와 같이, 반도체막 상에 캡막을 형성한 후, 상기 캡막을 통하여 연속 발진의 레이저 빔 또는 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 빔을 반도체막에 조사함으로써, 관찰면(A)의 면 방위가 {001}인 결정 영역 과, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역을 제작할 수 있다.
관찰면(A)의 면 방위가 {001}인 결정 영역은 전자 이동을 방해하지 않는 면 방위이고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역은 정공의 이동을 방해하지 않는 면 방위이다. 이 때문에, 관찰면(A)의 면 방위가 {001}인 결정 영역을 사용하여 n 형의 박막 트랜지스터를 형성하고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역을 사용하여 p 형의 박막 트랜지스터를 형성함으로써, 각각의 이동도를 향상시킨 반도체 장치를 제작할 수 있다.
(실시 형태 5)
본 실시 형태에서는 상기 실시 형태로 나타내는 관찰면(A)에서 면 방위 {001}인 결정 영역, 면 방위 {211}인 결정 영역, 및 면 방위 {101}인 결정 영역을 제작하는 것이 가능한, 레이저 빔의 파워 및 주사 속도에 관해서, 도 6을 사용하여 설명한다.
여기에서는 기판 상에 하지막으로서 기능하는 절연막으로서, 두께 50nm의 SiNxOy(x＞y)막을 플라즈마 CVD법에 의해 형성한 후, 두께 100nm의 SiNxOy(x＜y)막을 플라즈마 CVD법에 의해 형성한다. 다음에, 절연막 상에, 두께 66nm의 비정질 규소막을 플라즈마 CVD법으로 성막한다.
또한, 그 반도체막을 형성한 후, 비정질 규소막으로부터 수소를 꺼내기 위한 열처리를 한 후, 반도체막 상에 캡막을 형성한다. 캡막으로서는 두께 400nm의 SiNxOy(x＞y), 또는 두께 500nm의 SiNxOy(x＜y)를 형성한다. 이 막의 에칭 속도는 일례로서는 7.13% 불화수소암모늄 및 15.4% 불화암모늄의 혼합 수용액 또는 불산 수용액을 사용하여 20℃에서 에칭하였을 때의 에칭 속도가 1nm/분 이상 150nm/분 이하, 바람직하게는 10nm/분 이상 130nm/분 이하이다. 또한, 일례로서는 하이드로플루오로카본 가스에 의한 에칭의 에칭 속도가 100nm/분 이상 150nm/분 이하, 바람직하게는 110nm/분 이상 130nm/분 이하이다. 또, 캡막으로서, SiNxOy(x＞y)는 모노실란, 및 암모니아를 반응가스로서, 플라즈마 CVD법을 사용하여 형성한다. 또한, SiNxOy(x＜y)은 모노실란, 암모니아 및 아산화질소를 반응가스로 하여, 플라즈마 CVD법을 사용하여 형성한다.
또, 캡막을 형성하면 다층막 간섭 효과에 의해, 반도체막의 광흡수율은 변화하고, 당연히, 캡막의 막두께에 따라서도 변동한다. 또한, 반도체막은 고체 상태와 융액 상태에서는 빛의 흡수 계수가 다른 것이 알려져 있고, 양자의 차가 작을수록, 횡형 결정 성장의 레이저 파워 마진은 넓어진다. 요컨대, 고체의 반도체막에 레이저 빔이 조사되고, 반도체막이 용융된 순간에 흡수율이 급상승하는 경우, 반도체막은 애블레이션되기 쉽게 된다. 따라서, 도 6에 있어서의 레이저 파워는 반도체막이나 캡막의 막두께에 의해서 상대적으로 변동하는 것은 물론이다.
이 후, 캡막을 통하여 비정질 규소막에 연속 발진 또는 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 빔을 조사한다. 이 때의, 레이저 빔의 주사 속도 및 파워와, 형성되는 결정성 규소막의 관찰면(A)의 면 방위의 관계에 관해서, 도 6에 도시한다.
도 6에 있어서, 횡축은 레이저 빔의 주사 속도, 세로축은 레이저 빔의 파워를 도시한다. 또, 이 때의 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균 일한 부분을 슬릿에 의해 제거하고 있고, 빔 스폿의 면적은 500㎛×20㎛로 하고 있다.
영역(141)은 결정이 대입경 결정이고, 또한 관찰면(A)의 면 방위가 {001}인 결정성 반도체막을 형성하는 것이 가능한 영역이다.
영역(142)은 결정이 대입경 결정이고, 또한 관찰면(A)의 면 방위가 {211}인 결정성 반도체막을 형성하는 것이 가능한 영역이다.
영역(143)은 결정이 대입경 결정이고, 또한 관찰면(A)의 면 방위가 {101}인 결정성 반도체막을 형성하는 것이 가능한 영역이다.
영역(144)은 소입경 결정을 갖는 결정성 반도체막을 형성하는 것이 가능한 영역이다.
영역(145)은 결정성 반도체막의 일부가 증발하여 버리는 영역이다.
관찰면(A)에서 면 방위 {001}인 결정을 제작하는 것이 가능한 레이저 빔의 파워의 범위는 소결정립을 형성하는 레이저 빔의 파워보다 크고, 또한 관찰면(A)에서 면 방위 {211}인 결정을 제작하는 레이저 빔의 파워보다 작다. 즉, 레이저 빔의 주사 속도(x)가 10cm/sec 이상 20cm/sec 이하에 있어서, 면 방위 {001}인 결정을 제작하는 것이 가능한 레이저 빔의 파워를 나타내는 식 1 이상, 또한 관찰면(A)에서 면 방위 {001}을 제작하는 상한 및 면 방위 {211}인 결정을 제작하는 하한의 중간의 레이저 빔의 파워를 나타내는 식 2 미만을 만족시키는 레이저 빔의 파워(y) 이다. 또한, 주사 속도(x)가 20cm/sec 이상 35cm/sec 이하에 있어서, 식 1이상, 또한 관찰면(A)에서 면 방위 {001}을 제작하는 상한 및 면 방위 {211}인 결정을 제 작하는 하한의 중간의 레이저 빔의 파워를 나타내는 식 3 미만을 만족시키는 레이저 빔의 파워(y) 이다.
y = 0.0012x2+ 0.083x+ 4.4 (식 1)
y = 0.28x+ 4.2 (식 2)
y = -0.0683x+ 11.167 (식 3)
관찰면(A)에서 면 방위 {211}인 결정을 제작하는 것이 가능한 레이저 빔의 파워의 범위는 소결정립이 형성되는 레이저 빔의 파워, 또는 관찰면(A)에서 면 방위 {001}인 결정을 형성하는 레이저 빔의 파워보다 크고, 막의 애블레이션이 생기는 조건 미만, 또는 대입경 결정이지만 면 방위가 랜덤인 결정성 반도체막을 형성하는 레이저 빔의 파워보다 작다.
즉, 주사 속도(x)가 10cm/sec 이상 20cm/sec 이하에 있어서, 식 2보다 크고, 또한 관찰면(A)에서 면 방위 {211}인 결정을 제작하는 것이 가능한 레이저 빔의 파워를 나타내는 식 4 이하를 만족시키는 레이저 빔의 파워(y) 이다. 또한, 주사 속도(x)가 20cm/sec 이상 35cm/sec 이하에 있어서, 식 3보다 크고 또한 식 4 이하를 만족시키는 레이저빔의 파워(y) 이다. 또한, 주사 속도(x)가 35cm/sec 이상 55cm/sec 이하에 있어서, 식 1 이상 또한 관찰면(A)에서 면 방위 {211}인 결정을 제작하는 것이 가능한 레이저 빔의 파워를 나타내는 식 5 이하를 만족시키는 레이저 빔의 파워(y)이다.
y = 0.0027x2+0.36x+ 4.2 (식 4)
y = -0.37x+33 (식 5)
관찰면(A)에서 면 방위 {101}인 결정을 제작하는 것이 가능한 레이저 빔의 파워의 범위는 소결정립이 형성되는 레이저 빔의 파워보다 크고, 막의 애블레이션이 생기는 조건 미만, 또는 대입경이지만 면 방위가 랜덤으로 되는 레이저 빔의 파워 미만이다.
즉, 주사 속도(x)가 70cm/sec 이상 90cm/sec 이하에 있어서, 식 1 이상, 또한 막의 애블레이션이 생기는 조건 미만, 또는 대입경 결정이지만 면 방위가 랜덤으로 되는 레이저 빔의 파워(y) 미만이다.
상기 파워 및 주사 속도의 레이저 빔을 선택적으로 조사함으로써, 면 방위 {001}인 결정 영역 및 면 방위 {211}인 결정 영역을 선택적으로 형성할 수 있다. 또한, 면 방위 {001}인 결정 영역 및 면 방위 {101}인 결정 영역을 선택적으로 형성할 수 있다. 또한, 면 방위 {001}인 결정 영역, 면 방위 {211}인 결정 영역 및 면 방위 {101}인 결정 영역을 선택적으로 형성할 수 있다.
관찰면(A)의 면 방위가 {001}인 결정 영역은 전자 이동을 방해하지 않는 면 방위이고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역은 정공의 이동을 방해하지 않는 면 방위이다. 이 때문에, 관찰면(A)의 면 방위가 {001}인 결정 영역을 사용하여 n 형의 박막 트랜지스터를 형성하고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역을 사용하여 p 형의 박막 트랜지스터를 형성함으로써, 각각의 이동도를 향상시킨 반도체 장치를 제작할 수 있다.
(실시 형태 6)
본 실시 형태에서는 비정질 반도체막 상에 SiNxOy(x＜y)의 캡막을 형성하고, 상기 캡막을 통하여 비정질 반도체막에 연속 발진의 레이저 빔 또는 반복 주파수가 10MHz 이상인 펄스 발진의 레이저 빔을 조사하고, 단결정 구조에 가까운 다결정 구조를 가지는 반도체막 및 그 제작 방법에 관해서, 도 5를 사용하여 나타낸다.
우선, 도 5a에 도시하는 바와 같이, 절연 표면을 갖는 기판(100)으로서, 예를 들면, 두께 0.7mm의 유리기판을 사용하고, 그 한 면에, 하지막으로서 기능하는 절연막(101)을 형성한다. 하지막으로서 기능하는 절연막(101)은 두께 50nm 내지 150nm의 SiO2, SiNx, SiNxOy(x＜y)를 적절하게 사용하여 형성한다. 여기에서는 하지막으로서 기능하는 절연막(101)을, 두께 50nm의 SiNxOy(x＞y)막을 플라즈마 CVD법에 의해 형성한 후, 두께 100nm의 SiNxOy(x＜y)막을 플라즈마 CVD법에 의해 형성한다.
다음에, 절연막(101)상에, 반도체막(102)으로서, 10nm 이상 100nm 이하의 두께, 바람직하게는 20nm 이상 80nm 이하의 두께로 비정질 반도체막을 플라즈마 CVD법으로 성막한다.
그 반도체막(102)에 대해서는 본 실시 형태에서는 반도체막에 비정질 규소를 사용하지만, 다결정규소를 사용하여도 좋고, 또한 실리콘게르마늄(Si1 -xGex(0＜x＜0.1))등도 사용할 수 있고, 더욱이 단결정이 다이아몬드 구조인 실리콘 카바이드(SiC)를 사용할 수 있다. 여기에서는 반도체막(102)으로서, 두께 66nm의 비정질 규소막을 플라즈마 CVD법에 의해 형성한다.
또한, 반도체막이 비정질 반도체막인 경우, 반도체막(102)을 형성한 후, 전기 노내에서 500℃, 1시간 가열하여도 좋다.
다음에, 반도체막(102) 상에 캡막(121)으로서 두께 200nm 이상 1000nm 이하의 SiNxOy(0≤x≤4/3,0≤y≤2, x＜y)막을 형성한다. 특히 주의해야 할 것은 이 캡막(121)에 대해서는 지나치게 얇으면 나중에 형성되는 결정성 반도체막의 면 방위를 제어하는 것이 어려워지기 때문에, 200nm 이상 1000nm 이하, 바람직하게는 300nm 이상 600nm 이하의 두께로 성막한다.
캡막(121)은 모노실란(SiH4), 암모니아(NH3) 및 아산화질소(N2O)를 반응가스로 하여, 플라즈마 CVD법을 사용하여 형성할 수 있다. 또, 아산화질소(N2O)는 산화제로서 사용하는 것이며, 그것 대신에 산화작용이 있는 산소를 사용하여도 좋다.
캡막(121)에 대해서는 레이저 빔의 파장에 대하여 충분한 투과율을 갖고, 열팽창계수 등의 열적인 값이나 연성 등의 값이 인접하는 반도체막과 가까운 것이 바람직하다. 또한, 캡막(121)은 나중에 형성되는 박막 트랜지스터의 게이트 절연막과 동 등의, 에칭 속도가 느리고, 단단하고, 치밀한 막인 것이 바람직하다. 대표적으로는 7.13% 불화수소암모늄 및 15.4% 불화암모늄의 혼합 수용액 또는 불산 수용액을 사용하여 20℃에서 에칭하였을 때의 에칭 속도가 100nm/분 이상 150nm/분 이하, 바람직하게는 110nm/분 이상 130nm/분 이하인 치밀한 막인 것이 바람직하다. 또한, 하이드로플루오로 카본가스에 의한 드라이 에칭의 에칭 속도가 100nm/분 이상 150nm/분 이하, 바람직하게는 110nm/분 이상 130nm/분 이하인 치밀한 막인 것이 바람직하다. 이러한 단단히 치밀한 막은 예를 들면 성막 레이트를 낮게 함으로써 형성할 수 있다.
다음에, 도 5b에 도시하는 바와 같이, 캡막(121)을 통하여 반도체막(102)에, 연속 발진 레이저 또는 반복 주파수가 10MHz 이상인 펄스 발진의 제 1 레이저 빔(105)을 조사한다. 이 때의 레이저 빔의 주사 속도는 10cm/sec 이상 100cm/sec 이하, 레이저 빔의 파워는 4W 이상 20W 이하로 하는 것이 바람직하다. 상기 레이저 빔이 조사됨으로써 반도체가 완전히 용융한 영역이 형성되고, 고화되는 과정인 면 방위에 결정이 성장하여, 본 발명의 결정성 반도체막을 형성할 수 있다. 여기에서는 레이저 빔의 주사 속도는 10cm/sec 이상 20cm/sec 이하, 레이저 빔의 파워는 6.8W 이상 9.6W 이하로 한다.
이상의 공정에 의해, 도 5c에 도시하는 바와 같이, 관찰면(A)의 면 방위가 {001}인 결정성 반도체막을 형성할 수 있다.
이어서, 에칭함으로써 캡막(121)을 제거하고, 그 후 결정성 반도체막의 반도체막 상에 레지스트를 도포하고, 레지스트를 노광하여, 현상함으로써 소망의 형상으로 레지스트를 형성한다. 더욱이, 여기에서 형성한 레지스트를 마스크로 하여 에칭을 하고, 현상에 의해서 노출한 결정성 반도체막을 제거한다.
다음에, 도 5d에 도시하는 바와 같이, 소정 형상의 반도체막을 사용하여 박막 트랜지스터(150)를 형성할 수 있다.
실시 형태 1에 제시하는 바와 같이, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 벡터(벡터 a, 벡터 b, 벡터 c)가 각각 법선 벡터가 되는 3면(관찰 면(A), 관찰면(B), 관찰면(C))의 정보를 종합함으로써, 고정밀도로 결정 내부의 면 방위를 특정할 수 있다.
결정성 반도체막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 23 및 도 24에 도시한다.
본 실시 형태에 있어서 형성되는 결정성 반도체막의 표면에 대하여, 60°의 입사각으로 전자선을 입사하고, 얻어지는 EBSP 상으로부터 결정의 면 방위를 측정하였다. 그 측정범위는 50㎛×50㎛이고, 이 영역에서, 종횡 0.5㎛ 마다의 격자점형으로 측정을 하였다. 또한, EBSP법의 측정면은 시료 표면이기 때문에, 결정성 반도체막을 최상층으로 할 필요가 있고, 도 5c에 도시하는 공정 후, 캡막을 에칭한 후에 측정하였다.
도 23에 도시하는 결정성 반도체막은 결정성 규소막이고, 주사 속도가 20cm/초이고, 파워가 9.6W의 레이저 빔이 조사됨으로써 형성된다.
도 23a 내지 도 23c는 각 측정점이 어느 면 방위인지를 나타내는 방위 맵상이고, 관찰면(A)에서의 방위 맵상을 도 23a에 마찬가지로 관찰면(B)에서의 방위 맵상을 도 23b에 도시하고, 관찰면(C)에서의 방위 맵상을 도 23c에 도시한다. 또한, 도 23d 내지 도 23f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 도시한다. 도 23a 내지 도 23c의 측정점의 면 방위는 도 23d 내지 도 23f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 23이 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 관찰면(A)에서는 면 방위 {001}에 강하게 배향하고, 관찰면(B)에 서는 면 방위 {201}에 강하게 배향하고, 관찰면(C)에서는 면 방위 {201}에 강하게 배향하고 있는 것을 알 수 있다.
즉, 본 실시 형태에 있어서 형성되는 결정성 반도체막은 관찰면(A, B, C)에서 각각 면 방위 {001}, {201}, {201}에 강하게 배향하고 있는 것을 알 수 있다.
도 23d 내지 도 23f에 있어서, 각 관찰면에서의 출현 빈도가 높은 면 방위의 배향률의 계산 결과를 도시한다. 도 23d는 관찰면(A)에서의 배향률을 구한 결과이고, 그 배향률은 면 방위 {001}의 각도 흔들림의 범위를 ±10° 이내로 정하고, 모든 측정점에 대한 면 방위 {001}의 각도 흔들림이 ±10° 이내에 존재하는 측정점의 수의 비율을 구함으로써 구하였다. 또, 도 23a에 있어서 색이 칠해진 영역은 면 방위 {001}의 각도 흔들림이 ±10° 이내인 결정을 나타내는 영역이다.
도 23e, 도 23f는 도 23d와 마찬가지로 관찰면(B 및 C)에서의 배향률을 구한 결과이다. 또, 도 23e 및 도 23f의 색이 칠해진 영역은 관찰면(B 및 C) 각각에 있어서의 면 방위 {x01}(x=0, 1, 2, 3) 방향의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다. 또한, x의 값마다 영역의 색을 바꾸고 있고, {001}, {301}, {201}, 및 {101}의 면 방위에 대응하는 영역을 구분하고 있다. 여기에서는 면 방위의 중복부는 제외한다.
또한, 전측정점중 특정한 배향을 가지는 점의 비율을 구한 값이Partition Fraction의 값이고, 전측정점에 대하여 이 특정한 배향을 가지는 점중 배향부의 신뢰성이 높은 측정점의 배향 비율을 구한 값이 Total Fraction의 값이다. 이 결과로부터, 본 실시 형태 1에 있어서 형성되는 결정성 반도체막의 관찰면(A)에서는 ± 10°의 각도 흔들림의 범위내에서 면 방위 {001}이, 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하인 72.5%를 차지한다.
도 23e, 도 23f는 도 23a와 마찬가지로 관찰면(B 및 C)에서의 배향률을 구한 결과이다. 또, 도 23e 및 도 23f의 색이 칠해진 영역은 면 방위 {001}, {301}, {201}, {101} 각각의 각도 흔들림이 ±10° 이내인 결정을 나타내는 영역이다. 실시 형태 1에 있어서 형성되는 결정성 반도체막의 관찰면(B)에서는 ±10°의 각도 흔들림의 범위내에서 면 방위 {201}이, 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하의 63%를 차지한다. 또한, 관찰면(C)에서는 ±10°의 각도 흔들림의 범위내에서 면 방위 {201}이, 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하의 62%를 차지한다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률, 및 {x01}(x=0, 1, 2, 3)의 배향률(즉, 중복부를 제외한 {001}, {301}, {201}, 및 {101}의 배향률의 총합)을 표 1에 나타낸다. 또, 소수 제1위를 사사오입하였다.
또, 결정의 면 방위 {x01}(x=0, 1, 2, 3)의 의미는 이하와 같다. 상기한 면 방위 {x01}이란 면 방위 {001}, {301}, {201}, 및 {101}의 배향률의 총합을 나타내는 것이다. 또, 그 때에는 면 방위 {001} 내지 {301}을 단순히 총계하면, 각 면 방위의 일부에서 중복하는 부분이 있기 때문에, 면 방위 {001} 내지 {301}의 각각의 면 방위의 중복부는 어느 한 면 방위 하나에 있어서의 배향률만으로서 계산한 결과를 면 방위 {x01}로 하였다.
Figure 112008015322634-pat00001
이상으로 나타내는 바와 같이, 직교하는 3개의 관찰면 각각에 있어서 결정의 면 방위가 하나의 방향에 높은 비율로 일치하고 있다. 요컨대, 결정화된 영역에서, 결정의 면 방위가 일 방향에 일치하고 있다고 간주할 수 있는 근사적으로 단일 결정이 형성되어 있음을 알 수 있다. 이렇게 하여, 1변이 수십 ㎛의 영역 내에서, 특정한 면 방위가 대단히 높은 비율을 차지하는 결정이 유리기판 상에 형성되는 것이 확인되었다.
이상의 결과로부터, 본 실시 형태 1에서 제작한 결정성 반도체막의 면 방위를 EBSP에 의해 측정하면, 관찰면(A)에서는 ±10°의 각도 흔들림의 범위내에서 면 방위 {001}이, 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하, 바람직하게는 7할 이상 10할 이하이다. 또한, 관찰면(B)에서는 ±10°의 각도 흔들림의 범위내에서 면 방위 {201}이, 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하이다. 또한, 관찰면(C)에서는 ±10°의 각도 흔들림의 범위내에서 면 방위 {201}이, 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하이다.
다음에, 상기 결정성 반도체막의 제작 공정에서의 레이저 빔의 파워 및 주사 속도를 바꾸었을 때에 형성되는 결정성 규소막의 면 방위를 해석한 결과를 도 24에 도시한다.
주사 속도가 10cm/초이고, 파워는 6.8W의 레이저 빔을 사용하여 형성한 결정성 반도체막에 대하여, EBSP법에 의해 측정한 결과를 이하에 나타낸다. 또, EBSP법의 측정 조건 및 시료 제작 방법에 대해서는 상기 예와 같다.
도 24a 내지 도 24c는 각 측정점이 어떤 면 방위인지를 나타내는 방위 맵상이며, 관찰면(A)에서의 방위 맵상을 도 24a에, 마찬가지로 관찰면(B)에서의 방위 맵상을 도 24b에, 관찰면(C)에서의 방위 맵상을 도 24c에 도시한다. 또한, 도 24d 내지 도 24f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 도시한다. 도 24a 내지 도 24c의 측정점의 면 방위는 도 24d 내지 도 24f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 24가 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 관찰면(A)에서는 면 방위 {001}에 강하게 배향하고 있는 것을 알 수 있다.
도 24d 내지 도 24f에 있어서, 각 관찰면에서의 출현 빈도가 높은 면 방위의 배향률의 계산 결과를 도시한다. 도 24d는 관찰면(A)에서의 배향률을 구한 결과이고, 그 배향률은 면 방위 {001}의 각도 흔들림의 범위를 ±10° 이내로 정하고, 모든 측정점에 대한 면 방위 {001}의 각도 흔들림이 ±10° 이내에 존재하는 측정점의 수의 비율을 구함으로써 구하였다. 또, 도 24d에 있어서 색이 칠해진 영역은 면 방위 {001}의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다.
도 24e, 도 24f는 도 24d와 마찬가지로 관찰면(B 및 C)에서의 배향률을 구한 결과이다. 또, 도 24e 및 도 24f의 색이 칠해진 영역은 관찰면(B) 및 관찰면(C) 각각에 있어서의 면 방위 {x01}(x=0, 1, 2, 3) 방향의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다. 또한, x의 값마다 영역의 색을 바꾸고 있고, {001}, {301}, {201}, 및 {101}의 면 방위에 대응하는 영역을 구분하고 있다. 여기에서는 면 방위의 중복부는 제외한다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률, 및 {x01}(x=0, 1, 2, 3)의 배향률(즉, 중복부를 제외한 {001}, {301}, {201}, 및 {101}의 배향률의 총합)을 표 2에 나타낸다. 또, 소수 제1위를 사사오입하였다.
Figure 112008015322634-pat00002
표 2로부터 관찰면(A)에서의 결정의 면 방위는 ±10°의 각도 흔들림의 범위내에서 면 방위 {001}이 6할 이상인 65%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 {x01}(x=0, 1, 2, 3)이 6할 이상인 68%를 차지하는 것을 알 수 있다. 더욱이, 관찰면(C)에서의 {x01}(x=0, 1, 2, 3)이 6할 이상인 74%를 차지하는 것을 알 수 있다. 또한, 관찰면(B 및 C)에서, x가 1인 면 방위를 제외한 {x01}(x=0, 2, 3)의 배향률도 6할 이상을 차지하는 것을 알 수 있다.
요컨대, 결정화된 영역에서, 결정의 면 방위가 일 방향으로 일치한다고 간주할 수 있는 근사적으로 단일 결정이 형성되어 있는 것을 알 수 있다. 이렇게 하여, 1변이 수십 ㎛의 영역 내에서, 특정한 면 방위가 대단히 높은 비율을 차지하는 결정이 유리기판 상에 형성되는 것이 확인되었다.
또, 본 발명에 있어서 제작된 결정성 반도체막은 다결정이다. 이 때문에, 관찰면(A 내지 C) 각각의 면 방위의 배향률에 있어서는 결정립계 등의 결정결함이 포함되면, 각 관찰면의 면 방위의 배향률은 10할 미만이 된다. 또한, EBSP의 측정은 예를 들면 박막 트랜지스터의 채널영역에서 측정 가능하다. 즉, 게이트 배선 및 게이트 절연막으로 덮이는 반도체층으로 측정 가능하다.
이상의 결과로부터, 본 실시 형태에서 제작한 결정성 반도체막의 면 방위를 EBSP에 의해 측정하면, 관찰면(A)에서는 ±10°의 각도 흔들림의 범위내에서 면 방위 {001}이 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하, 바람직하게는 7할 이상 10할 이하이다. 또한, 관찰면(B)에서는 ±10°의 각도 흔들림의 범위내에서 면 방위 {x01}(x=0, 1, 2, 3)의 총합이 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하이고, 관찰면(C)에서는 ±10°의 각도 흔들림의 범위내에서 면 방위 {x01}(x=0, 1, 2, 3)의 총합이 4할 이상 10할 이하, 바람직하게는 6할 이상 10할 이하이다.
본 실시 형태에 있어서 형성되는 결정성 반도체막은 결정의 면 방위가 일 방향, 또는 실질적으로 일 방향이라고 간 주 할 수 있는 방향에 일치하고 있다. 요컨대, 성질은 단결정에 가까운 반도체막이고, 이러한 반도체막을 사용하면, 반도체 장치의 성능을 대폭 향상시키는 것이 가능하다. 예를 들면, 이 결정성 반도체막을 사용하여 TFT를 형성한 경우, 단결정 반도체 장치에 가까운 전계 효과 이동도(모빌리티)를 얻는 것이 가능하다.
또한, 그 TFT에서는 온전류치(TFT이 온 상태에 있을 때에 흐르는 드레인 전류의 값), 오프 전류치(TFT가 오프 상태에 있을 때에 흐르는 드레인 전류의 값), 임계치 전압, S 치 및 전계 효과 이동도의 격차를 저감시키는 것이 가능해진다. 이러한 효과가 있기 때문에, TFT의 전기적 특성은 향상하고, 그 TFT를 사용한 반도체 장치의 동작 특성 및 신뢰성이 향상한다. 따라서, 고속 동작이 가능하고 전류 구동 능력이 높고, 복수의 소자간에서 성능의 격차가 작은 반도체 장치를 제작할 수 있다.
(실시 형태 7)
본 실시 형태에서는 반도체 장치의 일례인 액정 표시 장치에 관해서 도 9, 및 도 10을 사용하여 설명한다. 도 9a에 도시하는 바와 같이, 실시 형태 1과 마찬가지로 기판(100) 상에 하지막으로서 기능하는 절연막(101)을 형성하고, 절연막(101) 상에 반도체막(102)을 형성하고, 반도체막(102) 상에 캡막(103)을 형성한다.
여기에서는 기판(100)으로서, 유리기판을 사용하고, 절연막(101)으로서는 두께 40 내지 60nm의 SiNxOy(x＞y)막 및 두께 80 내지 120nm의 SiNxOy(x＜y)막을 각각 플라즈마 CVD법에 의해 형성한다. 또한, 반도체막(102)으로서 플라즈마 CVD법에 의해 두께 20 내지 80nm의 비정질 반도체막을 형성하고, 캡막(103)으로서는 플라즈마 CVD법에 의해 두께 200nm 이상 1000nm 이하의 SiNxOy(x＞y)를 형성한다.
다음에, 도 9b에 도시하는 바와 같이, 캡막(103)으로부터 반도체막(102)에 제 1 레이저 빔(105)을 조사하고, 절연막(101) 상에, 관찰면(A)에서의 면 방위가 {001}인 결정 영역(106)을 형성한다. 또한, 캡막(103)으로부터 반도체막(102)에 제 2 레이저 빔(108)을 조사하고, 절연막(101) 상에, 관찰면(A)에서의 면 방위가 {211} 또는 {101}의 결정 영역(110)을 형성한다. 또, 그 때의 제 1 레이저 빔(105) 및 제 2 레이저 빔(108)은 반도체막(102)을 용융하는 것이 가능한 에너지를 갖고, 동비정질 반도체막(102)이 흡수하는 것이 가능한 파장을 가지는 레이저 빔을 선택한다. 또한, 레이저 빔(105 및 108)을 조사하기 전에, 비정질 반도체막이나 캡막에 포함되는 수소를 꺼내기 위한 가열처리를 하여도 좋다.
여기에서는 레이저 빔(105 및 108)으로서 YVO4의 제 2 고조파를 사용하고, 그 후, 캡막(103)을 제거한다. 캡막(103)의 제거방법으로서는 드라이 에칭, 웨트에칭, 연마 등의 각종 제거방법을 사용할 수 있지만, 여기에서는 드라이 에칭법에 의해 캡막(103)을 제거한다.
다음에, 도 9c에 도시하는 바와 같이 결정성 반도체막을 선택적으로 에칭하여 반도체층(201 내지 203)을 형성한다. 그 결정성 반도체막의 에칭 방법으로서는 드라이 에칭, 웨트 에칭 등을 사용할 수 있지만, 여기에서는 결정성 반도체막 상에 레지스트를 도포한 후, 노광 및 현상을 하여 레지스트 마스크를 형성한다. 그 형성된 레지스트 마스크를 사용하여 SF6:O2의 유량비를 4:15로 한 드라이 에칭법에 의해, 결정성 반도체막을 선택적으로 에칭하고, 그 후 레지스트 마스크를 제거한다.
이어서, 도 9d에 도시하는 바와 같이, 반도체층(201 내지 203) 상에 게이트 절연막(204)을 형성하지만, 그 게이트 절연막은 SiNx, SiNxOy(x＞y), SiO2, SiNxOy(X＜y), 등의 단층 또는 적층 구조로 형성한다. 여기에서는 두께 10 내지 115nm의 SiNxOy(x＜y)막을 플라즈마 CVD법에 의해 형성한다. 그 후, 게이트 전극(205 내지 208)을 형성하지만, 그 게이트 전극(205 내지 208)은 금속 또는 일 도전형의 불순물을 첨가한 다결정 반도체로 형성할 수 있다.
금속을 사용하는 경우는 텅스텐(W), 몰리브덴 (Mo), 티타늄(Ti), 탄탈(Ta), 알루미늄(Al) 등을 사용할 수 있다. 또한, 금속을 질화시킨 금속질화물을 사용할 수 있고, 그것에 더하여 금속질화물로 이루어지는 제 1 층과 상기 금속으로 이루어지는 제 2 층을 적층시킨 구조로 하여도 좋다. 또한, 액적 토출법을 사용하여 미립자를 포함하는 페이스트를 게이트 절연막 상에 토출하고, 건조·소성하여 형성할 수 있다. 또한, 게이트 절연막 상에, 미립자를 포함하는 페이스트를 인쇄법에 의해 인쇄하고, 건조·소성하여 형성할 수 있고, 그 미립자의 대표예로서는 금, 은 동, 금과 은의 합금, 금과 동의 합금, 은과 동의 합금, 금과 은과 동의 합금 등이 있다.
여기에서는 게이트 절연막(204) 상에, 막두께 30nm의 질화 탄탈막 및 막두께 370nm의 텅스텐막을 스퍼터링법에 의해 형성한 후, 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여 질화 탄탈막 및 텅스텐막을 선택적으로 에칭하여, 질화 탄탈막의 단부가 텅스텐막의 단부로부터 외측으로 돌출한 형상의 게이트 전극(205 내지 208)을 형성한다.
이어서, 게이트 전극(205 내지 208)을 마스크로 하여, 반도체층(201 내지 203)에 각각 n 형을 부여하는 불순물 원소 및 p 형을 부여하는 불순물 원소를 첨가하고, 소스 영역 및 드레인 영역(209 내지 214) 및 고농도 불순물 영역(215)을 형성한다. 또한, 게이트 전극(205 내지 208)의 일부에 중복하는 저농도 불순물 영역(216 내지 223)을 형성한다. 또한, 게이트 전극(205 내지 208)과 중복하는 채널 영역(201c 내지 203c, 203d)을 형성한다.
또, 여기에서는 소스 영역 및 드레인 영역(209, 210, 213, 214), 고농도 불순물 영역(215), 및 저농도 불순물 영역(216, 217, 220 내지 223)에, p 형을 부여하는 불순물 원소인 붕소를 도핑한다. 또한, 소스 영역 및 드레인 영역(211, 212), 및 저농도 불순물 영역(218, 219)에, n 형을 부여하는 불순물 원소인 인을 도핑한다.
이 후, 반도체층에 첨가한 불순물 원소를 활성화하기 위해서 가열처리를 하지만, 여기에서는 질소 분위기에서 550도 4시간의 가열을 한다. 이상의 공정에 의해, 박막 트랜지스터(225 내지 227)를 형성한다. 또, 박막 트랜지스터(225, 227)로서는 p 채널형의 박막 트랜지스터를 형성하고, 박막 트랜지스터(226)로서는 n 채널형의 박막 트랜지스터를 형성한다. 그 때는 p 채널형의 박막 트랜지스터(225) 및 n 채널형의 박막 트랜지스터(226)에 의해 구동회로를 구성하고, p 채널형의 박막 트랜지스터(227)는 화소의 전극에 전압을 인가하는 소자로서 기능한다.
다음에, 도 10a에 도시하는 바와 같이, 박막 트랜지스터(225 내지 227)의 게이트 전극 및 배선을 절연화하는 제 1 층간 절연막을 형성한다. 여기에서는 제 1 층간 절연막으로서 산화규소막(231), 질화규소막(232), 및 산화규소막(233)을 적층하여 형성한다. 다음에, 제 1 층간 절연막의 일부인 산화규소막(233) 상에 박막 트랜지스터(225 내지 227)의 소스 영역 및 드레인 영역에 접속하는 배선(234 내지 239), 및 접속단자(240)를 형성한다. 여기에서는 스퍼터링법에 의해, Ti 막 100nm, Al 막 700nm, Ti 막 100nm를 연속 형성한 후, 포토리소그래피 공정에 의해서 형성한 레지스트 마스크를 사용하여 선택적으로 에칭하고, 배선(234 내지 239), 및 접속단자(240)를 형성하고, 그 후, 레지스트 마스크를 제거한다.
이어서, 제 1 층간 절연막, 배선(234 내지 239), 및 접속단자(240) 상에, 제 2 층간 절연막(241)을 형성하지만, 그 제 2 층간 절연막(241)으로서는 산화규소막, 질화규소막 또는 SiNxOy(x＜y)막 또는 SiNxOy(x＞y)막 등의 무기절연막을 사용할 수 있고, 이들의 절연막을 단층 또는 2 이상의 복수층으로 형성하면 좋다. 또한, 무기절연막을 형성하는 방법으로서는 스퍼터법, LPCVD법, 또는 플라즈마 CVD법 등을 사용하면 좋다.
여기에서는 플라즈마 CVD법을 사용하여, 막두께 100nm 내지 150nm의 SiNxOy(x＞y)막을 형성한 후, 포토리소그래피 공정에 의해 형성한 레지스트마스터를 사용하여 SiNxOy(x＞y)막을 선택적으로 에칭하고, 박막 트랜지스터(227)의 배선(239), 및 접속단자(240)에 달하는 콘택트홀을 형성하는 동시에, 제 2 층간 절연막(241)을 형성하고, 그 후, 레지스트 마스크를 제거한다. 본 실시 형태 7과 마찬가지로 제 2 층간 절연막(241)을 형성함으로써, 구동회로부의 TFT나 배선 등의 노출을 막아, 오염물질로부터 TFT를 보호할 수 있다.
다음에, 박막 트랜지스터(227)의 배선(239)에 접속하는 제 1 화소전극(242), 및 접속단자(240)와 접속하는 도전층(244)을 형성하지만, 액정 표시 장치가 투광형 액정 표시 장치인 경우는 제 1 화소전극(242)을 투광성을 갖는 도전막으로 형성한다. 또한, 액정 표시 장치가 반사형 액정 표시 장치인 경우는 제 1 화소전극(242)을 반사성을 갖는 도전막으로 형성한다. 여기에서는 제 1 화소전극(242) 및 도전층(244)은 스퍼터링법에 의해 막두께 125nm의 산화규소를 포함하는 ITO를 성막한 후, 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여 선택적으로 에칭하여 형성한다.
다음에, 배향막으로서 기능하는 절연막(243)을 형성하지만, 그 절연막(243)은 폴리이미드나 폴리비닐알콜 등의 고분자 화합물층을 롤 도포법, 인쇄법등으로 형성한 후, 러빙함으로써 형성할 수 있다. 또한, SiO2를 기판에 대하여 경사지게 증착하여 형성할 수 있고, 또한 광반응형의 고분자 화합물에 편광한 UV 광을 조사하여 광반응형의 고분자 화합물을 중합시켜 형성할 수 있지만, 여기에서는 폴리이미드나 폴리비닐알콜 등의 고분자 화합물층을 인쇄법에 의해 인쇄하고, 소성한 후, 러빙함으로써 형성한다.
다음에, 도 10b에 도시하는 바와 같이, 대향기판(251)에 제 2 화소전극(253)을 형성하고, 제 2 화소전극 상에 배향막으로서 기능하는 절연막(254)을 형성한다. 또, 대향기판(251) 및 화소전극(253)의 사이에 착색층(252)을 형성하여도 좋다. 그 때에는 대향기판(251)으로서는 기판(100)과 동일한 것을 적절하게 선택할 수 있다. 또한, 제 2 화소전극(253)은 제 1 화소전극(242)과 동일하게 형성할 수 있고, 배향막으로서 기능하는 절연막(254)은 절연막(243)과 동일하게 형성할 수 있다. 또한, 착색층(252)은 컬러 표시를 하는 경우에 필요한 층이고, RGB 방식의 경우는 빨강, 초록, 파랑의 각 색에 대응한 염료나 안료가 분산된 착색층을 각 화소에 대응하여 형성한다.
다음에, 기판(100) 및 대향기판(251)을 시일재(257)로 접합하지만, 그 기판(100) 및 대향기판(251)의 사이에 액정층(255)을 형성한다. 그 액정층(255)은 모세관 현상을 이용한 진공 주입법에 의해, 배향막으로서 기능하는 절연막(243, 254), 및 시일재(257)로 둘러싸인 영역에 액정 재료를 주입함으로써 형성할 수 있다. 또한, 대향기판(251)의 한쪽에 시일재(257)를 형성하고, 시일재에 둘러싸이는 영역에 액정 재료를 적하한 후, 대향기판(251) 및 기판(100)을 감압하에 있어서 시일재로 압착함으로써 액정층(255)을 형성할 수도 있다.
시일재(257)로서는 열경화형의 에폭시수지, UV 경화형의 아크릴수지, 열가소성의 나일론, 폴리에스테르 등을, 디스펜서법, 인쇄법, 열압착법 등을 사용하여 형성할 수 있다. 또, 시일재(257)에 충전제를 살포함으로써, 기판(100) 및 대향기판(251)의 간격을 유지할 수 있지만, 여기에서는 시일재(257)로서 열경화형의 에폭시수지를 사용하여 형성한다.
또한, 기판(100) 및 대향기판(251)의 간격을 유지하기 위해서, 배향막으로서 기능하는 절연막(243, 254)의 사이에 스페이서(256)를 형성하여도 좋고, 그 스페이서로서는 유기수지를 도포하고, 상기 유기수지를 소망의 형상, 대표적으로는 주형(柱狀) 또는 원주형으로 에칭하여 형성할 수 있다. 더욱이, 스페이서로서 비드스페이서를 사용하여도 좋기 때문에, 여기에서는 스페이서(256)로서 비드스페이서를 사용한다.
또한, 도시하지 않지만, 기판(100), 대향기판(251)의 한쪽 또는 양쪽에 편광판을 형성한다.
다음에, 도 10c에 도시하는 바와 같이, 단자부(263)에 있어서는 박막 트랜지스터의 게이트 배선, 소스 배선에 접속되는 접속단자(도 10c에 있어서는 소스 배선 또는 드레인 배선에 접속되는 접속단자(240)를 나타냄.)가 형성되어 있다. 그 접속단자(240)에, 도전층(244) 및 이방성 도전막(261)을 통하여 FPC(플렉시블 프린트 배선기판; 262)를 접속하고 있고, 상기 접속단자(240)는 도전층(244) 및 이방성 도전막(261)을 통하여 비디오 신호나 클록신호를 받아들인다.
구동회로부(264)에 있어서는 소스 드라이버나 게이트 드라이버 등의 화소를 구동하는 회로가 형성되어 있고, 여기에서는 n 채널형의 박막 트랜지스터(226), p 채널형의 박막 트랜지스터(225)가 배치되어 있다. 또, n 채널형의 박막 트랜지스터(226) 및 p 채널형의 박막 트랜지스터(225)에 의해 CMOS 회로가 형성되어 있다.
화소부(265)에는 복수의 화소가 형성되어 있고, 각 화소에는 액정소자(258)가 형성되어 있고, 이 액정소자(258)는 제 1 화소전극(242),제 2 화소전극(253) 및 그 사이에 충전되어 있는 액정층(255)이 겹치고 있는 부분이다. 더욱이, 그 액정소자(258)가 갖는 제 1 화소전극(242)은 박막 트랜지스터(227)와 전기적으로 접속되어 있다.
이상의 공정에 의해 액정 표시 장치를 제작할 수 있다. 본 실시 형태 7에서 제시하는 액정 표시 장치는 구동회로부(264)나 화소부(265)에 형성되는 박막 트랜지스터의 반도체층에 있어서, 관찰면(A)의 면 방위가 {001}인 결정 영역을 사용하여 n 형의 박막 트랜지스터를 형성하고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역을 사용하여 p 형의 박막 트랜지스터를 형성한다. 이 결과, 각각의 이동도를 향상시킨 액정 표시 장치를 제작할 수 있다.
또한, 본 실시 형태의 박막 트랜지스터의 결정의 면 방위는 직교하는 3면에 있어서 각각 일정 방향에 일치하고 있다. 이 때문에, 복수의 박막 트랜지스터의 전기 특성의 격차를 억제하는 것이 가능하고, 그 결과, 색 불균일함이나 결함이 적은 고세밀 표시가 가능한 액정 표시 장치를 제작할 수 있다.
(실시 형태 8)
본 실시 형태에서는 반도체 장치의 일례인 발광 소자를 갖는 발광 장치의 제작 공정에 관해서 설명한다.
도 11a에 도시하는 바와 같이, 실시 형태 7과 동일한 공정에 의해, 기판(100) 상에 절연막(101)을 개재하여 박막 트랜지스터(225 내지 227)를 형성하고, 그 박막 트랜지스터(225 내지 227)의 게이트 전극 및 배선을 절연화하는 제 1 층간 절연막으로서, 산화규소막(231), 질화규소막(232), 및 산화규소막(233)을 적층하여 형성한다. 또한, 제 1 층간 절연막의 일부의 산화규소막(233) 상에 박막 트랜지스터(225 내지 227)의 반도체층에 접속하는 배선(308 내지 313), 및 접속단자(314)를 형성한다.
다음에, 제 1 층간 절연막, 배선(308 내지 313), 및 접속단자(314) 상에, 제 2 층간 절연막(315)을 형성하고, 그 후 박막 트랜지스터(227)의 배선(313)에 접속하는 제 1 전극층(316), 및 접속단자(314)와 접속하는 도전층(320)을 형성한다. 그 제 1 전극층(316) 및 도전층(320)은 스퍼터링법에 의해 막두께 125nm의 산화규소를 포함하는 ITO를 성막한 후, 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 사용하여 선택적으로 에칭하여 형성한다. 본 실시 형태와 같이, 제 2 층간 절연막(315)을 형성함으로써, 구동회로부의 TFT나 배선 등의 노출을 막아, 오염물질로부터 TFT를 보호할 수 있다.
다음에, 제 1 전극층(316)의 단부를 덮는 유기절연막(317)을 형성하지만, 여기에서는 감광성 폴리이미드를 도포하여 소성한 후, 노광 및 현상을 하여 구동회로, 화소 영역의 제 1 전극층(316), 및 화소 영역의 주변부에서의 제 2 층간 절연막(315)이 노출되도록 유기절연막(317)을 형성한다.
다음에, 제 1 전극층(316) 및 유기절연막(317)의 일부 위에 증착법에 의해 발광 물질을 포함하는 층(318)을 형성하지만, 그 발광 물질을 포함하는 층(318)은 발광성을 갖는 유기 화합물, 또는 발광성을 갖는 무기화합물로 형성한다. 또, 발광 물질을 포함하는 층(318)은 발광성을 갖는 유기 화합물 및 발광성을 갖는 무기화합물로 형성하여도 좋다. 또한, 발광 물질을 포함하는 층(318)을 적색의 발광성의 발광 물질, 청색의 발광성의 발광 물질, 및 녹색의 발광성의 발광 물질을 사용하여, 각각 적색의 발광성의 화소, 청색의 발광성의 화소, 및 녹색의 발광성의 화소를 형성할 수 있다.
또, 적색, 청색, 및 녹색의 발광성의 화소 이외에, 백색의 발광성 화소를 형성함으로써 소비전력을 삭감하는 것이 가능하다.
다음에, 발광 물질을 포함하는 층(318), 및 유기절연막(317) 상에 제 2 전극층(319)을 형성하지만, 여기에서는 막두께 200nm의 Al막을 증착법에 의해 형성한다. 그 결과, 제 1 전극층(316), 발광 물질을 포함하는 층(318), 및 제 2 전극층(319)에 의해 발광 소자(321)를 구성한다.
발광 물질을 포함하는 층(318)에 사용하는 재료로서, 유기 화합물의 단층 또는 적층, 또는 무기화합물의 단층 또는 적층으로 사용하는 경우가 많지만, 본 명세서에 있어서는 유기 화합물로 이루어지는 막의 일부에 무기화합물을 사용하는 구성도 포함시키기로 한다. 발광 소자중의 각 층에 대해서는 적층법을 한정하지 않는다. 적층이 가능하면, 진공 증착법이나 스핀 코팅법, 잉크젯법, 딥 코팅법 등, 어떠한 수법을 선택하여도 좋다.
다음에, 도 11b에 도시하는 바와 같이, 제 2 전극층(319) 상에 보호막(322)을 형성한다. 그 보호막은 발광 소자(321)나 보호막(322)에 수분이나 산소 등이 침입하는 것을 막기 위한 것이며, 보호막(322)은 플라즈마 CVD법 또는 스퍼터링법 등의 박막 형성법을 사용하여, 질화규소, 산화규소, SiNxOy(x＞y), SiNxOy(x＜y), 산화질화알루미늄, 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소함유탄소(CN), 그 밖의 절연성 재료를 사용하여 형성하는 것이 바람직하다.
더욱이, 시일재(323)로 밀봉기판(324)을 기판(100) 상에 형성되는 제 2 층간 절연막(315)과 접합함으로써, 기판(100), 밀봉기판(324), 및 시일재(323)로 둘러싸인 공간(325)에 발광 소자(321)가 구비된 구조로 되어 있다. 또, 공간(325)에는 충전재가 충전되어 있고, 불활성 기체(질소나 아르곤 등)가 충전되는 경우 외에, 시일재(323)로 충전되는 경우도 있다.
또, 시일재(323)에는 에폭시계 수지를 사용하는 것이 바람직하고, 이들의 재료는 가능한 한 수분이나 산소를 투과하지 않는 재료인 것이 바람직하다. 또한, 밀봉기판(324)에 사용하는 재료로서 유리기판이나 석영기판 외에, FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐플로라이드), 폴리에스테르, 폴리에스테르 또는 아크릴 등으로 이루어지는 플라스틱 기판을 사용할 수 있다.
다음에, 도 11c에 도시하는 바와 같이, 실시 형태 7과 마찬가지로 이방성 도전층(326)을 사용하여 FPC(327)를 접속단자(314)에 접하는 도전층(320)과 접착한다. 이상의 공정에 의해, 액티브 매트릭스형 발광 소자를 갖는 반도체 장치를 형성할 수 있다.
여기에서 본 실시 형태 8에 있어서, 풀 컬러 표시하는 경우의 화소에 있어서의 등가회로도를 도 12에 도시한다. 그 도 12에 있어서, 파선으로 둘러싸이는 박막 트랜지스터(332)가 발광 소자를 구동하는 박막 트랜지스터에 대응하고 있다. 박막 트랜지스터(331)는 박막 트랜지스터(332)의 온·오프를 제어한다. 또, 발광 소자로서는 발광 물질을 포함하는 층을 발광성의 유기 화합물을 포함하는 층으로 형성한 유기 EL 소자(이하, OLED로 나타냄.)를 사용한 형태를 설명한다.
적색을 표시하는 화소는 박막 트랜지스터(332)의 드레인 영역에 적색을 발광하는 OLED(334R)가 접속되고, 소스 영역에는 적색 어노드측 전원선(337R)이 형성되어 있다. 또한, 스위칭용의 박막 트랜지스터(331)는 게이트 배선(336)에 접속되고, 구동용의 박막 트랜지스터(332)의 게이트 전극은 스위칭용의 박막 트랜지스터(331)의 드레인 영역에 접속된다. 또, 스위칭용의 박막 트랜지스터(331)의 드레인 영역은 적색 어노드측 전원선(337R)에 접속된 용량 소자(338)와 접속하고 있다.
또한, 녹색을 표시하는 화소는 구동용의 박막 트랜지스터(332)의 드레인 영역에 녹색을 발광하는 OLED(334G)가 접속되고, 소스 영역에는 녹색 어노드측 전원선(337G)이 형성되어 있다. 또한, 스위칭용의 박막 트랜지스터(331)는 게이트 배선(336)에 접속되고, 구동용의 박막 트랜지스터(332)의 게이트 전극은 스위칭용의 박막 트랜지스터(331)의 드레인 영역에 접속된다. 또, 스위칭용의 박막 트랜지스터(331)의 드레인 영역은 녹색 어노드측 전원선(337G)에 접속된 용량 소자(338)와 접속하고 있다.
또한, 청색을 표시하는 화소는 구동용의 박막 트랜지스터(332)의 드레인 영역에 청색을 발광하는 OLED(334B)가 접속되고, 소스 영역에는 청색 어노드측 전원선(337B)이 형성되어 있다. 또한, 스위칭용의 박막 트랜지스터(331)는 게이트 배선(336)에 접속되고, 구동용의 박막 트랜지스터(332)의 게이트 전극은 스위칭용의 박막 트랜지스터(331)의 드레인 영역에 접속된다. 또, 스위칭용의 박막 트랜지스터(331)의 드레인 영역은 청색 어노드측 전원선(337B)에 접속된 용량 소자(338)와 접속하고 있다.
각각 색이 다른 화소에는 발광 물질을 포함하는 층의 재료에 따라서 다른 전압을 각각 인가한다. 또, 여기에서는 소스 배선(335)과 어노드측 전원선(337R, 337G, 337B)을 평행하게 형성하고 있지만, 이것에 한정되지 않고, 게이트 배선(336)과 어노드측 전원선(337R, 337G, 337B)을 평행하게 형성하여도 좋다. 또한, 구동용의 박막 트랜지스터(332)를 멀티게이트 전극 구조로 하여도 좋다.
또한, 발광 장치에 있어서, 화면 표시의 구동 방법은 특히 한정되지 않고, 예를 들면, 점순차 구동 방법이나 선순차 구동 방법이나 면순차 구동 방법 등을 사용하면 좋고, 대표적으로는, 선순차 구동 방법으로 하고, 시분할 계조 구동 방법이나 면적 계조 구동 방법을 적절하게 사용하면 좋다. 그 발광 장치의 소스선에 입력하는 영상 신호는 아날로그 신호나, 디지털 신호이어도 좋고, 적절하게, 영상 신호에 맞추어서 구동회로 등을 설계하면 좋다.
또한, 비디오 신호가 디지털의 발광 장치에 있어서는 화소에 입력되는 비디오 신호가 정전압(CV)인 것과, 정전류(CC)인 것이 있고, 비디오 신호가 정전압인 것(CV)에는 발광 소자에 인가되는 신호의 전압이 일정한 것(CVCV)과, 발광 소자에 인가되는 신호의 전류가 일정한 것(CVCC)이 있다. 그 비디오 신호가 정전류인 것(CC)에는 발광 소자에 인가되는 신호의 전압이 일정한 것(CCCV)과, 발광 소자에 인가되는 신호의 전류가 일정한 것(CCCC)이 있다. 또한, 발광 장치에 있어서, 정전파괴방지를 위한 보호회로(보호다이오드 등)를 형성하여도 좋다.
이상의 공정에 의해 액티브 매트릭스형 발광 소자를 갖는 발광 장치를 제작할 수 있다. 본 실시 형태에서 제시하는 발광 장치는 관찰면(A)의 면 방위가 {001}인 결정 영역을 사용하여 n 형의 박막 트랜지스터를 형성하고, 관찰면(A)의 면 방위가 {211} 또는 {101}의 결정 영역을 사용하여 p 형의 박막 트랜지스터를 형성한다. 이 결과, 각각의 이동도를 향상시킨 발광 장치를 제작할 수 있다.
또한, 본 실시 형태의 박막 트랜지스터의 결정의 면 방위는 직교하는 3면에 있어서 각각 일정 방향에 일치하고 있다. 이 때문에, 발광 소자를 구동하는 박막 트랜지스터의 전기 특성의 격차를 억제하는 것이 가능하다. 이 결과, 발광 소자의 휘도의 격차를 저감하는 것이 가능하고, 색 불균일함이나 결함이 적은 고세밀 표시가 가능한 발광 장치를 제작할 수 있다.
(실시 형태 9)
본 실시 형태에서는 비접촉으로 데이터 전송이 가능한 반도체 장치의 제작 공정을 도 13 내지 도 16을 사용하여 설명한다. 또한, 반도체 장치의 구성에 관해서 도 17을 사용하여 설명하고, 또한 본 실시 형태에서 제시하는 반도체 장치의 용도를 도 18을 사용하여 설명한다.
도 13a에 도시하는 바와 같이, 기판(401) 상에 박리막(402)을 형성한다. 다음에, 실시 형태 1 및 2와 마찬가지로 박리막(402) 상에 절연막(403)을 형성하고, 절연막(403) 상에 박막 트랜지스터(404)를 형성한다. 계속해서, 그 박막 트랜지스터(404)를 구성하는 도전막을 절연하는 층간 절연막(405)을 형성하고, 박막 트랜지스터(404)의 반도체층에 접속하는 소스 전극 및 드레인 전극(406)을 형성한다.
그 후 박막 트랜지스터(404), 층간 절연막(405), 소스 전극 및 드레인 전극(406)을 덮는 절연막(407)을 형성하고, 절연막(407)을 통하여 소스 전극 또는 드레인 전극(406)에 접속하는 도전막(408)을 형성한다. 또, 기판(401)으로서는 기판(100)과 동일한 것을 사용할 수 있다. 기판으로서는 금속기판이나 스테인리스기판의 일 표면에 절연막을 형성한 것과, 본 공정의 처리온도에 견딜 수 있는 내열성이 있는 플라스틱 기판 등을 사용할 수 있지만, 여기에서는 기판(401)으로서 유리기판을 사용한다.
박리막(402)은 스퍼터링법이나 플라즈마 CVD법, 도포법, 인쇄법 등에 의해, 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 니오브(Nb), 니켈(Ni),코발트(Co), 규소(Si)로부터 선택된 원소, 또는 원소를 주성분으로 하는 합금재료, 또는 원소를 주성분으로 하는 화합물재료로 이루어지는 층을, 단층 또는 적층하여 형성한다. 또, 박리막(402)인 규소를 포함하는 층의 결정 구조는 비정질, 미결정, 다결정의 어느 경우도 좋다.
그 박리막(402)이 단층 구조인 경우에는 바람직하게는, 텅스텐층, 몰리브덴층, 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 형성한다.
그 박리막(402)이 적층 구조인 경우에는 바람직하게는, 1층째로서 텅스텐층, 몰리브덴층, 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 형성하고, 2층째로서, 텅스텐, 몰리브덴 또는 텅스텐과 몰리브덴의 혼합물의 산화물, 질화물, 산화질화물 또는 질화산화물을 형성한다.
그 박리막(402)으로서, 텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층의 적층 구조를 형성하는 경우, 텅스텐을 포함하는 층을 형성하고, 그 상층에 산화물로 형성되는 절연막을 형성함으로써, 텅스텐층과 절연막의 계면에, 텅스텐의 산화물을 포함하는 층이 형성되는 것을 활용하여도 좋다.
또한, 텅스텐을 포함하는 층의 표면을, 열산화처리, 산소플라즈마처리, N2O 플라즈마처리, 오존수 등의 산화력이 강한 용액에서의 처리, 수소가 첨가된 물에서의 처리를 하여 텅스텐의 산화물을 포함하는 층을 형성하여도 좋다. 이것은 텅스텐의 질화물, 산화질화물 및 질화산화물을 포함하는 층을 형성하는 경우도 마찬가지이고, 텅스텐을 포함하는 층을 형성 후, 그 상층에 질화규소층, SiNxOy(x＜y)층, SiNxOy(x＞y)층을 형성하면 좋다.
텅스텐의 산화물은 WOx로 나타난다. x는 2≤x≤3의 범위내에 있고, x가 2인 경우(WO2), x가 2.5인 경우(W2O5), x가 2.75인 경우(W4O11), x가 3인 경우(WO3) 등이 있다. 여기에서는 스퍼터링법에 의해 두께 2O 내지 100nm, 바람직하게는 40 내지 80nm의 텡스텐막을 형성한다. 또, 상기 공정에 의하면, 기판(401)에 접하도록 박리막(402)을 형성하고 있지만, 본 발명은 이 공정에 제약받지 않고, 기판(401)에 접하도록 하지가 되는 절연막을 형성하고, 그 절연막에 접하도록 박리막(402)을 형성하여도 좋다.
박리막 상에 형성되는 절연막(403)은 절연막(101)과 동일하게 형성할 수 있다. 여기에서는 일산화이질소가스를 흘리면서 플라즈마를 발생시켜 박리막(402) 표면에 산화텅스텐막을 형성한 후, 플라즈마 CVD법에 의해, SiNxOy(x＜y)를 형성한다. 박막 트랜지스터(404)는 실시 형태 7에 제시하는 박막 트랜지스터(225 내지 227)와 동일하게 형성할 수 있다. 소스 전극 및 드레인 전극(406)은 실시 형태 7에 제시하는 배선(234 내지 239)과 동일하게 형성할 수 있다.
이들 소스 전극 및 드레인 전극(406)을 덮는 층간 절연막(405) 및 절연막(407)은 폴리이미드, 아크릴, 또는 실록산 중합체를 도포하여 소성하여 형성할 수 있지만, 스퍼터링법이나 플라즈마 CVD법, 도포법, 인쇄법 등에 의해, 무기화합물을 사용하여 단층 또는 적층으로 형성하여도 좋다. 그 무기화합물의 대표예로서는 산화규소, 질화규소, SiNxOy(x＜y)가 있다.
다음에, 도 13b에 도시하는 바와 같이, 도전막(408) 상에 도전막(411)을 형성한다. 여기에서는 인쇄법에 의해 금 입자를 갖는 조성물을 인쇄하고, 200℃에서 30분 가열하여 조성물을 소성하여 도전막(411)을 형성한다.
계속해서, 도 13c에 도시하는 바와 같이, 절연막(407) 및 도전막(411)의 단부를 덮는 절연막(412)을 형성하지만, 여기에서는 절연막(407) 및 도전막(411)의 단부를 덮는 절연막(412)을, 에폭시수지를 사용하여 형성한다. 그 때에는 에폭시수지의 조성물을 스핀 코팅법에 의해 도포하고, 160℃에서 30분 가열한 후, 도전막(411)을 덮는 부분의 절연막을 제거하여, 도전막(411)을 노출하는 동시에, 두께 1 내지 20㎛, 바람직하게는 5 내지 10㎛의 절연막(412)을 형성한다. 또, 여기에서는 절연막(403)으로부터 절연막(412)까지의 적층체를 소자 형성층(410)으로 한다.
다음에, 도 13d에 도시하는 바와 같이, 나중의 박리 공정을 용이하게 하기 위해서, 레이저 빔(413)을 절연막(403, 405, 407), 및 절연막(412)에 조사하고, 도 13e에 도시하는 바와 같은 개구부(414)를 형성하고, 그 후, 절연막(412)에 점착부재(415)를 접합한다. 그 개구부(414)를 형성하기 위해서 조사하는 레이저 빔으로서는 절연막(403, 405, 407), 또는 절연막(412)이 흡수하는 파장을 갖는 레이저 빔이 바람직하고, 대표적으로는 자외영역, 가시영역, 또는 적외영역의 레이저 빔을 적절하게 선택하여 조사한다.
이러한 레이저 빔을 발진하는 것이 가능한 레이저 발진기로서는 KrF, ArF, XeCl 등의 엑시머레이저 발진기, He, He-Cd, Ar, He-Ne, HF, CO2 등의 기체 레이저 발진기, YAG, GdVO4, YVO4, YLF, YAlO3 등의 결정에 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm을 도프한 결정, 유리, 루비 등의 고체 레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또, 그 고체 레이저 발진기에 있어서는 기본파 내지 제 5 고조파를 적절하게 적용하는 것이 바람직하다.
레이저 조사의 결과, 절연막(403, 405, 407, 412)이 레이저 빔(413)을 흡수하여 용융하여 개구부가 형성된다. 또, 레이저 빔(413)을 절연막(403, 405, 407), 및 절연막(412)에 조사하는 공정을 생략함으로써, 스루풋을 향상시키는 것이 가능하다.
다음에, 도 14a에 도시하는 바와 같이, 박리막(402) 및 절연막(403)의 계면에 형성되는 금속산화물막에 있어서, 박리막을 갖는 기판(401) 및 소자 형성층의 일부(421)를 물리적 수단에 의해 박리한다. 그 때의 물리적 수단이란 역학적 수단 또는 기계적 수단을 가리키고, 어떠한 역학적 에너지(기계적 에너지)를 변화시키는 수단을 가리키고, 그 수단은 대표적으로는 기계적인 힘을 가하는 것(예를 들면 사람 손이나 파(把)지그로 벗겨내는 처리나, 롤러를 회전시키면서 분리하는 처리)이다. 파지
본 실시 형태 9에 있어서는 박리막과 절연막 사이에 금속산화막을 형성하고, 물리적 수단에 의해, 소자 형성층(410)을 박리하는 방법을 사용하였지만 이것에 한정되지 않는다. 기판에 투광성을 갖는 기판을 사용하고, 박리막에 수소를 포함하는 비정질 규소막을 사용하고, 도 13e의 공정 후, 기판측에서 레이저 빔을 조사하여 비정질 규소막에 포함되는 수소를 기화시켜, 기판과 박리막 사이에서 박리하는 방법을 사용할 수 있다.
또한, 도 13e의 공정 후, 기판을 기계적으로 연마하여 제거하는 방법이나, 기판을 HF 등의 용액을 사용하여 용해하여 기판을 제거하는 방법을 사용할 수 있고, 이 경우, 박리막을 사용하지 않아도 좋다. 또한, 도 13e에 있어서, 점착부재(415)를 절연막(412)에 접합하기 전에, 개구부(414)에 NF3, BrF3, ClF3 등의 불화가스를 도입하고, 박리막을 불화가스로 에칭하여 제거한 후, 절연막(412)에 점착부재(415)를 접합하고, 기판으로부터 소자 형성층의 일부(421)를 박리하는 방법을 사용할 수 있다.
또한, 도 13e에 있어서, 점착부재(415)를 절연막(412)에 접합하기 전에, 개구부(414)에 NF3, BrF3, ClF3 등의 불화가스를 도입하고, 박리막의 일부를 불화가스로 에칭하여 제거한 후, 절연막(412)에 점착부재(415)를 접착하여, 기판으로부터 소자 형성층의 일부(421)를 물리적 수단에 의해 박리하는 방법을 사용할 수 있다.
다음에, 도 14b에 도시하는 바와 같이, 소자 형성층의 일부(421)의 절연막(403)에, 가요성 기판(422)을 접착하고, 그 후 점착부재(415)를 소자 형성층의 일부(421)로부터 벗겨낸다. 여기에서는 가요성 기판(422)으로서, 캐스트법에 의해 폴리아닐린으로 형성된 필름을 사용하고, 그 후, 도 14c에 도시하는 바와 같이, 가요성 기판(422)을 다이싱 프레임(432)의 UV 시트(431)에 접착하지만, 이 UV 시트(431)는 점착성을 갖기 때문에 UV 시트(431) 상에 가요성 기판(422)이 고정된다. 이 후, 도전막(411)에 레이저 빔을 조사하고, 도전막(411)과 도전막(408)의 사이의 밀착성을 높여도 좋다. 계속해서, 도 14d에 도시하는 바와 같이, 도전막(411) 상에 접속단자(433)를 형성한다. 이 접속단자(433)를 형성함으로써, 나중에 안테나로서 기능하는 도전막과의 위치맞춤 및 접착을 용이하게 하는 것이 가능하다.
다음에, 도 15a에 도시하는 바와 같이, 소자 형성층의 일부(421)를 분단한다. 여기에서는 소자 형성층의 일부(421) 및 가요성 기판(422)에 레이저 빔(434)을 조사하고, 도 15b에 도시하는 바와 같이, 소자 형성층의 일부(421)를 복수로 분단한다. 이 레이저 빔(434)은 레이저 빔(413)에 예시한 레이저 빔을 적절하게 선택하여 적용할 수 있지만, 여기에서는 절연막(403, 405, 407), 및 절연막(412) 및 가요성 기판(422)이 흡수 가능한 레이저 빔을 선택하는 것이 바람직하다. 또, 여기에서는 레이저 커트법을 사용하여 소자 형성층의 일부를 복수로 분단하지만, 이 방법 대신에 다이싱법, 스크라이빙법 등을 적절하게 사용할 수 있고, 그 결과, 분단된 소자 형성층을 박막 집적 회로(442a, 442b)로 나타낸다.
다음에, 도 15c에 도시하는 바와 같이, 다이싱 프레임(432)의 UV 시트에 UV 광을 조사하고, UV 시트(431)의 점착력을 저하시킨 후, UV 시트(431)를 익스팬더 프레임(444)으로 지지한다. 그 때, UV 시트(431)를 늘리면서 익스팬더프레임(444)으로 지지함으로써, 박막 집적회로(442a, 442b)의 사이에 형성된 홈(441)의 폭을 확대할 수 있다. 또, 확대된 홈(446)은 나중에 박막 집적회로(442a, 442b)에 접합되는 안테나 기판의 크기에 맞추는 것이 바람직하다.
다음에, 도 16a에 도시하는 바와 같이, 안테나로서 기능하는 도전막(452a, 452b)을 갖는 가요성 기판(456)과, 박막 집적회로(442a, 442b)를 이방성 도전 접착제(455a, 455b)를 사용하여 접합한다. 또, 안테나로서 기능하는 도전막(452a, 452b)을 갖는 가요성 기판(456)에는 도전막(452a, 452b)의 일부가 노출되도록, 개구부가 형성되어 있다. 또한, 안테나로서 기능하는 도전막(452a, 452b)을 덮는 절연막(453)이 가요성 기판(456) 상에 형성된다.
이 때문에, 안테나로서 기능하는 도전막(452a, 452b)과 박막 집적회로(442a, 442b)의 접속단자가, 이방성 도전 접착제(455a, 455b)에 포함되는 도전성 입자(454a, 454b)로 접속되도록, 위치맞춤하면서 접합한다. 여기에서는 안테나로서 기능하는 도전막(452a)과 박막 집적회로(442a)가, 이방성 도전 접착제(455a) 중의 도전성 입자(454a)에 의해서 접속되고, 안테나로서 기능하는 도전막(452b)과 박막 집적회로(442b)가, 이방성 도전 접착제(455b) 중의 도전성 입자(454b)에 의해서 접속된다.
다음에, 도 16b에 도시하는 바와 같이, 안테나로서 기능하는 도전막(452a, 452b)과, 박막 집적회로(442a, 442b)가 형성되지 않은 영역에서, 절연막(453) 및 가요성 기판(456)을 분단한다. 여기에서는 절연막(453) 및 가요성 기판(456)에 레이저 빔(461)을 조사하는 레이저 절단법에 의해 분단을 한다. 이상의 공정에 의해, 도 16c에 도시하는 바와 같이, 비접촉으로 데이터 전송이 가능한 반도체 장치(462a, 462b)를 제작할 수 있다.
또, 도 16a에 있어서, 안테나로서 기능하는 도전막(452a, 452b)을 갖는 가요성 기판(456)과, 박막 집적회로(442a, 442b)를 이방성 도전 접착제(455a, 455b)를 사용하여 접합한 후, 가요성 기판(456)과 박막 집적회로(442a, 442b)를 밀봉하도록 가요성 기판(463)을 형성하고, 도 16b와 같이, 안테나로서 기능하는 도전막(452a, 452b)과, 박막 집적회로(442a, 442b)가 형성되지 않은 영역에서, 레이저 빔(461)을 조사하고, 도 16d에 도시하는 바와 같은 반도체 장치(464)를 제작하여도 좋다. 이 경우, 분단된 가요성 기판(456, 463)에 의해서, 박막 집적회로가 밀봉되기 때문에, 박막 집적회로의 열화를 억제하는 것이 가능하다.
이상의 공정에 의해, 박형으로 경량인 반도체 장치를 제품 비율 높게 제작하는 것이 가능하다. 본 실시 형태에서 제시하는 반도체 장치는 관찰면(A)의 면 방위가 {001}인 결정 영역을 사용하여 n 형의 박막 트랜지스터를 형성하고, 관찰면(A)의 면 방위가 {211} 또는 {101}인 결정 영역을 사용하여 p 형의 박막 트랜지스터를 형성한다. 이 결과, 각각의 이동도를 향상시킨 반도체 장치를 제작할 수 있다.
또한, 본 실시 형태의 박막 트랜지스터의 결정의 면 방위는 직교하는 3면에 있어서 각각 일정 방향에 일치하고 있다. 이 때문에, 박막 트랜지스터의 전기 특성의 격차를 억제하는 것이 가능하다.
다음에 상기 비접촉으로 데이터 전송이 가능한 반도체 장치의 구성에 관해서, 도 17을 참조하여 설명한다. 본 실시 형태 9의 반도체 장치는 대별하여, 안테나부(2001), 전원부(2002), 논리부(2003)로 구성된다. 그 안테나부(2001)는 외부 신호의 수신과 데이터의 송신을 하기 위한 안테나(2011)로 이루어지고, 또한 반도체 장치에 있어서의 신호의 전송방식은 전자결합방식, 전자유도방식 또는 마이크로파 방식 등을 사용할 수 있다. 또, 그 전송방식은 실시자가 사용 용도를 고려하여 적절하게 선택하면 좋고, 전송 방식에 따라 적합한 안테나를 형성하면 좋다.
전원부(2002)는 안테나(2011)를 통하여 외부로부터 수신한 신호에 의해 전원을 만드는 정류회로(2021)와, 만들어낸 전원을 유지하기 위한 유지용량(2022)과, 각 회로에 공급하는 일정 전압을 만들어내는 정전압회로(2023)로 이루어진다. 논리부(2003)는 수신한 신호를 복조하는 복조회로(2031)와, 클록신호를 생성하는 클록생성·보정회로(2032)와, 코드인식 및 판정회로(2033)와, 메모리로부터 데이터를 판독하기 위한 신호를 수신신호에 의해 만들어내는 메모리 컨트롤러(2034)와, 부호화한 신호를 송신하기 위하여 변조하는 변조회로(2035)와, 판독한 데이터를 부호화하는 부호화회로(2037)와, 데이터를 보유하는 마스터 ROM(2038)을 갖는다. 또, 변조회로(2035)는 변조용 저항(2036)을 갖는다.
코드인식 및 판정회로(2033)가 인식·판정하는 코드는 프레임 종료신호(EOF: end of frame), 프레임 개시신호(SOF:start of frame), 플래그, 커맨드 코드, 마스크길이(mask length), 마스크치(mask value) 등이다. 또한, 코드 인식 및 판정회로(2033)는 송신 에러를 식별하는 순회 용장 검사(CRC:cyclic redundancy check) 기능도 포함한다.
다음에, 상기 비접촉으로 데이터 전송이 가능한 반도체 장치의 용도에 관해서 도 18을 사용하여 나타낸다. 상기 비접촉으로 데이터 전송이 가능한 반도체 장치(9210)의 용도는 광범하게 걸쳐 있지만, 예를 들면, 지폐, 경화, 유가 증권류, 무기명채권류, 증서류(운전면허증이나 주민표 등, 도 18a 참조), 포장용 용기류(포장지나 병 등, 도 18c 참조), 기록매체(DVD 소프트나 비디오테이프 등, 도 18b 참조), 탈것류(자전거 등, 도 18d 참조), 신변품(가방이나 안경 등), 식품류, 식물류, 동물류, 인체, 의류, 생활용품류, 전자기기 등의 상품이나 짐의 꼬리표(도 18e, 도 18f 참조) 등의 물품에 형성하여 사용할 수 있다.
본 실시 형태 9의 반도체 장치(9210)는 프린트 기판으로의 실장, 표면에의 접착, 매립 등에 의해, 물품에 고정된다. 예를 들면, 책이면 종이로의 매립, 유기수지로 이루어지는 패키지이면 상기 유기수지로 매립 등에 의해, 각 물품에 고정된다. 본 실시 형태의 반도체 장치(9210)는 소형, 박형, 경량을 실현하기 때문에, 물품에 고정한 후에도, 그 물품 자체의 디자인성을 손상하지 않는다.
또한, 지폐, 경화, 유가증권류, 무기명채권류, 증서류 등에 본 실시 형태 9의 반도체 장치(9210)를 형성함으로써, 인증 기능을 형성할 수 있고, 이 인증 기능을 활용하면, 위조를 방지할 수 있다. 또한, 포장용 용기류, 기록매체, 신변품, 식품류, 의류, 생활용품류, 전자기기 등에 본 실시 형태의 반도체 장치를 형성함으로써, 검품 시스템 등의 시스템의 효율화를 도모할 수 있다.
(실시 형태 10)
상기 실시 형태 7 내지 9에 제시되는 반도체 장치를 갖는 전자기기로서, 텔레비전 장치(단지 텔레비전, 또는 텔레비전 수신기라고도 부름), 디지털 카메라, 디지털비디오카메라의 카메라, 휴대전화장치(단지 휴대전화기, 휴대전화라고도 부름), PDA 등의 휴대 정보 단말, 휴대형 게임기, 컴퓨터용의 모니터, 컴퓨터, 카오디오 등의 음향재생장치, 가정용 게임기 등의 기록매체를 구비한 화상재생장치 등을 들 수 있다. 그 구체예에 관해서, 도 19를 참조하여 실시 형태 10으로서 설명한다.
도 19a에 도시하는 휴대 정보 단말은 본체(9201), 표시부(9202) 등을 포함하고 있고, 표시부(9202)에, 상기 실시 형태 7 및 8에 제시하는 것을 적용함으로써, 고세밀 표시가 가능한 휴대 정보 단말을 제공할 수 있다.
도 19b에 도시하는 디지털비디오카메라는 표시부(9701), 표시부(9702) 등을 포함하고 있고, 표시부(9701)에, 상기 실시 형태 7 및 8에 제시하는 것을 적용함으로써, 고세밀 표시가 가능한 디지털비디오카메라를 제공할 수 있다.
도 19c에 도시하는 휴대단말은 본체(9101), 표시부(9102) 등을 포함하고 있고, 표시부(9102)에, 상기 실시 형태 7 및 8에 제시하는 것을 적용함으로써, 신뢰성이 높은 휴대단말을 제공할 수 있다.
도 19d에 도시하는 휴대형의 텔레비전 장치는 본체(9301), 표시부(9302) 등을 포함하고 있다. 표시부(9302)에, 상기 실시 형태 7 및 8에 제시하는 것을 적용함으로써, 고세밀 표시가 가능한 휴대형의 텔레비전 장치를 제공할 수 있다.
이러한 텔레비전 장치는 휴대전화 등의 휴대단말에 탑재하는 소형인 것에서부터, 운반할 수 있는 중형인 것, 또한, 대형인 것(예를 들면 40인치 이상)까지, 폭 넓게 적용할 수 있다.
도 19e에 도시하는 휴대형의 컴퓨터는 본체(9401), 표시부(9402) 등을 포함하고 있고, 그 표시부(9402)에, 상기 실시 형태 7 및 8에 제시하는 것을 적용함으로써, 고화질의 표시가 가능한 휴대형의 컴퓨터를 제공할 수 있다.
도 19f에 도시하는 텔레비전 장치는 본체(9501), 표시부(9502) 등을 포함하고 있고, 표시부(9502)에, 상기 실시 형태 7 및 8에 제시하는 것을 적용함으로써, 고세밀 표시가 가능한 텔레비전 장치를 제공할 수 있다.
여기에서, 텔레비전 장치의 구성에 관해서, 도 20을 사용하여 설명하지만, 그 도 20은 텔레비전 장치의 주요 구성을 도시하는 블록도이다. 튜너(9511)는 영상 신호와 음성신호를 수신하고, 영상 신호는 영상검파회로(9512)와, 거기로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색신호로 변환하는 영상 신호 처리회로(9513)와, 그 영상 신호를 드라이버 IC의 입력사양으로 변환하기 위한 컨트롤회로(9514)에 의해 처리된다.
컨트롤회로(9514)는 표시패널(9515)의 주사선 구동회로(9516)와 신호선 구동회로(9517)에 각각 신호가 출력하는 것이며, 디지털 구동하는 경우에는 신호선측에 신호분할회로(9518)를 형성하고, 입력 디지털 신호를 m 개로 분할하여 공급하는 구성으로 하여도 좋다. 주사선 구동회로(9516)와 신호선 구동회로(9517)는 화소부(9519)를 구동하기 위한 회로이다. 튜너(9511)에서 수신한 신호중, 음성신호는 음성검파회로(9521)에 보내지고, 그 출력은 음성신호 처리회로(9522)를 거쳐서 스피커(9523)에 공급된다. 제어회로(9524)는 수신국(수신 주파수)이나 음량의 제어정보를 입력부(9525)로부터 받아들이고, 튜너(9511)나 음성신호 처리회로(9522)에 신호를 송출한다.
이 텔레비전 장치는 표시패널(9515)을 포함하여 구성됨으로써, 텔레비전 장치의 저소비전력을 도모하는 것이 가능하고, 고세밀 표시가 가능한 텔레비전 장치를 제작하는 것이 가능하다. 또, 본 발명은 텔레비전 장치에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도역이나 공항 등에 있어서의 정보 표시반이나, 가두에서의 광고 표시반 등 특히 대면적의 표시매체로서 여러 가지 용도에 적용할 수 있다.
다음에, 본 발명의 반도체 장치를 실장한 전자기기의 일 형태로서, 휴대전화기를 도 21을 사용하여 설명한다.
휴대전화기는 케이스(2700, 2706), 패널(2701), 하우징(2702), 프린트 배선기판(2703), 조작버튼(2704), 배터리(2705)를 갖고(도 21 참조), 패널(2701)은 하우징(2702)에 착탈 자유롭게 장착하고, 하우징(2702)은 프린트 배선기판(2703)에 끼워진다. 하우징(2702)은 패널(2701)이 장착되는 전자기기에 맞추어서, 형상이나 치수가 적절하게 변경된다.
프린트 배선기판(2703)에는 패키징된 복수의 반도체 장치가 실장되어 있고, 이 중의 1개로서, 본 발명의 반도체 장치를 사용할 수 있다. 프린트 배선기판(2703)에 실장되는 복수의 반도체 장치는 컨트롤러, 중앙처리유닛(CPU: Central Processing Unit), 메모리, 전원회로, 음성처리회로, 송수신회로 등의 어느 하나의 기능을 갖는다.
패널(2701)은 접속필름(2708)을 통하여, 프린트 배선기판(2703)에 접속된다. 상기 패널(2701), 하우징(2702), 프린트 배선기판(2703)은 조작버튼(2704)이나 배터리(2705)와 함께, 케이스(2700, 2706)의 내부에 수납되고, 패널(2701)이 포함하는 화소 영역(2709)은 케이스(2700)에 형성된 개구창으로부터 시인할 수 있도록 배치되어 있다.
패널(2701)은 화소부와 일부의 주변 구동회로(복수의 구동회로중 동작 주파수가 낮은 구동회로)를 기판 상에 TFT를 사용하여 일체로 형성하고, 일부의 주변 구동회로(복수의 구동회로 중 동작 주파수가 높은 구동회로)를 IC 칩 상에 형성하여도 좋다. 그 IC 칩을 COG(Chip On Glass)로 패널(2701)에 실장하여도 좋고, 또는, 그 IC 칩을 TAB(Tape Automated Bonding)이나 프린트 기판을 사용하여 유리기판과 접속하여도 좋다.
또, 일부의 주변 구동회로를 기판 상에 화소부와 일체로 형성하고, 다른 주변 구동회로를 형성한 IC 칩을 COG 등으로 실장한 패널의 구성의 일례를 도 22a에 도시한다. 또, 도 22a의 패널은 기판(3900), 신호선 구동회로(3901), 화소부(3902), 주사선 구동회로(3903), 주사선 구동회로(3904), FPC(3905), IC 칩(3906), IC 칩(3907), 밀봉 기판(3908), 시일재(3909)를 갖는다. 이러한 구성으로 함으로써, 표시장치의 저소비 전력화를 도모하고, 휴대전화기의 일회의 충전에 의한 사용 시간을 길게 할 수 있다. 또한, 휴대전화기의 저비용화를 도모할 수 있다.
또한, 더욱 소비전력의 저감을 도모하기 위해서, 도 22b에 도시하는 바와 같이 기판 상에 TFT를 사용하여 화소부를 형성하고, 모든 주변 구동회로를 IC 칩 상에 형성하고, 그 IC 칩을 COG(Chip On Glass) 등으로 표시패널에 실장하여도 좋다. 또, 도 22b의 표시패널은 기판(3910), 신호선 구동회로(3911), 화소부(3912), 주사선 구동회로(3913), 주사선 구동회로(3914), FPC(3915), IC 칩(3916), IC 칩(3917), 밀봉기판(3918), 시일재(3919)를 갖는다.
상기한 바와 같이, 본 발명의 반도체 장치는 소형, 박형, 경량인 것을 특징으로 하고 있고, 상기 특징에 의해, 전자기기의 케이스(2700, 2706) 내부의 한정된 공간을 유효하게 이용할 수 있다. 또한, 비용 삭감이 가능하고, 고성능이며 신뢰성이 높은 반도체 장치를 갖는 전자기기를 제작할 수 있다.
[실시예 1]
본 실시예에서는 관찰면(A)에서 면 방위 {001}을 갖는 결정성 규소막의 면 방위의 배향률에 관해서, 도 23을 사용하여 설명한다.
우선, 실시예 1의 결정성 규소막의 제작 방법에 관해서 설명한다. 실시 형태 5에서, 도 5를 사용하여 이미 설명한 것처럼, 기판 상에, 절연막인 SiNxOy(x＞y)막과, SiNxOy(x＜y)막을 적층한 막을 평행 평판형의 플라즈마 CVD 장치로 성막하였다. 기판으로서는 코닝사 제조의 두께 0.7mm의 유리기판을 사용하였다.
그 때의 성막 조건은 이하와 같다.
＜SiNxOy(x＞y)막>
·두께 50nm
·가스의 종류(유량)
SiH4(10sccm)
NH3(100sccm)
N2O(20sccm)
H2(400sccm)
·기판 온도 300℃
·압력 40Pa
·RF 주파수 27MHz
·RF 파워 50W
·전극간 거리 30mm
·전극 면적 615.75㎠
＜SiNxOy(x＜y)막>
·두께 100nm
·가스의 종류(유량)
SiH4(4sccm)
N2O(800sccm)
·기판 온도 400℃
·압력 40Pa
·RF 주파수 27MHz
·RF 파워 50W
·전극간 거리 15mm
·전극 면적 615.75㎠
다음에, 비정질 반도체막으로서, 비정질 규소막을 평행 평판형의 플라즈마 CVD 장치로 성막하였다. 비정질 규소막의 성막 조건은 다음과 같다.
＜비정질 규소막>
·두께 66nm
·가스의 종류(유량)
SiH4(25sccm) H2(150sccm)
·기판 온도 250℃
·압력 66.7Pa
·RF 주파수 27MHz
·RF 파워 30W
·전극간 거리 25mm
·전극 면적 615.75㎠
다음에, 비정질 반도체막 상에 캡막(103)으로서 SiNxOy(x＜y)막을 평행 평판형 플라즈마 CVD 장치를 사용하여 형성하였다. 그 때의 성막 조건은 다음과 같다.
＜SiNxOy(x＜y)막>
·두께 500nm
·가스의 종류(유량)
SiH4(4sccm) N2O(800sccm)
·기판 온도 400℃
·압력 40Pa
·RF 주파수 60MHz
·RF 파워 150W
·전극간 거리 28mm
·전극 면적 844.53㎠
상기 조건으로 형성한 캡막의 에칭 속도는 7.13%의 불화수소암모늄 및 15.4%의 불화암모늄의 혼합 수용액을 사용하여 20℃에서 에칭하였을 때 115nm/초 이상 130nm/초 이하이다. 또한, 10 내지 20 vol%의 불산 수용액을 사용하여 20℃에서 에칭하였을 때 90nm/초 이상 100nm/초 이하이다. 또한, 35 내지 60sccm의 CHF3, 120 내지 190sccm의 He를 사용하고, 바이어스 파워 360 내지 540W, ICP 파워 40 내지 60W, 압력 1 내지 10Pa, 온도 10 내지 30℃에서 드라이 에칭하였을 때 117nm/초 이상 128nm/초 이하이다.
또한, 이 때의 캡막의 밀도는 2.2g/㎤이다.
얻어진 캡막(103)의 조성을 표 3에 나타낸다. 표 3에 예를 든 막의 조성은 가열처리나, 레이저 조사하기 전의 상태의 값이다. 표 3에 있어서의 조성비는 러더퍼더 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 및, 수소 전방 산란법(HFS: Hydrogen Forward Scattering)을 사용하여 측정하였다. 그 측정 감도는 ±2% 정도이다.
Figure 112008015322634-pat00003
캡막(103)을 형성한 후, 전기 노내에서 600℃, 4시간 가열하였다.
레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 이 실시예에서는 기판의 이동 속도를 20cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하고, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 9.6W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위를 해석한 결과를 도 23에 도시한다.
도 23a는 측정 영역에서의 관찰면(A)의 면 방위 {001}의 분포를 나타내는 방위 맵상이고, 도 23b 및 도 23c는 각각, 측정 영역에서의 관찰면(B) 및 관찰면(C)의 면 방위 {001}, {301}, {201}, 및 {101}의 분포를 나타내는 방위 맵상이다. 또한, 도 23d 내지 도 23f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 23a 내지 도 23c의 측정점의 면 방위는 도 23d 내지 도 23f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 23이 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 23a에서는 착색부에 {001}의 면 방위를 갖는 결정이 형성되어 있다. 도 23b 및 도 23c에서는 착색부에 {001}, {3011, {201}, 및 {101}의 면 방위를 갖는 결정이 형성되어 있다.
도 23d는 관찰면(A)의 면 방위 {001}인 결정의 배향률을 구한 결과이다. 색이 칠해진 영역이 면 방위 {001}의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다.
도 23e 및 도 23f는 각각, 관찰면(B) 및 관찰면(C)의 면 방위 {001}, {301}, {201}, 및 {101}인 결정의 배향률을 구한 결과이다. 또한, 각 면 방위마다 색을 바꾸고 있고, 각 색에 의해 {001}, {301}, {201}, {101}의 면 방위에 대응하는 영역을 구분하고 있다. 여기에서는 면 방위의 중복부는 제외한다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 4에 나타낸다. 또, 소수 제1위를 사사오입하였다. 또한, 관찰면(B 및 C)에서는 결정의 면 방위 {x01}(x=0, 1, 2, 3)의 배향률도 나타낸다.
표 4로부터 관찰면(A)에서의 결정의 면 방위는 ±10°의 각도 흔들림의 범위내에서 면 방위 {001}이 4할 이상 10할 이하 또한 6할 이상 10할 이하인 73%를 차지하는 것을 알 수 있다. 더욱이, 관찰면(B)에서의 {201}이 4할 이상 10할 이하 또한 6할 이상 10할 이하인 63%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 {201}이 4할 이상 10할 이하 또한 6할 이상 10할 이하인 62%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＜y)로 하고, 캡막으로부터 반도체막에 주사 속도가 20cm/sec, 레이저 파워가 9.6W의 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {001}인 결정 영역을 형성할 수 있다. 또한, 관찰면(B)에서의 {201}이 4할 이상 10할 이하 또한 6할 이상 10할 이하이고, 관찰면(C)에서의 {201}이 4할 이상 10할 이하 또한 6할 이상 10할 이하의 결정 영역을 형성할 수 있다.
[실시예 2]
본 실시예에서는 실시예 1과는 다른 주사 속도 및 파워의 레이저 빔을 사용하여 형성한 결정성 반도체막에 있어서, 관찰면(A)에서 면 방위 {001}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 관해서, 도 24를 사용하여 설명한다.
우선, 실시예 2의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막, 비정질 반도체막, 및 캡막을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 1과 같다.
다음에, 전기 노내에서 600℃, 4시간 가열한 후, 레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 10cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하고, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 6.8W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 24에 도시한다.
도 24a 내지 도 24c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이다.
도 24a는 측정 영역에서의 관찰면(A)의 면 방위 {001}의 분포를 나타내는 방위 맵상이고, 도 24b 및 도 24c는 각각, 측정 영역에서의 관찰면(B) 및 관찰면(C)의 면 방위 {001}, {301}, {201}, 및 {101}의 분포를 나타내는 방위 맵상이다. 도 24d 내지 도 24f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 24a 내지 도 24c의 측정점의 면 방위는 도 24d 내지 도 24f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 24가 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 24a에서는 착색부에 {001}의 면 방위를 갖는 결정이 형성되어 있다. 도 24b 및 도 24c에서는 각각, 착색부에 {001}, {301}, {201}, 및 {101}의 면 방위를 갖는 결정이 형성되어 있다.
도 24d는 관찰면(A)의 면 방위 {001}인 결정의 배향률을 구한 결과이다. 색이 칠해진 영역이 면 방위 {001}의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다.
도 24e 및 도 24f는 각각, 관찰면(B) 및 관찰면(C)의 면 방위 {001}, {301}, {201}, 및 {101}인 결정의 배향률을 구한 결과이다. 색마다 면 방위를 바꾸고 있고, 각 색에 의해 {001}, {301}, {201}, {101}의 면 방위에 대응하는 영역을 구분하고 있다. 여기에서는 면 방위의 중복부는 제외한다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 5에 나타낸다. 또, 소수 제1위를 사사오입하였다. 또한, 관찰면(B 및 C)에서는 결정의 면 방위 {x01}(x=0, 1, 2, 3)의 배향률을 나타낸다.
Figure 112008015322634-pat00005
표 5로부터 관찰면(A)에서의 결정의 면 방위는 ±10°의 각도 흔들림의 범위내에서 면방위 {001}이 4할 이상 10할 이하인 65%를 차지하는 것을 알 수 있다. 더욱이, 관찰면(B)에 있어서의 {x01}(x=0, 1, 2, 3)이 4할 이상 10할 이하 또한 6할 이상 10할 이하인 68%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 {x01}(x=0, 1, 2, 3)이 4할 이상 10할 이하 또한 6할 이상 10할 이하인 74%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＜y)로 하고, 캡막으로부터 반도체막에 주사 속도가 10cm/sec, 레이저 파워가 6.8W의 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {001}인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 {x01}(x=0, 1, 2, 3)이 4할 이상 10할 이하 또한 6할 이상 10할 이하이고, 관찰면(C)에서의 {x01}(x=0, 1, 2, 3)이 4할 이상 10할 이하 또한 6할 이상 10할 이하인 결정 영역을 형성할 수 있다.
[실시예 3]
본 실시예에서는 관찰면(A)에서 면 방위 {001}을 갖는 결정성 규소막의 면 방위의 배향률에 관해서, 도 25를 사용하여 설명한다.
우선, 실시예 2의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막, 및 비정질 반도체막을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 1과 같다.
그 후, 전기 노내에서 500℃, 1시간 가열하고, 또한 550℃에서 4시간 가열하였다. 이어서, 가열에 의해 비정질 반도체막의 표면에 형성된 산화막을 불산으로 제거하였다. 이 때의 불산처리를 90초로 하였다. 이 후, 오존을 포함하는 수용액으로 비정질 반도체막에 산화막을 형성하고, 그 후, 상기 산화막을 불산으로 제거하였다. 이것은 비정질 규소막 표면의 불순물을 충분히 제거하기 위해서이다. 이 때의 오존을 포함할 수용액의 처리시간을 40초, 불산처리를 90초로 하였다.
그 때의 성막의 조건은 다음과 같다.
＜SiNxOy(x＞y)막>
·두께 400nm
·가스의 종류(유량)
SiH4(10sccm)
NH3(100sccm)
N2O(20sccm)
H2(400sccm)
·기판 온도 300℃
·압력 40Pa
·RF 주파수 27MHz
·RF 파워 50W
·전극간 거리 30mm
·전극 면적 615.75㎠
상기 조건으로 형성한 캡막의 에칭 속도는 7.13%의 불화수소암모늄 및 15.4%의 불화암모늄의 혼합 수용액을 사용하여 20℃에서 에칭하였을 때 12nm/초 이상 16nm/초 이하이다. 또한, 10 내지 20 vol%의 불산 수용액을 사용하여 20℃에서 에칭하였을 때 80nm/초 이상 90nm/초 이하이다. 또한, 35 내지 60sccm의 CHF3, 120 내지 190sccm의 He를 사용하고, 바이어스 파워 360 내지 540W, ICP 파워 40 내지 60W, 압력 1 내지 10Pa, 온도 10 내지 30℃의 드라이 에칭하였을 때 118nm/초 이상 119nm/초 이하이다.
또한, 이 때의 캡막의 밀도는 2.1g/㎤이다.
얻어진 캡막(103)의 조성을 표 6에 나타낸다. 표 6에 예를 든 막의 조성은 가열처리나, 레이저 조사하기 전의 상태의 값이다. 표 6에 있어서의 조성비는 러더퍼더 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 및, 수소 전방 산란법(HFS: Hydrogen Forward Scatterint)을 사용하여 측정하였다. 그 측정감도는 ±2% 정도이다.
Figure 112008015322634-pat00006
상기 캡막의 형성 공정 후, 전기 노내에서 600℃, 4시간 가열하였다.
레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 이 실시예에서는 기판의 이동 속도를 10cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하여, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 6.4W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 25에 도시한다.
도 25a는 측정 영역에서의 관찰면(A)의 면 방위 {001}의 분포를 나타내는 방위 맵상이고, 도 25b 및 도 25c는 각각, 측정 영역에서의 관찰면(B)의 면 방위 {001}, {301}, {201}, 및 {101}의 분포를 나타내는 방위 맵상이다. 또한, 도 25d 내지 도 25f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 25a 내지 도 25c의 측정점의 면 방위는 도 25d 내지 도 25f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 25가 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 25a에서는 착색부에 {001}의 면 방위를 갖는 결정이 형성되어 있다. 도 25b 및 도 25c에서는 착색부에 {001}, {301}, {201}, 및 {101}의 면 방위를 갖는 결정이 형성되어 있다.
도 25d는 관찰면(A)의 면 방위 {001}인 결정의 배향률을 구한 결과이다. 색이 칠해진 영역이 면 방위 {001}의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다.
도 25e 및 도 25f는 각각, 관찰면(B) 및 관찰면(C)의 면 방위 {001}, {301}, {201}, 및 {101}인 결정의 배향률을 구한 결과이다. 또한, 각 면 방위마다 색을 바꾸고 있고, 각 색에 의해 {001}, {301}, {201}, {101}의 면 방위에 대응하는 영역을 구분하고 있다. 여기에서는 면 방위의 중복부는 제외한다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 7에 나타낸다. 또, 소수 제1위를 사사오입하였다. 또한, 관찰면(B 및 C)에서는 결정의 면 방위 {x01}(x=0, 1, 2, 3)의 배향률도 나타낸다.
Figure 112008015322634-pat00007
표 7로부터 관찰면(A)에서의 결정의 면 방위는 ±10°의 각도 흔들림의 범위내에서 면 방위 {001}이 4할 이상 10할 이하 또한 6할 이상 10할 이하인 76%를 차지하는 것을 알 수 있다. 더욱이, 관찰면(B)에서의 {301}이 4할 이상 10할 이하인 46%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 {301}이 4할 이상 10할 이하인 57%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＞y)로 하고, 캡막으로부터 반도체막에 주사 속도가 10cm/sec, 레이저 파워가 6.4W의 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {001}인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 {x01}(x=0, 1, 2, 3)이 4할 이상 10할 이하이고, 관찰면(C)에서의 {x01}(x=0, 1, 2, 3)이 4할 이상 10할 이하의 결정 영역을 형성할 수 있다.
[실시예 4]
본 실시예에서는 실시예 1내지 실시예 3과는 다른 조건으로, 관찰면(A)에서 면 방위 {001}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 관해서, 도 26을 사용하여 설명한다.
우선, 실시예 4의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막, 및 비정질 반도체막을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 3과 같다.
다음에, 전기 노내에서 500℃ 1시간의 가열을 한 후, 불산으로 비정질 반도체막 표면의 산화막을 제거하였다. 다음에, 실시예 3과 같은 조건으로 캡막(SiNxOy(x＞y))을 형성하였다.
다음에, 전기 노내에서 600℃, 4시간 가열한 후, 레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 20cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하고, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 8.8W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 26에 도시한다.
도 26a 내지 도 26c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이다.
도 26a는 측정 영역에서의 관찰면(A)의 면 방위 {001}의 분포를 나타내는 방위 맵상이고, 도 26b 및 도 26c는 각각, 측정 영역에서의 관찰면(B) 및 관찰면(C)의 면 방위 {001}, {301}, 1201}, 및 {101}의 분포를 나타내는 방위 맵상이다. 또한, 도 26d 내지 도 26f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 26a 내지 도 26c의 측정점의 면 방위는 도 26d 내지 도 26f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 26이 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 26a에서는 착색부에 {001}의 면 방위를 갖는 결정이 형성되어 있다. 도 26b 및 도 26c에서는 각각, 착색부에 {001}, {301}, {201}, 및 {101}의 면 방위를 갖는 결정이 형성되어 있다.
도 26d는 관찰면(A)의 면 방위 {001}인 결정의 배향률을 구한 결과이다. 색이 칠해진 영역이 면 방위 {001}의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다.
도 26e 및 도 26f는 각각, 관찰면(B) 및 관찰면(C)의 면 방위 {001}, {301}, {201}, 및 {101}인 결정의 배향률을 구한 결과이다. 색마다 면 방위를 바꾸고 있고, 각 색으로 칠해진 영역 각각이 {001}, {3011, {201}, {101}의 각도 흔들림이 ±10° 이내인 면 방위에 대응하는 영역을 구분하고 있다. 여기에서는 면 방위의 중복부는 제외한다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 8에 나타낸다. 또, 소수 제1위를 사사오입하였다. 또한, 관찰면(B 및 C)에서는 결정의 면 방위 {x01}(x=0, 1, 2, 3)의 배향률도 나타낸다.
Figure 112008015322634-pat00008
표 8로부터 관찰면(A)에서의 결정의 면 방위는 ±10°의 각도 흔들림의 범위내에서 면 방위 {001}이 4할 이상 10할 이하 또한 6할 이상 10할 이하인 83%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 {301}이 4할 이상 10할 이하 또한 6할 이상 10할 이하인 65%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 {301}이 4할 이상 10할 이하 또한 6할 이상 10할 이하인 71%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＞y)로 하고, 캡막으로부터 반도체막에 주사 속도가 20cm/sec, 레이저 파워가 8.8W의 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {001}인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 {301}이 4할 이상 10할 이하 또한 6할 이상 10할 이하이고, 관찰면(C)에서의 {301}이 4할 이상 10할 이하 또한 6할 이상 10할 이하의 결정 영역을 형성할 수 있다.
[실시예 5]
본 실시예에서는 관찰면(A)에서 면 방위 {211}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 관해서, 도 27을 사용하여 설명한다.
우선, 실시예 5의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막, 비정질 반도체막, 및 캡막(SiNxOy(x＜y))를 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 1과 같다.
다음에, 전기 노내에서 600℃, 4시간 가열한 후, 레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 10cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하고, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 8W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 27에 도시한다.
도 27a 내지 도 27c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이다. 또한, 도 27d 내지 도 27f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 27a 내지 도 27c의 측정점의 면 방위는 도 27d 내지 도 27f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 27이 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 27a 내지 도 27c 각각에 있어서, 착색부에 {211}, {111}, 및 {101}의 면 방위를 갖는 결정이 형성되어 있다.
도 27d 내지 도 27f는 각각 관찰면(A) 내지 관찰면(C)의 면 방위 {211}, {111}, 및 {101}인 결정의 배향률을 구한 결과이다. 도 27d 내지 도 27f에 있어서, 색이 칠해진 영역 전체가, {211}, {111}, 및 {101} 면 방위의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다. 또한, 색마다 면 방위를 바꾸고 있고, 각 색에 의해 {101}, {1l1}, {211}의 면 방위에 대응하는 영역을 구분하고 있다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 9에 나타낸다. 또, 소수 제1위를 사사오입하였다.
Figure 112008015322634-pat00009
표 9로부터 관찰면(A)에서의 결정의 면 방위는 ±10°의 각도 흔들림의 범위내에서의 면 방위 {211}이 4할 이상인 47%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 면 방위 {111}이 4할 이상인 45%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 면 방위 {101}이 4할 이상인 55%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＜y)로 하고, 캡막으로부터 반도체막에 주사 속도가 10cm/sec, 레이저 파워가 8.0W의 레이저 빔을 조사함으로써, 관찰면(A)에서의 면 방위가 {211}이 4할 이상 10할 이하인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 면 방위가 {111}이 4할 이상 10할 이하이고, 관찰면(C)에서의 면 방위가 {101}이 4할 이상 10할 이하인 결정 영역을 형성할 수 있다.
[실시예 6]
본 실시예에서는 실시예 5와는 다른 조건으로 관찰면(A)에서 면 방위 {211}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 관해서, 도 28을 사용하여 설명한다.
우선, 실시예 6의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막, 비정질 반도체막, 및 캡막(SiNxOy(x＜y))을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 1과 같다.
다음에, 전기 노내에서 600℃, 4시간 가열한 후, 레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 20cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하고, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 10.4W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 28에 도시한다.
도 28a 내지 도 28c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이고, 각 맵도의 1변의 길이가 50㎛ 이다. 또한, 도 28d 내지 도 28f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 28a 내지 도 28c의 측정점의 면 방위는 도 28d 내지 도 28f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 28이 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 28a 내지 도 28c에는 각각, 착색부에 {211}, {111}, 및 {101}의 면 방위를 갖는 결정이 형성되어 있다.
도 28d 내지 도 28f는 관찰면(A) 내지 관찰면(C) 각각의 면 방위 {211}, {111}, 및 {101}인 결정의 배향률을 구한 결과이다. 도 28d 내지 도 28f에 있어서, 색이 칠해진 영역 전체가 각각, {211}, {111}, 및 {101} 면 방위의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다. 또한, 색마다 면 방위를 바꾸고 있고, 각 색에 의해 {211}, {111}, 및 {101}의 면 방위에 대응하는 영역을 구분하고 있다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 10에 나타낸다. 또, 소수 제1위를 사사오입하였다.
Figure 112008015322634-pat00010
표 10으로부터 관찰면(A)에서의 결정의 면 방위는 ±10°의 각도 흔들림의 범위 내에서 면 방위 {211}이 4할 이상 10할 이하인 49%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 면 방위 {111}이 4할 이상 10할 이하인 48%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 면 방위 {101}이 4할 이상 10할 이하인 57%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＜y)로 하고, 캡막으로부터 반도체막에 주사 속도가 20cm/sec, 레이저 파워가 10.4W의 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {211}인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 면 방위 {111}이 4할 이상 10할 이하인 48%이고, 관찰면(C)에 있어서는 면 방위 {101}이 4할 이상 10할 이하인 57%의 결정 영역을 형성할 수 있다.
[실시예 7]
본 실시예에서는 실시예 5 및 6과는 다른 조건으로 관찰면(A)에서 면 방위 {211}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 대하여, 도 29를 사용하여 설명한다.
우선, 실시예 7의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막 및 비정질 반도체막을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 1과 같다.
다음에, 전기 노내에서 500℃에서 1시간 및 550℃에서 4시간 가열한 후, 실시예 1과 같은 조건을 사용하여 캡막(SiNxOy(x＜y))을 형성하였다. 다음에, 레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 35cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하여, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 15W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 29에 도시한다.
도 29a 내지 도 29c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이다. 또한, 도 29d 내지 도 29f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 29a 내지 도 29c의 측정점의 면 방위는 도 29d 내지 도 29f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 29가 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 29a 내지 도 29c 각각에 있어서, 착색부에 {211}, {l11}, 및 {101}의 면 방위를 갖는 결정이 형성되어 있다.
도 29d 내지 도 29f는 각각, 관찰면(A) 내지 관찰면(C)의 면 방위 {211}, {111}, 및 {101}인 결정의 배향률을 구한 결과이다. 도 29d 내지 도 29f에 있어서, 색이 칠해진 영역이, {211}, {111}, 및 {101} 면 방위의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다. 또한, 색마다 면 방위를 바꾸고 있고, 각 색에 의해 {211}, {111}, 및 {101}의 면 방위에 대응하는 영역을 구분하고 있다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 11에 나타낸다. 또, 소수 제1위를 사사오입하였다.
Figure 112008015322634-pat00011
표 11로부터 관찰면(A)에서의 결정의 면 방위는 ±10°의 각도 흔들림의 범위내에서 면 방위{211}이 4할 이상 10할 이하인 42%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 면 방위 {111}이 4할 이상 10할 이하인 41%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 면 방위 {101}이 4할 이상 10할 이하인 52%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＜y)로 하고, 캡막으로부터 반도체막에 주사 속도가 35cm/sec, 레이저 파워가 15W의 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {211}인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 면 방위 {111}이 4할 이상 10할 이하인 41%이고, 관찰면(C)에서의 면 방위 {101}이 4할 이상 10할 이하인 52%의 결정 영역을 형성할 수 있다.
[실시예 8]
본 실시예에서는 실시예 5 내지 7과는 다른 조건으로 관찰면(A)에서 면 방위 {211}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 관해서, 도 30을 사용하여 설명한다.
우선, 실시예 8의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막, 비정질 반도체막, 및 캡막(SiNxOy(x＞y))을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 3과 같다.
다음에, 전기 노내에서 600℃, 4시간 가열한 후, 레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 10cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하여, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 7.2W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 30에 도시한다.
도 30a 내지 도 30c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이다. 또한, 도 30d 내지 도 30f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 30a 내지 도 30c의 측정점의 면 방위는 도 30d 내지 도 30f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 30이 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 30a 내지 도 30c각각에 있어서, 착색부에 {211}, {111}, 및 {101}의 면 방위를 갖는 결정이 형성되어 있다.
도 30d 내지 도 30f는 각각, 관찰면(A) 내지 관찰면(C)의 면 방위 {211}, {111}, 및 {101}인 결정의 배향률을 구한 결과이다. 도 30d 내지 도 30f에 있어서, 색이 칠해진 영역이, {211}, {111}, 및 {101}면 방위의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다. 또한, 색마다 면 방위를 바꾸고 있고, 각 색에 의해 {211}, {111}, 및 {101}의 면 방위에 대응하는 영역을 구분하고 있다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 12에 나타낸다. 또, 소수 제1위를 사사오입하였다.
Figure 112008015322634-pat00012
표 12로부터 관찰면(A)에서의 결정의 면 방위는 ±10°의 각도 흔들림의 범위내에서 면 방위{211}이 4할 이상인 49%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 면 방위 {111}이 4할 이상인 48%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 면 방위 {101}이 4할 이상인 58%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＞y)로 하고, 캡막으로부터 반도체막에 주사 속도가 10cm/sec, 레이저 파워가 7.2W의 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {211}인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 면 방위 {111}이 4할 이상 10할 이하인 48%이고, 관찰면(C)에서의 면 방위 {101}이 4할 이상 10할 이하인 58%의 결정 영역을 형성할 수 있다.
[실시예 9]
본 실시예에서는 실시예 5 내지 8과는 다른 조건으로 관찰면(A)에서 면 방위 {211}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 관해서, 도 31을 사용하여 설명한다.
우선, 실시예 9의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막 및 비정질 반도체막을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 1과 같다.
다음에, 전기 노내에서 500℃, 1시간 가열한 후, 실시예 3과 같은 조건에 의해 캡막(SiNxOy(x＞y))을 형성하였다. 다음에, 600℃에서 6시간 가열한 후, 레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 20cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하여, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 10.8W이고, 조사면에 있어서는 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 31에 도시한다.
도 31a 내지 도 31c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이다. 또한, 도 31d 내지 도 31f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 31a 내지 도 31c의 측정점의 면 방위는 도 31d 내지 도 31f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 31이 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 31a에서는 착색부에 {211}의 면 방위를 갖는 결정성 규소막이 형성되고, 도 31b에서는 착색부에 {111}의 면 방위를 갖는 결정성 규소막이 형성되고, 도 31c에서는 착색부에 {101}의 면 방위를 갖는 결정이 형성되어 있다.
도 31d는 관찰면(A)의 면 방위 {211}인 결정의 배향률을 구한 결과이다. 도 31e는 관찰면(B)의 면 방위 {111}인 결정의 배향률을 구한 결과이다. 도 31f는 관찰면(C)의 면 방위 {101}인 결정의 배향률을 구한 결과이다. 도 31d 내지 도 31f에 있어서, 색이 칠해진 영역 전체가, 각각 {211}, {111}, {101}면 방위의 각도 흔들림이 ±10° 이내인 면 방위를 나타내는 영역이다. 또한, 색마다 면 방위를 바꾸고 있고, 각 색에 의해 {211}, {111}, {101}면 방위에 대응하는 영역을 구분하고 있다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 13에 나타낸다. 또, 소수 제1위를 사사오입하였다.
Figure 112008015322634-pat00013
표 13으로부터 관찰면(A)에서의 결정의 면 방위는 ±10°의 각도 흔들림의 범위내에서 면 방위 {211}이 4할 이상인 49%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 면 방위 {111}이 4할 이상인 47%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 면 방위 {101}이 4할 이상인 60%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＞y)로 하고, 캡막으로부터 반도체막에 주사 속도가 20cm/sec, 레이저 파워가 10.8W인 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {211}인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 면 방위 {111}이 4할 이상 10할 이하인 47%이고, 관찰면(C)에서의 면 방위 {101}이 4할 이상 10할 이하인 60%의 결정 영역을 형성할 수 있다.
[실시예 10]
본 실시예에서는 관찰면(A)에서 면 방위 {101}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 관해서, 도 32를 사용하여 설명한다.
우선, 실시예 10의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막, 비정질 반도체막, 및 캡막(SiNxOy(x＜y))을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 1과 같다.
다음에, 전기 노내에서 600℃, 4시간 가열한 후, 레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 70cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하고, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 28W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하여, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 32에 도시한다.
도 32a 내지 도 32c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이다. 또한, 도 32d 내지 도 32f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 32a 내지 도 32c의 측정점의 면 방위는 도 32d 내지 도 32f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 32가 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 32a 및 도 32b에서는 착색부에 {101}의 면 방위를 갖는 결정이 형성되어 있다. 도 32c에서는 착색부에 {001}의 면 방위를 갖는 결정이 형성되어 있다.
도 32d 및 도 32e는 각각, 관찰면(A 및 B)의 면 방위 {101}인 결정의 배향률을 구한 결과이다. 도 32f는 관찰면(C)의 면 방위 {001}인 결정의 배향률을 구한 결과이다. 도 32d 및 도 32e에 있어서, 색이 칠해진 영역 전체가, {101} 면 방위의 각도 흔들림이 ±20° 이내인 면 방위를 나타내는 영역이다. 도 32f에 있어서, 색이 칠해진 영역 전체가, {001}면 방위의 각도 흔들림이 ±20° 이내인 면 방위를 나타내는 영역이다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 14에 나타낸다. 또, 소수 제1위를 사사오입하였다.
Figure 112008015322634-pat00014
표 14로부터 관찰면(A)에서의 결정의 면 방위는 ±20°의 각도 흔들림의 범위내에서 면 방위{101}이 4할 이상인 54%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 면 방위 {101}이 4할 이상인 45%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 면 방위 {001}이 4할 이상인 51%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＜y)로 하고, 캡막으로부터 반도체막에 주사 속도가 70cm/sec, 레이저 파워가 28W의 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {101}인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 면 방위 {101}이 4할 이상 10할 이하의 45%이고, 관찰면(C)에서의 면 방위 {001}이 4할 이상 10할 이하인 51%의 결정 영역을 형성할 수 있다.
[실시예 11]
본 실시예에서는 실시예 10과는 다른 조건에 의해, 관찰면(A)에서 면 방위 {101}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 관해서, 도 33을 사용하여 설명한다.
우선, 실시예 11의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막, 비정질 반도체막, 및 캡막(SiNxOy(x＜y))을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 1과 같다.
다음에, 전기 노내에서 600℃, 4시간 가열한 후, 레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 90cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하고, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 28W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 33에 도시한다.
도 33a 내지 도 33c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이다. 또한, 도 33d 내지 도 33f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 33a 내지 도 33c의 측정점의 면 방위는 도 33d 내지 도 33f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 33이 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 33a 및 도 33b에서는 착색부에 {101}의 면 방위를 갖는 결정이 형성되어 있다. 도 33c에서는 착색부에 {001}의 면 방위를 갖는 결정이 형성되어 있다.
도 33d 및 도 33e는 각각, 관찰면(A 및 B)의 면 방위 {101}인 결정의 배향률을 구한 결과이다. 도 33f는 관찰면(C)의 면 방위 {001}인 결정의 배향률을 구한 결과이다. 도 33d 및 도 33e에 있어서, 색이 칠해진 영역 전체가, {101} 면 방위의 각도 흔들림이 ±20° 이내인 면 방위를 나타내는 영역이다. 도 33f에 있어서, 색이 칠해진 영역 전체가, {001}면 방위의 각도 흔들림이 ±20° 이내인 면 방위를 나타내는 영역이다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 15에 나타낸다. 또, 소수 제1위를 사사오입하였다.
Figure 112008015322634-pat00015
표 15로부터 관찰면(A)에서의 결정의 면 방위는 ±20°의 각도 흔들림의 범위내에서 면 방위 {101}이 4할 이상인 50%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 면 방위 {101}이 4할 이상인 42%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 면 방위 {001}이 4할 이상인 48%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＜y)로 하고, 캡막으로부터 반도체막에 주사 속도가 90cm/sec, 레이저 파워가 28W의 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {101}인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 면 방위 {101}이 4할 이상 10할 이하인 42%이고, 관찰면(C)에서의 면 방위 {001}이 4할 이상 10할 이하인 48%의 결정 영역을 형성할 수 있다.
[실시예 12]
본 실시예에서는 실시예 10 및 11과는 다른 조건으로 관찰면(A)에서 면 방위 {101}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 관해서, 도 34를 사용하여 설명한다.
우선, 실시예 12의 결정성 규소막의 제작 방법에 관해서 설명한다. 기판 상에 절연막, 비정질 반도체막을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 1과 같다.
다음에, 전기 노내에서 500℃ 1시간 및 550℃ 4시간의 가열을 한 후, 불산으로 비정질 반도체막 표면의 산화막을 제거하였다. 다음에, 실시예 3과 동일한 조건으로 캡막(SiNxOy(x＞y))을 형성한 후, 500℃, 1시간 가열한 후, 레이저 조사장치에 의해, 캡막을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 70cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하여, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 20W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하고, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 34에 도시한다.
도 34a 내지 도 34c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이다. 또한, 도 34d 내지 도 34f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 34a 내지 도 34c의 측정점의 면 방위는 도 34d 내지 도 34f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 34가 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 34a 및 도 34b에서는 착색부에 {101}의 면 방위를 갖는 결정이 형성되어 있다. 도 34c에서는 착색부에 {001}의 면 방위를 갖는 결정이 형성되어 있다.
도 34d 및 도 34e는 각각, 관찰면(A 및 B)의 면 방위 {101}인 결정의 배향률을 구한 결과이다. 도 34f는 관찰면(C)의 면 방위 {001}인 결정의 배향률을 구한 결과이다. 도 34d 및 도 34e에 있어서, 색이 칠해진 영역 전체가, {101} 면 방위의 각도 흔들림이 ±20° 이내인 면 방위를 나타내는 영역이다. 도 34f에 있어서, 색이 칠해진 영역 전체가, {001} 면 방위의 각도 흔들림이 ±20° 이내인 면 방위를 나타내는 영역이다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 16에 나타낸다. 또, 소수 제1위를 사사오입하였다.
Figure 112008015322634-pat00016
표 16으로부터 관찰면(A)에서의 결정의 면 방위는 ±20°의 각도 흔들림의 범위내에서 면 방위 {101}이 4할 이상인 49%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 면 방위 {101}이 4할 이상인 47%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 면 방위 {001}이 4할 이상인 55%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＞y)로 하고, 캡막으로부터 반도체막에 주사 속도가 70cm/sec, 레이저 파워가 20W의 레이저 빔을 조사함으로써, {101}인 결정 영역을 형성할 수 있다. 또한, 관찰면(B)에서의 면 방위 {101}이 4할 이상 10할 이하인 47%이고, 관찰면(C)에서의 면 방위 {001}이 4할 이상 10할 이하인 55%의 결정 영역을 형성할 수 있다.
[실시예 13]
본 실시예에서는 실시예 10 내지 12와는 다른 조건으로 관찰면(A)에서 면 방위 {101}인 결정을 형성하였을 때의, 결정성 규소막의 면 방위의 배향률에 관해서, 도 35를 사용하여 설명한다.
우선, 실시예 13의 결정성 규소막의 제작 방법에 관해서 설명한다.
기판 상에 절연막, 비정질 반도체막을 형성하였다. 이 때의 형성 공정 및 형성 조건은 실시예 1과 같다.
다음에, 전기 노내에서 500℃ 1시간의 가열을 한 후, 불산으로 비정질 반도체막 표면의 산화막을 제거한 후, 오존을 포함할 수용액으로 비정질 반도체막에 산화막을 형성하였다. 다음에, 실시예 3과 같은 조건으로 캡막(SiNxOy(x＞y))을 형성한 후, 500℃에서 1시간 및 550℃에서 4시간 가열한 후, 레이저 조사장치에 의해, 캡막(103)을 통하여, 레이저 빔을 조사하고, 비정질 규소막을 결정화하고, 결정성 규소막을 형성하였다. 본 실시예에서는 기판의 이동 속도를 90cm/sec로 하였다. 또한, 2대의 레이저 발진기에, LD 여기의 YVO4 레이저를 사용하여, 그 제 2 고조파(파장 532nm)를 조사하였다. 레이저 빔은 조사면에서의 강도가 28W이고, 조사면에서의 레이저 빔 형상을 레이저 빔의 가우스 분포에 있어서 에너지 분포가 불균일한 부분을 슬릿에 의해 제거하여, 길이 500㎛, 폭 20㎛ 정도의 선형으로 하였다.
캡막을 에칭한 후, 결정성 규소막의 결정립의 위치와 크기, 및 결정의 면 방위를 확인하기 위해서, 실시예 1과 같은 조건에 의해 EBSP 측정을 하였다.
측정 영역은 50㎛×50㎛, 측정 피치는 0.5㎛로 하고, 도 8에 도시하는 바와 같이, 서로 직교하는 3개의 관찰면(A 내지 C)에 대하여 EBSP 상을 측정하였다. 결정성 규소막의 면 방위(관찰면에 수직인 방향의 결정 축 방향)를 해석한 결과를 도 35에 도시한다.
도 35a 내지 도 35c는 측정 영역에서의 면 방위의 분포를 나타내는 방위 맵상이다. 또한, 도 35d 내지 도 35f는 각 관찰면의 면 방위를 계산한 결과이고, 결정의 각 면 방위를 컬러 코드화하여 나타낸다. 도 35a 내지 도 35c의 측정점의 면 방위는 도 35d 내지 도 35f의 각 면 방위에 대응하는 색으로 나타낸다.
또, 도 35가 흑백이기 때문에 명도만의 표시로 되어 있어 판별이 어렵지만, 컬러 표시에서는 도 35a 및 도 35b에서는 착색부에 {101}의 면 방위를 갖는 결정이 형성되어 있다. 도 35c에서는 착색부에 {001}의 면 방위를 갖는 결정이 형성되어 있다.
도 35d 및 도 35e는 각각, 관찰면(A 및 B)의 면 방위 {101}인 결정의 배향률을 구한 결과이다. 도 35f는 관찰면(C)의 면 방위 {001}인 결정의 배향률을 구한 결과이다. 도 35d 및 도 35e에 있어서, 색이 칠해진 영역 전체가, {101}면 방위의 각도 흔들림이 ±20° 이내인 면 방위를 나타내는 영역이다. 도 35f에 있어서, 색이 칠해진 영역 전체가, {001}면 방위의 각도 흔들림이 ±20° 이내인 면 방위를 나타내는 영역이다.
관찰면(A 내지 C)의 각 면 방위에 있어서의 배향률을 표 17에 나타낸다. 또, 소수 제1위를 사사오입하였다.
Figure 112008015322634-pat00017
표 17로부터 관찰면(A)에서의 결정의 면 방위는 ±20°의 각도 흔들림의 범위내에서 면 방위{101}이 4할 이상인 58%를 차지하는 것을 알 수 있다. 또한, 관찰면(B)에서의 면 방위 {101}이 4할 이상인 56%를 차지하는 것을 알 수 있다. 또한, 관찰면(C)에서의 면 방위 {001}이 4할 이상인 66%를 차지하는 것을 알 수 있다.
본 실시예에 제시하는 바와 같이, 캡막을 SiNxOy(x＞y)로 하고, 캡막으로부터 반도체막에 주사 속도가 90cm/sec, 레이저 파워가 28W의 레이저 빔을 조사함으로써, 관찰면(A)의 면 방위가 {101}인 결정 영역을 형성할 수 있다. 더욱이, 관찰면(B)에서의 면 방위 {101}이 4할 이상 10할 이하인 56%이고, 관찰면(C)에서의 면 방위 {001}이 4할 이상 10할 이하인 66%의 결정 영역을 형성할 수 있다.
도 1은 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 2는 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 3은 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 4는 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 5는 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 6은 본 발명의 결정성 반도체막의 제작 조건을 설명하는 단면도.
도 7은 본 발명에 적용 가능한 레이저 장치를 설명하는 사시도.
도 8은 본 발명의 결정성 반도체막의 면 방위를 설명하는 사시도.
도 9는 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 10은 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 11은 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 12는 본 발명에 적응 가능한 발광 소자의 등가회로를 설명하는 도면.
도 13은 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 14는 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 15는 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 16은 본 발명의 반도체 장치의 제작 공정을 설명하는 단면도.
도 17은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 18은 본 발명의 반도체 장치의 용도를 설명하는 도면.
도 19는 본 발명의 반도체 장치를 사용한 전자기기를 설명하는 도면.
도 20은 본 발명의 반도체 장치를 사용한 전자기기의 구성을 설명하는 도면.
도 21은 본 발명의 반도체 장치를 사용한 전자기기를 설명하는 전개도.
도 22는 본 발명의 반도체 장치를 설명하는 상면도.
도 23은 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 24는 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 25는 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 26은 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 27은 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 28은 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 29는 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 30은 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 31은 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배 향률을 도시하는 도면.
도 32는 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 33은 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 34는 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.
도 35는 EBSP 측정에 의해 얻어진, 실시예의 결정성 규소막 방위 맵도 및 배향률을 도시하는 도면.

Claims (25)

  1. 반도체 장치를 제작하는 방법에 있어서,
    절연 기판 위에 비정질 반도체막을 형성하는 단계;
    상기 비정질 반도체막의 제 1 비정질 영역 및 제 2 비정질 영역 위에 캡막(cap film)을 형성하는 단계;
    상기 캡막을 형성하는 단계 후, 제 1 연속발진 레이저 빔 또는 반복 주파수가 10MHz 이상인 제 1 펄스 레이저 빔을 상기 제 1 비정질 영역에 조사하여, 제 1 결정 영역을 형성하는 단계; 및
    상기 캡막을 형성하는 단계 후, 제 2 연속발진 레이저 빔 또는 반복 주파수가 10MHz 이상인 제 2 펄스 레이저 빔을 상기 제 2 비정질 영역에 조사하여, 제 2 결정 영역을 형성하는 단계를 포함하고,
    상기 제 1 결정 영역 내의 제 1 결정립들의 40% 이상 100% 이하가, 상기 제 1 결정 영역의 표면에 평행한 결정면들의 제 1 방위가 {001}이고,
    상기 제 2 결정 영역 내의 제 2 결정립들의 40% 이상 100% 이하가, 상기 제 2 결정 영역의 표면에 평행한 결정면들의 제 2 방위가 {211} 또는 {101}인, 반도체 장치를 제작하는 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 반도체 장치를 제작하는 방법에 있어서,
    절연 기판 위에 비정질 반도체막을 형성하는 단계;
    상기 비정질 반도체막의 제 1 비정질 영역 위에 제 1 캡막을 형성하는 단계;
    상기 비정질 반도체막의 제 2 비정질 영역 위에 제 2 캡막을 형성하는 단계;
    상기 제 1 캡막을 형성하는 단계 후, 제 1 연속발진 레이저 빔 또는 반복 주파수가 10MHz 이상인 제 1 펄스 레이저 빔을 상기 제 1 비정질 영역에 조사하여, 제 1 결정 영역을 형성하는 단계; 및
    상기 제 2 캡막을 형성하는 단계 후, 제 2 연속발진 레이저 빔 또는 반복 주파수가 10MHz 이상인 제 2 펄스 레이저 빔을 상기 제 2 비정질 영역에 조사하여, 제 2 결정 영역을 형성하는 단계를 포함하고,
    상기 제 1 결정 영역 내의 제 1 결정립들의 40% 이상 100% 이하가, 상기 제 1 결정 영역의 표면에 평행한 결정면들의 제 1 방위가 {001}이고,
    상기 제 2 결정 영역 내의 제 2 결정립들의 40% 이상 100% 이하가, 상기 제 2 결정 영역의 표면에 평행한 결정면들의 제 2 방위가 {211} 또는 {101}인, 반도체 장치를 제작하는 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 반도체 장치를 제작하는 방법에 있어서,
    절연 기판 위에 비정질 반도체막을 형성하는 단계;
    상기 비정질 반도체막의 제 1 비정질 영역 및 제 2 비정질 영역 위에 캡막을 형성하는 단계;
    상기 캡막을 형성하는 단계 후, 제 1 연속발진 레이저 빔 또는 반복 주파수가 10MHz 이상인 제 1 펄스 레이저 빔을 상기 제 1 비정질 영역에 조사하여, 제 1 결정 영역을 형성하는 단계;
    상기 캡막을 형성하는 단계 후, 제 2 연속발진 레이저 빔 또는 반복 주파수가 10MHz 이상인 제 2 펄스 레이저 빔을 상기 제 2 비정질 영역에 조사하여, 제 2 결정 영역을 형성하는 단계;
    n-채널 박막 트랜지스터의 제 1 채널 영역으로서 상기 제 1 결정 영역을 사용하여 상기 n-채널 박막 트랜지스터를 형성하는 단계; 및
    p-채널 박막 트랜지스터의 제 2 채널 영역으로서 상기 제 2 결정 영역을 사용하여 상기 p-채널 박막 트랜지스터를 형성하는 단계를 포함하고,
    상기 제 1 결정 영역 내의 제 1 결정립들의 40% 이상 100% 이하가, 상기 제 1 결정 영역의 표면에 평행한 결정면들의 제 1 방위가 {001}이고,
    상기 제 2 결정 영역 내의 제 2 결정립들의 40% 이상 100% 이하가, 상기 제 2 결정 영역의 표면에 평행한 결정면들의 제 2 방위가 {211} 또는 {101}인, 반도체 장치를 제작하는 방법.
  12. 제 1 항 또는 제 11 항에 있어서,
    상기 캡막은 SiNxOy(0≤x≤1.5, 0≤y≤2, 0≤4x+3y≤6)로 형성되는, 반도체 장치를 제작하는 방법.
  13. 제 1 항 또는 제 11 항에 있어서,
    상기 캡막의 두께는 200㎚ 이상 1000㎚ 이하인, 반도체 장치를 제작하는 방법.
  14. 제 1 항 또는 제 11 항에 있어서,
    상기 캡막을 형성하는 단계 전에 상기 비정질 반도체막을 가열하는 단계를 더 포함하는, 반도체 장치를 제작하는 방법.
  15. 제 1 항 또는 제 11 항에 있어서,
    상기 캡막을 형성하는 단계 전에 상기 비정질 반도체막에 원소를 첨가하는 단계를 더 포함하고,
    상기 원소는 니켈, 팔라듐, 게르마늄, 철, 주석, 납, 코발트, 백금, 동, 및 금으로 구성된 그룹으로부터 선택되는 것인, 반도체 장치를 제작하는 방법.
  16. 반도체 장치를 제작하는 방법에 있어서,
    절연 기판 위에 비정질 반도체막을 형성하는 단계;
    상기 비정질 반도체막의 제 1 비정질 영역 위에 제 1 캡막을 형성하는 단계;
    상기 비정질 반도체막의 제 2 비정질 영역 위에 제 2 캡막을 형성하는 단계;
    상기 제 1 캡막을 형성하는 단계 후, 제 1 연속발진 레이저 빔 또는 반복 주파수가 10MHz 이상인 제 1 펄스 레이저 빔을 상기 제 1 비정질 영역에 조사하여, 제 1 결정 영역을 형성하는 단계;
    상기 제 2 캡막을 형성하는 단계 후, 제 2 연속발진 레이저 빔 또는 반복 주파수가 10MHz 이상인 제 2 펄스 레이저 빔을 상기 제 2 비정질 영역에 조사하여, 제 2 결정 영역을 형성하는 단계;
    n-채널 박막 트랜지스터의 제 1 채널 영역으로서 상기 제 1 결정 영역을 사용하여 상기 n-채널 박막 트랜지스터를 형성하는 단계; 및
    p-채널 박막 트랜지스터의 제 2 채널 영역으로서 상기 제 2 결정 영역을 사용하여 상기 p-채널 박막 트랜지스터를 형성하는 단계를 포함하고,
    상기 제 1 결정 영역 내의 제 1 결정립들의 40% 이상 100% 이하가, 상기 제 1 결정 영역의 표면에 평행한 결정면들의 제 1 방위가 {001}이고,
    상기 제 2 결정 영역 내의 제 2 결정립들의 40% 이상 100% 이하가, 상기 제 2 결정 영역의 표면에 평행한 결정면들의 제 2 방위가 {211} 또는 {101}인, 반도체 장치를 제작하는 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 반도체 장치를 제작하는 방법에 있어서,
    절연 기판 위에 비정질 반도체막을 형성하는 단계;
    상기 비정질 반도체막의 제 1 비정질 영역 위에 제 1 캡막을 형성하는 단계;
    상기 비정질 반도체막의 제 2 비정질 영역 위에 제 2 캡막을 형성하는 단계;
    상기 제 1 캡막을 형성하는 단계 후, 제 1 연속발진 레이저 빔 또는 반복 주파수가 10MHz 이상인 제 1 펄스 레이저 빔을 상기 제 1 비정질 영역에 조사하여, 제 1 결정 영역을 형성하는 단계;
    상기 제 2 캡막을 형성하는 단계 후, 제 2 연속발진 레이저 빔 또는 반복 주파수가 10MHz 이상인 제 2 펄스 레이저 빔을 상기 제 2 비정질 영역에 조사하여, 제 2 결정 영역을 형성하는 단계;
    n-채널 박막 트랜지스터의 제 1 채널 영역으로서 상기 제 1 결정 영역을 사용하여 상기 n-채널 박막 트랜지스터를 형성하는 단계; 및
    p-채널 박막 트랜지스터의 제 2 채널 영역으로서 상기 제 2 결정 영역을 사용하여 상기 p-채널 박막 트랜지스터를 형성하는 단계를 포함하고,
    상기 제 1 캡막은 SiNxOy(x>y)로 형성되고,
    상기 제 2 캡막은 SiNxOy(x<y)로 형성되고,
    상기 제 1 결정 영역 내의 제 1 결정립들의 40% 이상 100% 이하가, 상기 제 1 결정 영역의 표면에 평행한 결정면들의 제 1 방위가 {001}이고,
    상기 제 2 결정 영역 내의 제 2 결정립들의 40% 이상 100% 이하가, 상기 제 2 결정 영역의 표면에 평행한 결정면들의 제 2 방위가 {211} 또는 {101}인, 반도체 장치를 제작하는 방법.
  22. 제 6 항, 제 16 항 및 제21 항 중 어느 한 항에 있어서,
    상기 제 1 캡막 및 상기 제 2 캡막 중 적어도 하나는 SiNxOy(0≤x≤1.5, 0≤y≤2, 0≤4x+3y≤6)로 형성되는, 반도체 장치를 제작하는 방법.
  23. 제 6 항, 제 16 항 및 제 21 항 중 어느 한 항에 있어서,
    상기 제 1 캡막 및 상기 제 2 캡막 중 적어도 하나의 두께는 200㎚ 이상 1000㎚ 이하인, 반도체 장치를 제작하는 방법.
  24. 제 6 항, 제 16 항 및 제 21 항 중 어느 한 항에 있어서,
    상기 제 1 캡막 및 제 2 캡막 중 적어도 하나를 형성하는 단계 전에 상기 비정질 반도체막을 가열하는 단계를 더 포함하는, 반도체 장치를 제작하는 방법.
  25. 제 6 항, 제 16 항 및 제 21 항 중 어느 한 항에 있어서,
    상기 제 1 캡막 및 상기 제 2 캡막 중 적어도 하나를 형성하는 단계 전에 상기 비정질 반도체막에 원소를 첨가하는 단계를 더 포함하고,
    상기 원소는 니켈, 팔라듐, 게르마늄, 철, 주석, 납, 코발트, 백금, 동, 및 금으로 구성된 그룹으로부터 선택되는 것인, 반도체 장치를 제작하는 방법.
KR1020080019264A 2007-03-02 2008-02-29 반도체 장치의 제작 방법 KR101380639B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00052230 2007-03-02
JP2007052230 2007-03-02

Publications (2)

Publication Number Publication Date
KR20080080947A KR20080080947A (ko) 2008-09-05
KR101380639B1 true KR101380639B1 (ko) 2014-04-04

Family

ID=39733401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080019264A KR101380639B1 (ko) 2007-03-02 2008-02-29 반도체 장치의 제작 방법

Country Status (5)

Country Link
US (1) US7972943B2 (ko)
JP (1) JP5396030B2 (ko)
KR (1) KR101380639B1 (ko)
CN (1) CN101256987B (ko)
TW (1) TWI413192B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479660B (zh) * 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
US9177811B2 (en) * 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
JP5593107B2 (ja) * 2009-04-02 2014-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8772627B2 (en) * 2009-08-07 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
KR20110107595A (ko) * 2010-03-25 2011-10-04 삼성전기주식회사 잉크젯 프린트 헤드의 제조 방법
CN102347350A (zh) * 2010-07-30 2012-02-08 中国科学院微电子研究所 一种半导体结构及其制造方法
KR101720533B1 (ko) * 2010-08-31 2017-04-03 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
JP2013149953A (ja) * 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101960745B1 (ko) * 2012-11-14 2019-03-21 엘지디스플레이 주식회사 연성 표시소자 절단방법 및 이를 이용한 연성 표시소자 제조방법
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101989560B1 (ko) 2012-12-31 2019-06-14 엔라이트 인크. Ltps 크리스탈화를 위한 짧은 펄스 섬유 레이저
JP2016103395A (ja) * 2014-11-28 2016-06-02 株式会社ジャパンディスプレイ 表示装置
JP2017037178A (ja) 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107403724A (zh) * 2016-05-20 2017-11-28 稳懋半导体股份有限公司 化合物半导体集成电路的抗湿气结构
TWI617081B (zh) * 2017-03-23 2018-03-01 國立中山大學 波導構造的製作方法
US10775490B2 (en) * 2017-10-12 2020-09-15 Infineon Technologies Ag Radio frequency systems integrated with displays and methods of formation thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112599A (ko) * 2000-06-12 2001-12-20 야마자끼 순페이 박막트랜지스터 및 반도체장치
KR20030007093A (ko) * 2001-07-10 2003-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제작방법
JP2003218362A (ja) 2001-11-14 2003-07-31 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2004048029A (ja) 2002-07-09 2004-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US5962869A (en) 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
JPH05299339A (ja) 1991-03-18 1993-11-12 Semiconductor Energy Lab Co Ltd 半導体材料およびその作製方法
JPS63299322A (ja) * 1987-05-29 1988-12-06 Sony Corp 単結晶シリコン膜の形成方法
US6261856B1 (en) * 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPH01162376A (ja) 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US5006913A (en) * 1988-11-05 1991-04-09 Mitsubishi Denki Kabushiki Kaisha Stacked type semiconductor device
EP0456199B1 (en) 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
KR950001360B1 (ko) 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US6013565A (en) * 1991-12-16 2000-01-11 Penn State Research Foundation High conductivity thin film material for semiconductor device
US5899709A (en) 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
CN100483651C (zh) 1992-08-27 2009-04-29 株式会社半导体能源研究所 半导体器件的制造方法
US5643801A (en) 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
EP0642179B1 (en) 1993-03-23 1999-02-03 TDK Corporation Solid state imaging device and process for production thereof
TW357415B (en) 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431034B2 (ja) 1993-11-09 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3254072B2 (ja) 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
WO1995034916A1 (fr) 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
TW273639B (en) 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
TW280943B (ko) 1994-07-15 1996-07-11 Sharp Kk
JP3599290B2 (ja) 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JP3421882B2 (ja) 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3204986B2 (ja) 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP3580033B2 (ja) 1996-06-20 2004-10-20 ソニー株式会社 薄膜半導体装置及びその製造方法とレーザアニール装置
US5998838A (en) 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
US6255148B1 (en) 1998-07-13 2001-07-03 Fujitsu Limited Polycrystal thin film forming method and forming system
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6535535B1 (en) 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP4307635B2 (ja) 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6548370B1 (en) 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
JP2001319891A (ja) 2000-05-10 2001-11-16 Nec Corp 薄膜処理方法及び薄膜処理装置
US6489222B2 (en) 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
JP2002083974A (ja) 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4389359B2 (ja) 2000-06-23 2009-12-24 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP4869504B2 (ja) * 2000-06-27 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6875674B2 (en) 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7217605B2 (en) 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4316149B2 (ja) 2001-02-20 2009-08-19 シャープ株式会社 薄膜トランジスタ製造方法
US6645454B2 (en) * 2001-06-28 2003-11-11 Sharp Laboratories Of America, Inc. System and method for regulating lateral growth in laser irradiated silicon films
JP4709442B2 (ja) 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7112517B2 (en) 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
SG108878A1 (en) 2001-10-30 2005-02-28 Semiconductor Energy Lab Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4084039B2 (ja) 2001-11-19 2008-04-30 株式会社 液晶先端技術開発センター 薄膜半導体装置及びその製造方法
US7078322B2 (en) * 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
JP2003168646A (ja) 2001-12-04 2003-06-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3992976B2 (ja) 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7113527B2 (en) 2001-12-21 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for laser irradiation and manufacturing method of semiconductor device
US7125592B2 (en) * 2002-04-10 2006-10-24 Wisconsin Alumni Research Foundation Detecting interactions at biomimetic interfaces with liquid crystals
JP4271413B2 (ja) 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US7605023B2 (en) 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
TWI253179B (en) * 2002-09-18 2006-04-11 Sanyo Electric Co Method for making a semiconductor device
JP4627961B2 (ja) 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004119919A (ja) 2002-09-30 2004-04-15 Hitachi Ltd 半導体薄膜および半導体薄膜の製造方法
JP2004128421A (ja) 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
JP4744059B2 (ja) 2002-11-22 2011-08-10 シャープ株式会社 半導体薄膜、半導体薄膜の形成方法、半導体装置およびディスプレイ装置。
US7335255B2 (en) * 2002-11-26 2008-02-26 Semiconductor Energy Laboratory, Co., Ltd. Manufacturing method of semiconductor device
US7919726B2 (en) 2002-11-29 2011-04-05 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
US20040195222A1 (en) 2002-12-25 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
US6713810B1 (en) * 2003-02-10 2004-03-30 Micron Technology, Inc. Non-volatile devices, and electronic systems comprising non-volatile devices
JP4515034B2 (ja) 2003-02-28 2010-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6900667B2 (en) * 2003-03-11 2005-05-31 Micron Technology, Inc. Logic constructions and electronic devices
US7304005B2 (en) 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
US7397592B2 (en) 2003-04-21 2008-07-08 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing a thin film transistor
US7476629B2 (en) 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
US7220627B2 (en) 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
JP4360826B2 (ja) 2003-04-24 2009-11-11 シャープ株式会社 半導体膜およびその製造方法
US7074656B2 (en) 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US7294874B2 (en) 2003-08-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing a semiconductor device, and a semiconductor device
JP4408668B2 (ja) * 2003-08-22 2010-02-03 三菱電機株式会社 薄膜半導体の製造方法および製造装置
KR101188356B1 (ko) * 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1553643A3 (en) 2003-12-26 2009-01-21 Sel Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing crystalline semiconductor film
TWI228832B (en) * 2004-04-05 2005-03-01 Quanta Display Inc Structure of LTPS-TFT and fabricating method of channel layer thereof
US7247813B2 (en) 2004-10-13 2007-07-24 Advanced Lcd Technologies Development Center Co., Ltd. Crystallization apparatus using pulsed laser beam
JP4954495B2 (ja) 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE602006004913D1 (de) 2005-04-28 2009-03-12 Semiconductor Energy Lab Verfahren und Vorrichtung zur Herstellung von Halbleitern mittels Laserstrahlung
EP1770443B1 (en) 2005-09-28 2016-01-20 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and exposure method
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI400758B (zh) 2005-12-28 2013-07-01 Semiconductor Energy Lab 半導體裝置的製造方法
US8278739B2 (en) 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof
US7588883B2 (en) 2006-05-09 2009-09-15 United Microelectronics Corp. Method for forming a gate and etching a conductive layer
TWI479660B (zh) 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
TWI438823B (zh) 2006-08-31 2014-05-21 Semiconductor Energy Lab 晶體半導體膜的製造方法和半導體裝置
US7662703B2 (en) 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
US9177811B2 (en) 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112599A (ko) * 2000-06-12 2001-12-20 야마자끼 순페이 박막트랜지스터 및 반도체장치
KR20030007093A (ko) * 2001-07-10 2003-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제작방법
JP2003218362A (ja) 2001-11-14 2003-07-31 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2004048029A (ja) 2002-07-09 2004-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US7972943B2 (en) 2011-07-05
JP5396030B2 (ja) 2014-01-22
CN101256987A (zh) 2008-09-03
KR20080080947A (ko) 2008-09-05
US20080213984A1 (en) 2008-09-04
JP2008252076A (ja) 2008-10-16
TWI413192B (zh) 2013-10-21
CN101256987B (zh) 2011-12-14
TW200845231A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
KR101380639B1 (ko) 반도체 장치의 제작 방법
US9941115B2 (en) Method for manufacturing semiconductor device
JP5159081B2 (ja) 半導体装置およびその作製方法
KR101272097B1 (ko) 집적회로 장치 및 그의 제조방법
KR101424788B1 (ko) 결정성 반도체막, 반도체장치 및 그들의 제조방법
US8216892B2 (en) Method for manufacturing crystalline semiconductor film
TW200425248A (en) Drop discharge apparatus, method for forming pattern and method for manufacturing semiconductor device
US8349714B2 (en) Method of crystallizing semiconductor film and method of manufacturing semiconductor device
JP5264017B2 (ja) 半導体装置の作製方法
JP5352045B2 (ja) 集積回路装置の作製方法
JP2008085317A (ja) 結晶性半導体膜、及び半導体装置の作製方法
JP5094099B2 (ja) 半導体装置の作製方法
JP2006032930A (ja) ドーピング装置
JP2006032920A (ja) 半導体装置、及びそれらの作製方法
JP2007288173A (ja) 結晶性半導体膜、半導体装置及びそれらの作製方法
JP2006032921A (ja) 半導体装置、及びそれらの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 7