JPS639141A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS639141A
JPS639141A JP61153279A JP15327986A JPS639141A JP S639141 A JPS639141 A JP S639141A JP 61153279 A JP61153279 A JP 61153279A JP 15327986 A JP15327986 A JP 15327986A JP S639141 A JPS639141 A JP S639141A
Authority
JP
Japan
Prior art keywords
layer
single crystal
deposition surface
multilayer structure
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61153279A
Other languages
English (en)
Other versions
JP2525773B2 (ja
Inventor
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61153279A priority Critical patent/JP2525773B2/ja
Priority to CA000541058A priority patent/CA1290077C/en
Priority to AU74946/87A priority patent/AU588700B2/en
Priority to EP87305789A priority patent/EP0251767A3/en
Publication of JPS639141A publication Critical patent/JPS639141A/ja
Priority to US07/974,340 priority patent/US5422302A/en
Application granted granted Critical
Publication of JP2525773B2 publication Critical patent/JP2525773B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221Three dimensional integrated circuits stacked in different levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は多層構造およびその製造方法に係り、特に堆積
面材料の種類による木精材料の核形成密度の差を利用し
て選択的に結晶を成長させる選択形成方法を利用して形
成された結晶層を用いた多層構造およびその製造方法に
関する。
本発明は、たとえば半導体集積回路、光集植回路、磁気
回路等の電子素子、光素子、磁気素子。
圧電素子あるいは表面音響素子等に使用される単結晶や
多結晶等の結晶層を容易に多層形成でき、高集結化に大
きく寄与する。
[従来技術およびその問題点] 半導体素子を基板の法線方向に端層形成し、高集積化お
よび多機能化を達成する三次元集結回路の研究開発が近
年盛んに行われている。
三次元集結回路を実現するには、トランジスタ等の電子
素子を形成するための半導体薄膜を非晶質絶縁物上に形
成することが必要である。ところが、一般に非晶質上に
は非晶質シリコン又は多結晶シリコンしか成長しない。
そこで、従来では、非晶質又は多結晶シリコンをそのま
ま電子素子の半導体層として使用するか、又は成長した
非晶質又は多結晶シリコンをレーザビーム等で溶融させ
て単結晶化を行い、その単結晶シリコンを電子素子の半
導体層として使用するかに大別されていた。
しかしながら、非晶質又は多結晶シリコンをそのまま電
子素子の半導体層として使用すると、非晶質シリコンで
は〜0.1 cm27 V@sec 、数百人の粒径を
有する多結晶シリコンでは1〜10cm2 /v−8e
C程度の低い電子易動度しか得られず、またPN接合を
形成してもリーク電流が大きい等の問題点あり、高性能
の電子素子を形成することができなかった。
一方、成長した非晶質又は多結晶シリコンを溶融再結晶
化させる方法は、単結晶層を半導体層とするために、品
性1克の電子素子を得ることができる反面、レーザビー
ムによって加熱して溶融させるために、下層に形成され
た素子の性鋤に大きく影うするという問題点を有してい
た。
[問題点を解決するための手段] 本発明の目的は、上記従来の問題点を解決するとともに
、単結晶又は多結晶を使用した品性悌素子を有する色層
構造と、その容易で信頼性の高い製造方法とを提供する
ことにある。
本発明による多層構造は、 所望素子および/又は配線が形成された下層の上に、直
接又は所望材料層を挟んで堆積面材料が形成され、 該堆積面材料の面上に、該堆積面材料より核形成密度が
十分大きく、かつ単一の核だけが成長する程度に十分微
細な異種材料が設けられ、該異種材料に成長した単一の
核から成長して形成された結晶層に所望素子および/又
は配線が形成ごれて上層を成し、 前記下層および上層の関係で各層が二層以上積層されて
いることを特徴とする。
また、本発明による多層構造の製造方法は、所望素子お
よび/又は配線が形成された層の上に、直接又は所望材
料層を挟んで堆積面材料を形成し、 該堆積面材料の面上に、該堆積面材料より核形成密度が
十分大きく、かつ単一の核だけが成長する程度に十分微
細な異種材料を形成し、該異種材料に成長した単一の核
によって単結晶を成長させて結晶層を形成し、 該結晶層に所望素子および/又は配線を形成する、 という工程を一回以上行うことを特徴とする。
[作用説明等] まず、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる0選択堆積法とは、表面エネルギ、付着
係数、脱離係数、表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。
第15図(A)および(B)は選択堆積法の説明図であ
る。まず同図(A)に示すように、基板l上に、基板1
と上記因子の異なる材料から成る薄膜2を所望部分に形
成する。そして、適当な堆積条件によって適当な材料か
ら成る薄膜の堆積を行うと、薄膜3は薄膜2上にのみ成
長し、基板l上には成長しないという現象を生じさせる
ことができる。この現象を利用することで、自己整合的
に成形されたQW23を成長させることができ、従来の
ようなレジストを用いたリングラフィ工程の省略が可能
となる。
このような選択形成法による堆積を行うことができる材
料としては、たとえば基板lとしてSi02 、薄膜2
としてSi、GaAs、Si3 N 4 、そして堆積
させる薄膜3としてSi、賀、 GaAs、InP等が
ある。
第16図は、Sin 2の堆積面と窒化シリコンの堆積
面との核形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もなく5i0
2上での核形成密度は103cm−2以下で飽和し、2
0分後でもその値はほとんど変化しない。
それに対して窒化シリコン(ここでは−例として、Si
3 N 4 )上では、〜4×1050「2で一旦飽和
し、それから10分はど変化しないが、それ以降は急激
に増大する。なお、この測定例では、5iC14ガスを
H2ガスで希釈し、圧力175 Torr、温度100
0℃の条件下でCVD法により堆積した場合を示してい
る。他にSiH4、SiH2C12,5iHCl 3 
、 SiF 4等を反応ガスとして用いて、圧力、温度
等を調整することで同様の作用を得ることができる。ま
た、真空蒸着でも可能である。
この場合、SiOz上の核形成はほとんど問題とならな
いが、反応ガス中に)ICIガスを添加することで、S
i02上での核形成を更に抑制し、SiOZ上でのSi
の堆積を皆無にすることができる。
このような現象は、SiO2および窒化シリコンの材料
表面のSiに対する吸着係数、脱離係数1表面拡散係数
等の差によるところが大きいが、Si原子自身によって
SiO2が反応し、蒸気圧が高い一酸化シリコンが生成
されることでSfo 2自身がエツチングされ、窒化シ
リコン上ではこのようなエツチング現象は生じないとい
うことも選択堆積を生じさせる原因となっていると考え
られる(T。
Yonehara、S、Yashioka、S、)li
yazawa Journal ofApplied 
Ph7sics53.8839.1982)。
このように堆積面の材料としてSiO2および窒化シリ
コンを選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな抜形I&密度差を得
ることができる。勿論、堆積面材料としては5i02が
望ましいが、 SiOxとしても十分な核形成密度差を
得ることができる。
核形成密度の差は、同グラフで示すように核の密度で1
03倍以上であれば、堆a膜の十分な選択形成を行うこ
とができる。この核密度差を得る他の方法としては、5
i02上に局所的にSiやN等をイオン注入して過剰に
SiやN等を有する領域を形成してもよい。
このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だけに必要な大きさの単結晶を選
択的に成長させることができる。
なお、単結晶の選択的の成長は、堆積面表面の電子状態
、特にダングリングボンドの状態によって決定されるた
めに、核形成密度の低い材料(たトエばSi02 )は
バルク材料である必要はなく、任意の材料や基板等の表
面のみに形成されて上記堆積面を成していればよい。
[実施例] 以下、本発明の実施例を図面に基づいて詳細に説明する
第1図は、本発明による多層構造の第一実施例の概略的
断面図である。
同図において、Si又はGaAsの基板4には1通常の
製造プロセスによってトランジスタ101やその他生導
体素子、圧電体、光素子あるいは配線等が形成され、そ
の上にCVD法やスパッタ法によって堆積面材料層5 
(ここでは非晶質絶縁物であり、たとえばSiO2であ
る。)が形成されている。そして、既に述べたように、
十分微小な異種材料6に単結晶を成長させ、単結晶層8
を形成する。
続いて、単結晶層8にトランジスタ102やその他生導
体素子、光素子あるいは配線等を形成し、堆積面材料層
5のコンタクトホール(図示されていない、)を通して
下層と上層の素子を電気的に接続する。こうして、たと
えば下層のF2O3トランジスタ101と上層のにOS
トランジスタ102とを接続してCMOSを形成すれば
、相互作用の全くないCMOSを製造することができる
更に、上記工程を繰返すことで、堆積面材N層5を挟ん
で幾層にも単結晶層8を形成することができ、三次元集
積回路を容易に形成することができる。
なお、本実施例では堆積面材料層5上に単結晶層8を形
成したが、必要に応じて堆積面材料層5上に多結晶層を
形成してもよい、多結晶層の形成工程は後述する。
第2図は1本発明による多層構造の第二実施例の概略的
断面−である。
同図において、トランジスタ101等の素子が形成され
た基板4上に、堆積面材料層5が形成され、その堆積面
に後述するように所定距離上おいて十分微小な異種材料
12を配鐙し、各異種材料12に単結晶を成長させ、島
状の単結晶層15を複数個形成する。そして、通常の半
導体プロセスによって、各単結晶層15にここでは薄膜
トランジスタ103が形成される。このようなトランジ
スタは絶縁層上に形成されるために、寄生容量が小さく
高速動作が可能である。
第3図は、本発明による多層構造の第三実施例の概略的
断面図である。
同図において、トランジスタ101等の素子が形成され
た第一層の基板4上に、堆積面材料層18が形成され、
その堆積面の凹部に十分微細な異種材料12を形成され
、単結晶層17が凹部を埋めるように平坦に形成される
。この各単結晶層17に通常の半導体プロセスによって
トランジスタ104等の素子が形成された第二層を形成
する。更に、第二層上に堆積面材料層を形成し、同様に
して第三層、第四層・・・と必要な総数の多層構造を容
易に得ることができる6 なお、上記第二および第三実施例においても、必要に応
じて堆積面材料層5上に多結晶層を形成することもでき
る。
第4図(A)〜(0)は、本発明による多層構造の製造
方法の第一実施例を示す形成工程図であり、第5図(A
)および(B)は、第4図(A)および(El)におけ
る基板の斜視図である。
第4図および第5図において、基板4′は第1図に示す
下層のトランジスタ101等が形成された基板4を示す
、以下同様に、下層の素子等は図面では省略される。
まず、第4図(A)および第5図(A)に示すように、
基板4′上に、選択堆積を回走にする核形成密度の小さ
い堆積面材料層5 (たとえばSi02等)を形成し、
その上に核形成密度の大きい異種材料を薄く堆積させ、
リングラフィ等によってパターニングすることで異種材
料8を後述するように単一の各が形成される程度に十分
微細に形成する。また、異種材料6とは、上述したよう
に、SiやN等を堆積面材料層5にイオン注入して形成
される過剰にSiやN等を有する変質領域も含めるもの
とする。
次に、堆積条件を適当に設定することによって異種材料
6だけに堆積材料の単一の核が形成される。すなわち、
異種材料6は、単一の核のみが形成される程度に十分微
細に形成する必要がある。
異種材料6の大きさは、材料の種類によって異なるが、
数ミクロン以下であればよい、更に、核は単結晶構造を
保ちながら成長し、第4図(B)に示すように島状の単
結晶粒7となる。島状の単結晶粒7が形成されるために
は、すでに述べたように、堆積面材料層5上で全く核形
成が起こらないように条件を決めることが必要である。
島状の単結晶粒7は単結晶構造を保ちながら異種材料8
を中心して更に成長し、同図(C)に示すように堆積面
材料層5を覆う。
続いて、エツチング又は研磨によって単結晶粒7を平坦
化し、第4図(D)および第5図(B)に示すように、
所望の素子を形成することができる単結晶層8が堆積面
材料層5上に形成される。
こうして、トランジスタ101等が形成された基板4′
上に絶縁層でもある堆積材料層5を挟んで単結晶層8が
形成され、この単結晶層8にトランジスタ102等の電
子素子を形成し、さらに配線および下層とのコンタクト
ホール等を通常の半導体プロセスによって形成すること
で二層の集結回路を構成できる。勿論、上記工程を繰返
えせば、多層構造の三次元集積回路を容易に作製できる
第6図(A)〜(D)は、本発明による多層構造の製造
方法の第二実施例を示す形成工程図であり、第7図(A
)および(B)は、第6図(A)および(D)における
基板の斜視図である。
第6図(A)および第7図(A)に示すように、電子素
子が形成されている基板4′上に、堆積面材料層5 (
ここでは絶縁層でもあるSi02層)が形成され、その
上に距離文を隔てて上記選択堆積を可能とする異種材ネ
112を十分に小さく配こする。
この距離見は、たとえば半導体素子を形成するために必
要とされる単結晶領域の大きさと同じか又はそれ以上に
設定される。
次に、適当な堆積条件によって異種材料12だけに堆積
材料の単一の核が形成される。すなわち、異種材料12
は、単一の核のみが形成される程度に十分微細に形成す
る必要がある。異種材料12の大きさは、材料の種類に
よって異なるが、数ミクロン以下であればよい。更に、
核は単結晶構造を保ちながら成長し、第6図CB)に示
すように島状の単結晶粒13となる。島状の単結晶粒1
3が形成されるためには、すでに述べたように、堆積面
材料層5上で全く核形成が起こらないように条件を決め
ることが必要である。
島状の単結晶粒13の基板法線方向の結晶方位は、堆積
面材料および堆積する材料の界面エネルギを最小にする
ように一定に決まる。なぜならば、表面あるいは界面エ
ネルギは結晶面によって異方性を有するからである。し
かしながら、すでに述べたように、非晶質面上における
面内の結晶方位は決定されない。
島状の単結晶粒13は更に成長して、第6図(G)に示
すように隣りの単結晶粒13と接触するが、増量面内の
結晶方位は一定ではないために、異種材料12の中間位
置に結晶粒界14が形成される。
続いて、単結晶粒13は三次元的に成長するが、成長速
度の遅い結晶面がファセットとして現われるために、エ
ツチング又は研磨によって表面の平坦化を行い、更に粒
界14の部分を除去して、第6図(D)および第7図(
B)に示すように粒界を含まない単結晶の薄11i15
を格子状に形成する。この単結晶薄膜15の大きさは、
上述したように異種材料12の間隔文によって決定され
る。すなわち、異種材料12の形成パターンを適当に定
めることによって、粒界の位置を制御することができ、
所望の大きさの単結晶を所望の配列で形成することがで
きる。
こうして、トランジスタ101等が形成された基板4′
上に絶縁層でもある堆積材料層5を挟んで単結晶層15
が形成され、この単結晶層15に例えば薄膜トランジス
タ等の電子素子を通常の半導体プロセスによって形成す
ることで第2図に示す二層の集積回路を構成できる。勿
論、上記工程を繰返えせば、多層構造の集積回路を容易
に作製できる。
第8図(A)〜(C)は、本発明による多層構造の製造
方法の第三実施例を示す形成工程図であり、第9図(A
)および(B)は、第8図(A)および(C)における
基板の斜視図である。
まず、第8図(A)および第9図(A)に示すように、
電子素子が形成されている基板4′上に、堆積面材料層
18(ここでは絶縁層でもあるSi02層)を形成し、
堆積面材料層18に必要な大きさおよび形状の凹部16
を形成し、その中に十分に微細な異種材料12を形成す
る。
続いて、第8図(B)に示すように、第一実施例と同様
にして島状の単結晶粒13を成長させる。
そして、第8図(C)および第9図CB)に示すように
、単結晶粒13が凹部16を埋めるまで成長させ、単結
晶層17を形成する。
本実施例では、凹部1B内に単結晶粒13が成長するた
めに、平坦化および粒界部分の除去工程が不要となる。
こうして、トランジスタ101等が形成された基板4′
上に絶縁層でもある堆積材料層18を挟んで単結晶層1
7が島状に形成され、この単結晶層17にトランジスタ
等の電子素子を通常の半導体プロセスによって形成する
ことで第3図に示す多層の集積回路を構成できる。
第1O図(A)〜(I])は1本発明による多層構造の
製造方法の第四実施例を示す形成工程図である。
同図(A)〜(C)は、第6図の(A)〜(C)と同じ
である。すなわち、異種材料12を間隔文をおいて形成
し、単結晶粒13を形成する。これによって異種材料1
2のほぼ中央に粒界14が形成され、平坦化することで
第12図(D)に示すような粒径立の多結晶層21を得
ることができる。
この多結晶層21の粒径は異種材料12の間隔文によっ
て決定されるために、多結晶の粒径制御が可能となる。
従来では、多結晶の粒径は形成方法や形成温度等の複数
の要因によって変化するものであったが、本発明によれ
ば異種材料12の間隔文によって制御性良く決定される
このように、単結晶層だけではなく、多結晶層を多層化
するこヒも容易にできる。
(具体例) 次に、上記各実施例における単結晶層の具体的形成方法
を第6図に示す第二実施例および第10図に示す第四実
施例を中心に説明する。
Si単結晶ウェハを熱酸化して表面にSin 2を形成
して基板11とする。勿論、石英基板を用いてもよいし
、金属、半導体、磁性体、圧電体、絶縁体等の任意の基
板上に、スパッタ法、CVD法、真空蒸着法等を用いて
基板表面に5102層を形成してもよい、なお、堆積面
材料としては5i02が望ましいが、 SiOxとして
Xの値を変化させたものであってもよい。
こうして形成されたSi02層11−)、に減圧気相成
長法によって窒化シリコン層(ここではSi3 N 4
層)又は多結品シリコン層を異種材料として増量させ1
通常のリングラフィ技術又はX線、電子線若しくはイオ
ン線を用いたリングラフィ技術で窒化シリコン層又は多
結品シリコン層をパターニングし、数ミクロン以下、望
ましくは〜1 pm以下の微小な異種材料12を形成す
る。
続いて、)ICI とH2と、 SiH2012、5i
C14、SiH013、SiF 4若しくはSin 4
との混合ガスを用いて上記基板ll上にSiを選択的に
成長させる。
その際の基板温度は700〜1100℃、圧力は約10
0Tarrである。
数十分程度の時間で、SiOz上の窒化シリコン又は多
結晶シリコンの微細な異種材料12を中心として、単結
晶のSiの粒13が成長し、最適の成長条件とすること
で、その大きさは数十ルm以上に成長する。
続いて、Siと5i02との間にエツチング速度差があ
る尺応性イオンエツチング(RIE)によって、Siの
みをエツチングして平坦化することで、粒径制御された
多結品シリコン層21が形成され、更に粒界部分を除去
して島状の単結晶シリコン層15が形成される。なお、
単結晶粒13の表面の凹凸が大きい場合は、機械的研磨
を行った後にエツチングを行う。
このようにして形成された大きさ数十pm以上で粒界を
含まない単結晶シリコン層15に、電界効果トランジス
タを形成すると、単結晶シリコンウェハに形成したもの
に劣らない特性を示した。
また、隣接する単結晶シリコン層15とはSi02によ
って電気的に分離されているために、相補型電界効果ト
ランジスタ(C−MOS)を構成しても、相互の干渉が
ない、また、素子の活性層の厚さが。
Siウェハを用いた場合より薄いために、放射線を照射
された時に発生するウェハ内の電荷による誤動作がなく
なる。更に、寄生容量が低下するために、素子の高速化
が図れる。また、任意の基板が使用できるために、Si
ウェハを用いるよりも、大面積基板上に単結晶層を低コ
ストで形成することができる。更に、他の半導体、圧電
体、誘電体等の基板上にも単結晶層を形成できるために
、多機能の三次元集積回路を実現することができる。
(窒化シリコンの組成) これまで述べてきたような堆積面材料と異種材料との十
分な核形成密度差を得るには、Si3 N 4に限定さ
れるものではなく、窒化シリコンの組成を変化させたも
のでもよい。
RFプラズマ中でSiH4ガスとNH3ガスとを分解さ
せて低温で窒化シリコン膜を形成するプラズマCVD法
では、SiH4ガスとNH3ガスとの流量比を変化させ
ることで、堆積する窒化シリコン膜のSiとNの組成比
を大幅に変化させることができる。
第11図は、SiH4とNH3の流量比と形成された窒
化シリコン膜中のStおよびNの組成比との関係を示し
たグラフである。
この時の堆積条件は、RF出力175W、基板温度38
0℃であり、SiH4ガス流量を300cc/minに
固定し、NH3ガスの流量を変化させた。同グラフに示
すようにN H3/ S i H4のガスfiFk比を
4〜10へ変化させると、窒化シリコン膜中のS i 
/ N比は1.1〜0.58に変化することがオージェ
電子分光法によって明らかとなった。
また、減圧CVD法でSiH2G+2ガスとNH3ガス
とを導入し、0.3Torrの減圧下、温度約800℃
の条件で形成した窒化シリコン膜の組成は、はぼ化学量
論比であるSi3 N 4  (Si/N =0.75
)に近いものであった。
また、SiをアンモニアあるいはN2中で約1200℃
で熱処理すること(熱窒化法)で形成される窒化シリコ
ン膜は、その形成方法が熱平衡下で行われるために、更
に化学量論比に近い組成を得ることができる。
以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度がS i 02より高い堆積面材料として用
いて上記Siの核を成長させると、その組成比により核
形成密度に差が生じる。
第12図は、S i / N組成比と核形成密度との関
係を示すグラフである。同グラフに示すように、窒化シ
リコン膜の組成を変化させることで、その上に成長する
Siの核形成密度は大幅に変化する。この時の核形成条
件は、 5iC14ガスを175Torrに減圧し、1
000℃テH2と反応させてSiを生成させる。
このように窒化シリコンの組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
うを与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することができない。
したがって、核形成密度と、単一の核が選択できる最適
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜105cm−2の核形成密度を得る堆積条件では
、窒化シリコンの大きさは約4gm以下であれば単一の
核を選択できる。
(イオン注入による異種材料の形成) Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料であるS+02の表面に局所的
にSi 、N、P、B、F、Ar。
He、C,As、Ga、Ge等をイオン注入して5i0
2の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
例えば、Si02表面をレジストで多い、所望の箇所を
露光、現像、溶解させてSi02表面を部分的に表出さ
せる。
続いて、S i F4ガスをソースガスとして用い、S
iイオンをLOkeVで1X10L6〜LX1018c
m−2の密度でSiO2表面に打込む、これによる投影
飛程は114人であり、SiO2表面ではSt濃度が〜
1022cm−3に達する。
5i02はもともと非晶質であるために、Siイオンを
注入した領域も非晶質である。
なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたS
iイオンをSiO2表面に注入してもよい。
こうしてイオン注入を行った後、レジストを剥離するこ
とで、SiO2面にSiが過剰な変質領域が形成される
。このような変質領域が形成されたSiO2堆積面にS
iを気相成長させる。
第13図は、Siイオンの注入量と核形成密度との関係
を示すグラフである。
同グラフに示すように、St十十人入量多い程、核形成
密度が増大することがわかる。
したがって、変質領域を十分微細に形成することで、こ
の変質領域を異種材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
(CVD以外のSi堆積方法) Siの選択核形成による単結晶の成長は、CVD法だけ
ではなく、Siを真空中(<10−6Torr)で電子
銃により蒸発させ、加熱した基板に堆積させる方法も用
いられる。特に、超高真空中(<10−9τorr)で
の蒸着であるMBE(Molecular Beam 
Epitaxy)法では、基板温度900℃以上でSi
ビームと5i02が反応を始め、5i02上でのSiの
核形成は皆無になることが知られている(T、Yane
hara、S、Yoshioka andS、Miya
zava Journal of Applied P
hysics 53゜10、p6839,1983)。
この現象を利用して5i02上に点在させた微小な窒化
シリコンに完全な選択性をもってSiの単一の核を形成
し、そこに単結晶Siを成長させることができた。この
詩の堆積条件は、真空度10−8Tarr以下、Siビ
ーム強度9.7×101’ato+ss / cm2 
e sec 、基板温度900℃〜1000℃であった
この場合、 5i02 +si→2SiO↑という反応
により、SiOという蒸気圧の著しく高い反応生成物が
形成され、この蒸発による5i02自身のSiによるエ
ツチングが生起している。
これに対して、窒化シリコン上では上記エツチング現象
は起こらず、核形成、モして堆積が生じている。
このことから核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物(Ta 20 s 
) 、窒化シリコン酸化物(SiON)等を使用しても
同様の効果を得ることができる。したがって、これらの
材料を微小形成して上記異種材料とすることで、同様に
単結晶を成長させることができる。
(Si以外の材料の結晶成長) (1)Si以外の材料としてダイヤモンドの場合を例示
する。既に述べたように、ダイヤモンド薄膜を半導体と
して電子素子へ応用することが望まれているが、従来で
はダイヤモンド基板以外の材料の上にダイヤモンド単結
晶を成長させることができなかった。
しかし、上述した結晶成長方法によれば、ダイヤモンド
基板以外の材料上にダイヤモンド単結晶を容易に成長さ
せることができる。ここでは、ダイヤモンド核がFeや
COの金属上に成長しないことを利用する。
まず、任意の下地基板上に真空1着法によってFe又は
Goの金属層を形成する。この時、金属層は多結品構造
となる。この金属層が核形成密度の低い堆積面に相九す
る。
続いて、金属層とに、Cu、W、Ta、Mo、Au、T
i、AI 、Ni等の金属を真空蒸着法により、又はS
i、Ge、GaAs。
TnP、SiC等の半導体材料をCVD法あるいは真空
蒸着法により、堆積させる。これらの金属および半導体
材料は、上記堆積面に相当する金属層に比べて十分に高
い核形成密度を有する材料である。続いて、この金属又
は半導体層を数pm以下にパターニングし、十分微細な
異種材料とする。あるいは、上記金属又は半導体材料の
異種材料をイオン注入によって形成しても良い。
こうして、次の条件によって異種材料の存在する金属層
上にダイヤモンドを晶析させた。
マイクロ波プラズマCVD法、熱フイラメント法を用い
たCVD法を用いた。原料ガスは、メタン(CH4)と
水素の混合ガス(1〜10%)、あるいはアルコール系
のOH基を有する炭化水素、例えばメチルアルコールc
u30)1.エチルアルコールC2)+ 508、第3
ブチルアルコール(CH3) 30H、イソプロピルア
ルコール(C[3) 20HOH、ジエチルエーテル(
:2H50C215等の液体を水素ガスでバブリングす
る。
プラズマCVD法の場合は、マイクロ波出力が200〜
350−1基板温度が500〜1000℃、圧力が1〜
400↑orrの減圧下で行った。
熱フイラメント法を用いたCVD法の場合は、フィラメ
ント温度が約1500〜2000℃、フィラメント−基
板間距離が0,5〜10mmであった。
この結果、Fe又はCoの金属層上には全くダイヤモン
ドの核形成が起こらず、その表面に微細に形成した核形
成密度の高い異種材料に単一のダイヤモンド核が生成し
、その後、その単一のダイヤモンド核を中心に単結晶の
ダイヤモンド粒子が数十gm〜数百JLm大きさまで成
長した。このダイヤモンド粒子には、不対電子の無い双
晶粒界が内在することはあるが、いわゆる多結晶構造に
あるような多くの不対電子を含む粒界は存在しない。こ
れは、核形成密度の低いFeやCO等の堆積面材料層で
はダイヤモンド核の生成がないために、単一の核からの
ダイヤモンド単結晶の成長が阻害されないためである。
この場合にも、すでに述べたように、異種材料を所望間
隔で複数個形成することによって、粒径制御されたダイ
ヤモンド多結晶を形成することができる。
このように、ダイヤモンド薄膜をダイヤモンド基板以外
の所望基板上に形成することが可能となり、ダイヤモン
ド薄膜を用いた素子の多層化を容易に、かつ低コストで
実現できる。
第14図は、Fe、 (:o、 Si、 No上のダイ
ヤモンド核の形成密度の時間依存性を示すグラフである
このグラフが示すように、Fe、 Coの金属上とSi
、 No上とでは、ダイヤモンドの核形成密度の差が1
03以上あり、第16図に示すように。
Si3 N 4上と5i02上とにおけるSiの核形成
密度差と同様である。
こうして、ダイヤモンド基板以外の任意の材料の下地基
板上に上記核形成密度の低い堆積面材料層を形成し、そ
の上に核形成密度の高い異種材料を十分微細に形成する
ことで、ダイヤモンド単結晶を容易に形成することがで
きる。勿論、すでに述べたように、微細な異種材料を所
望間隔で配置して粒径制御された多結晶構造のダイヤモ
ンド薄膜を形成することもできる。
また、本発明によれば、下地基板が上記堆積面材料層を
形成できる材料の基板であればよく、選択範囲が大幅に
広がって低コスト化、大面積化を容易に達成できる。
(2) タングステン単結晶の成長 タングステンは、SiO2上では核形成を起こさず、S
i、 WSi 2 、 PtSi、 AI等の上では多
結晶膜となって堆積することが知られている。
まず、SiO2を主成分とするガラス、石英、熱酸化膜
等の上に、Si、匈Si 2 、 PtSi、又はA1
を真空蒸着で堆積させ、フォトリソグラフィによって数
gm以下の大きさにパターニングする。
続いて、250〜500℃に加熱された反応炉内に設置
し、WF6ガスおよび水素ガスの混合ガスを圧力的0.
1〜10丁orrの減圧下で、各々75cc/winお
よび1Occ/sinの流量で流す。
これによって、WFQ +3H2→臀十88Fという反
応式で表現されるようにタングステンが生成する。この
時、タングステンとSin 2との反応性は極めて低く
、強固な結合が生じないために、核形成は起こらず、し
たがって堆積は生じない。
これに対して、Si、 WSi 2 、 PtSi、 
AI上にはタングステンの核が形成されるが、微細に形
成されているために、タングステンの単一の核のみが形
成される。そして、この単一の核が成長を続け、Si0
2上にも横方向に単結晶のまま成長する。これは、Si
02上にはタングステンの核成長が起こらないために、
単結晶成長を阻害して多結晶となることがないためであ
る。
なお、これまで述べた堆積面材料、異種材料および堆積
材料の組合せは、上記各実施例に示したものだけではな
く、十分な核形成密度差を有する材料の組合せであれば
よいことは明らかである。
したがって、選択堆積可俺なGaAsやInP等の化合
物半導体の場合にも、上記結晶成長法によって単結晶、
単結晶群又は粒径制御された多結晶を形成することがで
きる。
[発明の効果コ 以上詳細に説明したように1本発明による多層構造およ
びその製造方法は、堆積面の材料より核形成密度の十分
大きい異種材料を単一の核だけが成長するように十分微
細に形成することによって、その微細な異種材料の存在
する箇所に単結晶や多結晶等の結晶を成長させるという
結晶形成法を利用することで、通常の半導体プロセスで
使用される基本プロセスおよび装置を用いて、結晶層を
多層形成することができ、三次元集積回路等の多層構造
を容易に製造することができる。
また、上記異種材料を形成される単結晶の大きさと同じ
か又はそれ以上の距離をおいて形成することによって、
必要な大きさの粒径を有する多結晶層を形成することが
でき、更に必要な大きさの単結晶層を複数箇所に形成す
ることもできるために、レーザや電子線を照射して大粒
径の多結晶および単結晶を形成する溶融固化法に比べて
、形成工程が大幅に簡略化され、また形成時間が短縮さ
れる。
また、単結晶層にトランジスタ等の電子素子を形成し多
層化で5るために、単結晶ウェハに形成したものに劣ら
ない優れた電気的特性を得ることができるとともに、多
機能化および高集積化を達成できる。
特に、本発明による多層構造によって、従来にはない多
機源の集積回路を実現することができる0例えば、光素
子とIC1表面音響素子とIC1圧電素子とIC等の集
積、一体化が可能となる。また、安価なガラスやセラミ
ック等を基板材料とすれば、駆動回路を一枚のガラスに
集積した大型フラットパネルディスプレイ等の大面積電
子装置への応用が可能となる。更に、パッケージを簡略
化したIC等が可能となる。
【図面の簡単な説明】
第1図は、本発明による多層構造の第一実施例の概略的
断面図、 第2図は、本発明による多層構造の第二実施例の概略的
断面図。 第3図は1本発明による多層構造の第三実施例の概略的
断面図、 第4図(A)〜(D)は、本発明による多層構造の製造
方法の第一実施例を示す形成工程図、第5図(A)およ
び(B)は、第4図(A)および(D)における基板の
斜視図、 第6図(A)〜(D)は、本発明による多層構造の製造
方法の第二実施例を示す形成工程図、第7図(A)およ
び(B)は、第6図(A)および(D)における基板の
斜視図、 第8図(A)〜(C)は、本発明による多層構造の製造
方法の第三実施例を示す形成工程図、第9図(A)およ
び(B)は、第8図(A)および(C)における基板の
斜視図、 第10図(A)〜(0)は、本発明による多層構造の製
造方法の第四実施例を示す形成工程図。 第11図は、S i H4とN)H3の流量比と形成さ
れた窒化シリコン膜中のSiおよびNの組成比との関係
を示したグラフ、 第12図は、S:/N組成比と核形成密度との関係を示
すグラフ。 第13図は、Stイオンの注入量と核形成密度との関係
を示すグラフ、 第14図は、Fe、 Go、 Si、 No上のダイヤ
モンド核の形成密度の時間依存性を示すグラフ。 第15図(A)および(B)は、選択堆積法の説明図、 第16図は、5i02の堆積面と窒化シリコンの堆積面
との核形成密度の経時変化を示すグラフである。 4・・・所望基板 5.18.20・・・堆積面材料層 8.12・・・異種材料 8.15.17−−−単結晶層 14・−・粒界 21−−・多結晶層 代理人  弁理士 山 下 積 子 羊 1 回 第2回 第4図 (D)8 (A) (E3) 第7 図 (A) (E3) 第8図 $9図 (A) (B) 第11図 NH3/5IH4シt1比 0          0.5          1
.O5r/N 子且へ、応 第15図 (A) (E3) $16図 a1朋Cη

Claims (9)

    【特許請求の範囲】
  1. (1)所望素子および/又は配線が形成された下層の上
    に、直接又は所望材料層を挟んで堆積面材料が形成され
    、 該堆積面材料の面上に、該堆積面材料よ り核形成密度が十分大きく、かつ単一の核だけが成長す
    る程度に十分微細な異種材料が設けられ、該異種材料に
    成長した単一の核から成長して形成された結晶層に所望
    素子および/又は配線が形成されて上層を成し、 前記下層および上層の関係で各層が二層 以上積層されていることを特徴とする多層構造。
  2. (2)上記上層における結晶層は、上記堆積面の凹部を
    埋めた平坦な島状であることを特徴とする特許請求の範
    囲第1項記載の多層構造。
  3. (3)上記上層における結晶層は、単結晶層であること
    を特徴とする特許請求の範囲第1項記載の多層構造。
  4. (4)上記異種材料は所望間隔をおいて複数個形成され
    ており、複数の異種材料に成長した単一の核から成長し
    て形成された上層における結晶層は、粒径制御された多
    結晶層であることを特徴とする特許請求の範囲第1項記
    載の多層構造。
  5. (5)所望素子および/又は配線が形成された層の上に
    、直接又は所望材料層を挟んで堆積面材料を形成し、 該堆積面材料の面上に、該堆積面材料よ り核形成密度が十分大きく、かつ単一の核だけが成長す
    る程度に十分微細な異種材料を形成し、該異種材料に成
    長した単一の核によって 単結晶を成長させて結晶層を形成し、 該結晶層に所望素子および/又は配線を 形成する、 という工程を一回以上行うことを特徴と する多層構造の製造方法。
  6. (6)上記堆積面が所望形状の凹部を有し、該凹部に上
    記異種材料を十分微細に形成して単結晶を成長させるこ
    とで、前記凹部に平坦な結晶層を形成することを特徴と
    する特許請求の範囲第5項記載の多層構造の製造方法。
  7. (7)上記結晶層は、単結晶層であることを特徴とする
    特許請求の範囲第5項又は第6項記載の多層構造の製造
    方法。
  8. (8)上記異種材料は上記堆積面に所望の間隔で複数個
    形成され、該複数の異種材料に単結晶を成長させて、複
    数の島状の単結晶層を形成することを特徴とする特許請
    求の範囲第5項又は第6項記載の多層構造の製造方法。
  9. (9)上記異種材料は上記堆積面に所望の間隔で複数個
    形成され、該複数の異種材料に単結晶を成長させて、前
    記異種材料の間隔によって粒径が制御された多結晶層を
    形成することを特徴とする特許請求の範囲第5項又は第
    6項記載の多層構造の製造方法。
JP61153279A 1986-06-30 1986-06-30 半導体装置及びその製造方法 Expired - Fee Related JP2525773B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61153279A JP2525773B2 (ja) 1986-06-30 1986-06-30 半導体装置及びその製造方法
CA000541058A CA1290077C (en) 1986-06-30 1987-06-30 Semiconductor device with single crystal layer grown from single nucleus
AU74946/87A AU588700B2 (en) 1986-06-30 1987-06-30 Semiconductor device and method for producing the same
EP87305789A EP0251767A3 (en) 1986-06-30 1987-06-30 Insulated gate type semiconductor device and method of producing the same
US07/974,340 US5422302A (en) 1986-06-30 1992-11-10 Method for producing a three-dimensional semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61153279A JP2525773B2 (ja) 1986-06-30 1986-06-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS639141A true JPS639141A (ja) 1988-01-14
JP2525773B2 JP2525773B2 (ja) 1996-08-21

Family

ID=15558994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61153279A Expired - Fee Related JP2525773B2 (ja) 1986-06-30 1986-06-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2525773B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517136A (ja) * 2003-12-23 2007-06-28 コミツサリア タ レネルジー アトミーク ナノストラクチャーの組織化された成長

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516371A (en) * 1978-07-21 1980-02-05 Mitsubishi Electric Corp High voltage metal vapor gas discharge lamp of built-in stabilizer type
JPS5825220A (ja) * 1981-08-07 1983-02-15 Mitsubishi Electric Corp 半導体基体の製作方法
JPS5918196A (ja) * 1982-07-21 1984-01-30 Hitachi Ltd 単結晶薄膜の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516371A (en) * 1978-07-21 1980-02-05 Mitsubishi Electric Corp High voltage metal vapor gas discharge lamp of built-in stabilizer type
JPS5825220A (ja) * 1981-08-07 1983-02-15 Mitsubishi Electric Corp 半導体基体の製作方法
JPS5918196A (ja) * 1982-07-21 1984-01-30 Hitachi Ltd 単結晶薄膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517136A (ja) * 2003-12-23 2007-06-28 コミツサリア タ レネルジー アトミーク ナノストラクチャーの組織化された成長

Also Published As

Publication number Publication date
JP2525773B2 (ja) 1996-08-21

Similar Documents

Publication Publication Date Title
JP2516604B2 (ja) 相補性mos集積回路装置の製造方法
US5422302A (en) Method for producing a three-dimensional semiconductor device
US5733369A (en) Method for forming crystal
US5269876A (en) Process for producing crystal article
US5846320A (en) Method for forming crystal and crystal article obtained by said method
US4999313A (en) Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material
JP2596547B2 (ja) 太陽電池及びその製造方法
JP2505754B2 (ja) 光電変換装置の製造方法
EP0240309B1 (en) Method for forming crystal and crystal article obtained by said method
EP0241204B1 (en) Method for forming crystalline deposited film
JPH02191320A (ja) 結晶物品及びその形成方法
JP2695413B2 (ja) 結晶基材の製造方法
JP2651144B2 (ja) 結晶基材の製造方法
JPS639141A (ja) 半導体装置及びその製造方法
JP2515301B2 (ja) 半導体装置の製造方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JPH04373121A (ja) 結晶基材の製造方法
JPS63119254A (ja) 半導体メモリ装置
JP2651145B2 (ja) 半導体基材の製造方法
JP2561263B2 (ja) 電子放出素子の製造方法
JPS63239979A (ja) フオトセンサ及びその製造方法
JPS63239187A (ja) 結晶物品
JPS63234512A (ja) 電子回路装置
JPS63207028A (ja) 電子放出素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees