JP2007517136A - ナノストラクチャーの組織化された成長 - Google Patents

ナノストラクチャーの組織化された成長 Download PDF

Info

Publication number
JP2007517136A
JP2007517136A JP2006546284A JP2006546284A JP2007517136A JP 2007517136 A JP2007517136 A JP 2007517136A JP 2006546284 A JP2006546284 A JP 2006546284A JP 2006546284 A JP2006546284 A JP 2006546284A JP 2007517136 A JP2007517136 A JP 2007517136A
Authority
JP
Japan
Prior art keywords
nanostructure
nanostructures
substrate
silicon
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006546284A
Other languages
English (en)
Inventor
フレデリク・メイゼン
ティエリー・バロン
セバスティエン・デコサス
アブデルカドル・ソイフィ
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JP2007517136A publication Critical patent/JP2007517136A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本発明は、
−ケイ素イオンまたはゲルマニウムイオンのビームを使用して、基材を照射することによる核生成サイト(4)の形成と、
−形成された核生成サイト上でのナノストラクチャー(8)の成長
とを含むナノストラクチャーの形成方法に関する。

Description

本発明は、組織化された3Dナノストラクチャー、特に半導体材料中での組織化された3Dナノストラクチャーの生成方法に関する。
ナノストラクチャーは、ネットワーク形状を取っている。それらは、例えばSiO、またはAl、またはSiの、またはHfO、または別の金属酸化物の誘電体層でありうる基材上に作成される。
これらのナノストラクチャーは、電子光学デバイスまたはオプトエレクトロニクスデバイス(メモリ、単電子トランジスターなど)の作成を意図している。特に、量子アイランド(島)構造の具現のためのクーロンブロッケードデバイスに関する。これらのナノストラクチャーはまた、ナノストラクチャーにDNA1片を貼り付けることができる場合には、バイオチッププローブの作成を意図している。
マイクロエレクトロニクス回路の性能の絶え間ない改良は、常にそれ以上進歩した、基本コンポーネント(MOSFET)の集積率を要求している。この目的のために、現在までに、マイクロエレクトロニクス産業は、動作において主たる物理的限界に直面することなく、技術的方法を最適化することにより、MOSFETの寸法を縮小することが可能であった。
しかしながら、短期または中期的には、「SIAロードマップ」は、35nmオーダーのグリッドサイズ、それ以下では量子効果がトランジスターの補正動作を中断するであろうサイズを明示している。
したがって、CMOS技術に代替する解決策を開発することが必要である。
最も有望な計画の1つは、ナノストラクチャーの電荷保持および/またはクーロンブロッケードの性質を利用することである。したがって、デバイス中に、主としてケイ素で作成された、これらのナノストラクチャーを集積化するという最新の試みがある。
これらのナノストラクチャーを製造するいくつかの方法がある。気相化学蒸着(CVD)は、工業規模で誘電体にナノストラクチャーを蒸着させるために使用することができる。
メモリまたはトランジスターなどのデバイス中にこれらのナノストラクチャーを集積化することは、既に可能であった。
ケイ素の新規な層の形成を含む、CVDによる誘電体上へのケイ素ナノストラクチャー(ns−Si)の蒸着、CVDによるシランまたはジシランなどの前駆体からの蒸着は、ボルマー・ウェーバ型であり、まず三次元の島構造が形成され、コアレッセンスまで成長し、連続層を形成するまでに至る。したがって、蒸着の第一段階で成長を止めることにより、ナノサイズの寸法の島構造を作成することは可能である。
この技術の主たる限界は、本明細書中で挙げた非特許文献1で示されるように、ナノストラクチャーが基材上にランダムに配置されるということである。これは、誘電体上でのケイ素の核生成方法の自然な性質による。
実際、これらのナノストラクチャーは、基材の表面での配置が現在制御することができないサイトまたは欠陥の上に選択的に形成される。このことは、このようなストラクチャーに基づいたデバイスの品質と性能をかなり制限する。
したがって、これらのナノストラクチャーの分布を組織化することを可能にするために、基材の表面に規則的に分布された選択的な核生成サイトを作成することが必要である。この目的のために、ナノストラクチャーは、表面に規則的な変形場を有するSiO基材上に配置されるべきであることが提案されている。この型の基材に蒸着したナノストラクチャーは、本明細書中で挙げた非特許文献2で示されるように、列状にナノストラクチャーを組織化する。
しかしながら、得られる組織化構造は十分ではなく、また、ナノストラクチャー間の間隔を制御するのが非常に難しい。さらに、この方法は、ナノストラクチャーと基材との間の電気的分離を保証しえない、非常に細い誘電体の使用を強いるものである。
さらに、これは、ナノストラクチャーの配置と成長を制御することのできる方法を見つけなければならないという問題を残している。
T. Baron, F. Martin, P. Mur, C. Wyon, M. Dupuy, Journal of Crystal Growth 290 (2000), 1004-1008 T. Baron, F. Mazen, C. Busseret, A. Souifi, P. Mur, M. N. Semeria, F. Fournel, P. Gentile, N. Magnea, H. Moriceau, B. Aspar, Microelectronic Engineering 61-62 (2002), 511 P. Schmuki, LE. Erickson, G. Champion, Journal of the Electrochemical Society, vol. 148, no 3, (2001), C177 R. Gerlach, M. Utlaut, Proceedings of the SPIE, The International Society for Optical Engineering, vol 4510 (2001), 96
本発明は、ナノストラクチャーの配置と成長を制御するために、核生成サイトの規則的なネットワークを作成させることができる。核生成サイトの規則的なネットワークは、例えば基材上に化学蒸着(CVD)により蒸着させ、有利には誘電材料中に存在することができる。
つまり、本発明は、表面にナノストラクチャーを組織化することを可能にする。
第一段階では、基材の表面は、集束イオンビーム(FIB)、例えばケイ素イオンまたはゲルマニウムイオンのビームを使った核生成サイトの蒸着により局所的に機能化させる。
第二段階では、ナノストラクチャーは、あらかじめFIB方法により形成された核生成サイト上に、例えば化学蒸着(CVD)により、選択的に成長する。
したがって、本発明によれば、核生成センターは、集束イオンビーム(FIB)を使って規則的に蒸着される。次いで、三次元ナノストラクチャーは、形成された核生成センター上に選択的に成長する。
特に、本発明は、絶縁体上に、半導体ナノストラクチャー、例えばケイ素またはゲルマニウムまたはIV族またはIII−V族半導体材料の組織化された蒸着を作成させることができる。金属ナノストラクチャーを調製することもまた可能である。
これらのナノストラクチャーの配置は制御される。なぜならば、FIB方法は、非常に局所的な照射を行うことができ、そのため非常に局所的な成長サイトを形成することができ、またナノストラクチャー間の間隔を制御することができるからである。
最終的には、これらのナノストラクチャーの密度もまた制御される。なぜならばFIBにより作成されたサイトの密度と等しいからである。
したがって、ナノストラクチャーのサイズは正確に制御され、また、ナノストラクチャーのランダムな蒸着に対して、サイズのばらつきは減少する。
照射に使用される元素は、ナノストラクチャーを構成する元素と同じであるか、または似た性質を有するものであることができる。また、ナノストラクチャーの電気的性質または光学的性質は、不純物の存在により劣化されない。
本発明に係る方法は、図1と図2と関連して記載される。
第一段階では、表面(2)は、好適な核生成サイト(4)として作用する材料上に局所的な蒸着を行うためのイオンビームに暴露され、次いで、ナノストラクチャーがその上に成長することができる。
集束イオンビームはこの目的のために使用される。この目的に利用されるFIBワークステーションは、非常に高い電流密度で基材(2)表面上にイオンビームを非常に正確に集束させるために使用される。
このようなワークステーションは、例えば本明細書中で挙げた非特許文献4に記載されている。
表面のあらかじめ定められた領域への集束イオンビーム(FIB)の照射は、基材(2)の性質の局所的な改変を生じさせる。
イオンビームの照射により作成された反応性サイト(4)は、例えば表面の照射に使用された元素の(ごくわずかな原子の)集まりでありうるか、または基材中へのこの元素の導入でありうるか、または、イオン衝撃(あるいは注入)により再度作成された欠陥でありうる。
したがって、核生成サイト(4)は、局所的なイオンビーム(集束イオンビーム)を用いた表面照射により、選択された位置にまず作成される。
表面照射に使用される元素は、好ましくは、作成したいナノストラクチャーを構成する元素に近い性質を有する。ケイ素またはゲルマニウムのナノストラクチャーを製造するために、例えばケイ素を照射することは可能である。また、ゲルマニウムのビームを使用することは可能である。
第2段階では、三次元ナノストラクチャー(図2の8)は、あらかじめ形成されたサイト(4)の上に形成される。
この目的のために、基材に関してサイト上に選択的な蒸着を生じる前駆体が好ましくは使用される。
例えば、誘電体がSiOである場合、また最初の照射がケイ素で行われる場合、それぞれジクロロシランまたはゲルマンを使用することにより、ケイ素またはゲルマニウムのナノストラクチャーを蒸着させることが可能であり、ジクロロシランまたはゲルマンはSiO基材に対して選択的なケイ素サイト上に蒸着させるために使用することができる前駆体である。これは特に、照射がケイ素の凝集またはケイ素の非常に濃い領域を基材表面に形成させる場合である。
したがって、ナノストラクチャーは、照射された領域(4)上に選択的に成長する。
所望の材料は、例えば化学蒸着(CVD)により核生成サイト(4)上に選択的に蒸着される。
したがって、本発明によれば、FIB技術は原則としては3Dナノストラクチャーの多量の作成に有効でないことが知られているにもかかわらず、核生成サイト(選択された物質のごくわずかな原子)の蒸着は、FIBによりまず行なわれる。
次に、FIBにより蒸着された成長核上にナノストラクチャー(8)の選択成長が起こる。各ナノストラクチャーの成長は、したがって非常に局所的であり、またそのサイズは、最大直径Dが平面2と平行な平面で測定して、ごくわずかなナノメートルオーダー、例えば1nm〜10nmまたは1nm〜15nmまたは1nm〜20nmに制御されている。高さは例えば約100nmであり、また、これらのストラクチャーは、半球と球体の間に近い形状でありうる。マイクロエレクトロニクス技術への応用においては、高さは、20nm未満であり、有利には10nmのオーダーである。
したがって規則的に配置されたナノストラクチャーは、10/cm〜1013/cmでありうる密度で形成される。
得られたサイズのばらつきは20%未満であり、また、すべてのサイズの平均を計算すると、結晶間での差は20%未満である。
さらに、すでに知られている方法のように、電気化学的方法の介在は、このような選択成長の作成にとって不可欠なものではない。
ナノストラクチャーの成長後、様々な熱処理が、ナノストラクチャーの電気的または光学的性質を改善するために、特に基材(2)の照射により発生した欠陥を修復するために、適用されうる。
本発明は、基材(2)に対して蒸着選択性を示す、すべての物質に関する。さらに、FIBによる照射は、蒸着材料に核生成サイトをもたらす。
例えば、基材上に選択的に局所的に蒸着させるために、有利には本発明を使用することは可能であり、この基材は絶縁体(例えばSiO、A1、SiNなど)、IV族材料(例えば炭化ケイ素(SiC)、ダイヤモンドCなど)またはIII−V族材料(ガリウム砒素、窒化ガリウム、GaPなど)、または金属などの性質を有することができる。
本発明に係る方法の段階を示す図である。 本発明に係る方法の段階を示す図である。
符号の説明
2 基材
4 核生成サイト
8 ナノストラクチャー

Claims (15)

  1. − ケイ素イオンまたはゲルマニウムイオンのビームを使って基材(2)を照射することにより、核生成サイトの形成に適している原子を局所的に蒸着することによる、多量の核生成サイト(4)の形成と、
    − 形成された核生成サイト上でのナノストラクチャー(8)の成長
    とを含むナノストラクチャーの形成方法。
  2. 成長が、化学蒸着により行われる、請求項1記載の方法。
  3. 誘電材料の基材を用いる、請求項1または2に記載の方法。
  4. 基材が、二酸化ケイ素(SiO)または酸化アルミニウム(Al)または窒化ケイ素(SiN)である、請求項3記載の方法。
  5. 形成されたナノストラクチャーが、半導体材料中に存在する、請求項1〜4のいずれか一項に記載の方法。
  6. 半導体材料が、ケイ素またはゲルマニウムである、請求項5記載の方法。
  7. 形成されたストラクチャーが、ガス前駆体として、それぞれジクロロシランまたはゲルマンを使って作成される、請求項6記載の方法。
  8. 形成された半導体ストラクチャーが、IV族の半導体材料中に存在する、請求項5記載の方法。
  9. 形成された半導体ストラクチャーが、炭化ケイ素(SiC)またはダイヤモンドC中に存在する、請求項8記載の方法。
  10. 半導体ストラクチャーが、III−V族半導体材料中に存在する、請求項5記載の方法。
  11. 半導体ストラクチャーが、ガリウム砒素(GaAs)、または窒化ガリウム(GaN)、またはりん化ガリウム(GaP)中に存在する、請求項5記載の方法。
  12. 形成されたナノストラクチャーが、金属材料中に存在する、請求項1〜4のいずれか一項に記載の方法。
  13. 形成されたナノストラクチャーが、3次元である、請求項1〜12のいずれか一項に記載の方法。
  14. 形成されたナノストラクチャーの最大直径(D)が、1nm〜15nmである、請求項1〜13のいずれか一項に記載の方法。
  15. ナノストラクチャーが、10/cm〜1013/cmの密度で形成されている、請求項1〜14のいずれか一項に記載の方法。

JP2006546284A 2003-12-23 2004-12-21 ナノストラクチャーの組織化された成長 Pending JP2007517136A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0351186A FR2864109B1 (fr) 2003-12-23 2003-12-23 Croissance organisee de nano-structures
PCT/FR2004/050743 WO2005064040A1 (fr) 2003-12-23 2004-12-21 Croissance organisee de nano-structures

Publications (1)

Publication Number Publication Date
JP2007517136A true JP2007517136A (ja) 2007-06-28

Family

ID=34630632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006546284A Pending JP2007517136A (ja) 2003-12-23 2004-12-21 ナノストラクチャーの組織化された成長

Country Status (5)

Country Link
US (1) US20070104888A1 (ja)
EP (1) EP1697559A1 (ja)
JP (1) JP2007517136A (ja)
FR (1) FR2864109B1 (ja)
WO (1) WO2005064040A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082345A1 (ja) * 2009-01-19 2010-07-22 日新電機株式会社 シリコンドット形成方法及びシリコンドット形成装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2922680A1 (fr) * 2007-10-18 2009-04-24 Commissariat Energie Atomique Procede de fabrication d'un composant microelectronique avec realisation de nanocristaux metalliques localises sur une couche en materiau dielectrique
DE102009041264A1 (de) * 2009-09-11 2011-03-24 IPHT Jena Institut für Photonische Technologien e.V. Verfahren zur Herstellung von optisch aktiven Nanostrukturen
US8853078B2 (en) * 2011-01-30 2014-10-07 Fei Company Method of depositing material
WO2013112596A1 (en) * 2012-01-23 2013-08-01 Stc.Unm Multi-source optimal reconfigurable energy harvester

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240723A (ja) * 1985-08-17 1987-02-21 Fujitsu Ltd 半導体装置の製造方法
JPS639141A (ja) * 1986-06-30 1988-01-14 Canon Inc 半導体装置及びその製造方法
JPS6344717A (ja) * 1986-03-31 1988-02-25 Canon Inc 結晶の形成方法
JPH03262911A (ja) * 1990-03-14 1991-11-22 Matsushita Electric Ind Co Ltd 原子間力顕微鏡用探針およびその製造方法
JPH04118916A (ja) * 1990-04-20 1992-04-20 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908226A (en) * 1988-05-23 1990-03-13 Hughes Aircraft Company Selective area nucleation and growth method for metal chemical vapor deposition using focused ion beams
US5083033A (en) * 1989-03-31 1992-01-21 Kabushiki Kaisha Toshiba Method of depositing an insulating film and a focusing ion beam apparatus
US5082359A (en) * 1989-11-28 1992-01-21 Epion Corporation Diamond films and method of growing diamond films on nondiamond substrates
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
US5504340A (en) * 1993-03-10 1996-04-02 Hitachi, Ltd. Process method and apparatus using focused ion beam generating means
JP2884054B2 (ja) * 1995-11-29 1999-04-19 工業技術院長 微細加工方法
US6806228B2 (en) * 2000-06-29 2004-10-19 University Of Louisville Low temperature synthesis of semiconductor fibers
CA2430888C (en) * 2000-12-11 2013-10-22 President And Fellows Of Harvard College Nanosensors
US6835613B2 (en) * 2001-12-06 2004-12-28 University Of South Florida Method of producing an integrated circuit with a carbon nanotube
US6761803B2 (en) * 2001-12-17 2004-07-13 City University Of Hong Kong Large area silicon cone arrays fabrication and cone based nanostructure modification
US7342225B2 (en) * 2002-02-22 2008-03-11 Agere Systems, Inc. Crystallographic metrology and process control
US7208094B2 (en) * 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240723A (ja) * 1985-08-17 1987-02-21 Fujitsu Ltd 半導体装置の製造方法
JPS6344717A (ja) * 1986-03-31 1988-02-25 Canon Inc 結晶の形成方法
JPS639141A (ja) * 1986-06-30 1988-01-14 Canon Inc 半導体装置及びその製造方法
JPH03262911A (ja) * 1990-03-14 1991-11-22 Matsushita Electric Ind Co Ltd 原子間力顕微鏡用探針およびその製造方法
JPH04118916A (ja) * 1990-04-20 1992-04-20 Hitachi Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082345A1 (ja) * 2009-01-19 2010-07-22 日新電機株式会社 シリコンドット形成方法及びシリコンドット形成装置
JPWO2010082345A1 (ja) * 2009-01-19 2012-06-28 日新電機株式会社 シリコンドット形成方法及びシリコンドット形成装置

Also Published As

Publication number Publication date
US20070104888A1 (en) 2007-05-10
WO2005064040A1 (fr) 2005-07-14
EP1697559A1 (fr) 2006-09-06
FR2864109A1 (fr) 2005-06-24
FR2864109B1 (fr) 2006-07-21

Similar Documents

Publication Publication Date Title
Zhong et al. Site-controlled and size-homogeneous Ge islands on prepatterned Si (001) substrates
Grydlik et al. Recipes for the fabrication of strictly ordered Ge islands on pit-patterned Si (001) substrates
JP4662704B2 (ja) Cvd法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法
CN101142658A (zh) 制造包括纳米结构的pn结的发光二极管的方法及这样获得的二极管
KR100666187B1 (ko) 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
Fonseka et al. High vertical yield InP nanowire growth on Si (111) using a thin buffer layer
Koto et al. Gold‐Catalyzed Vapor–Liquid–Solid Germanium‐Nanowire Nucleation on Porous Silicon
JP2007517136A (ja) ナノストラクチャーの組織化された成長
Zhong et al. Structure shift of GaN among nanowall network, nanocolumn, and compact film grown on Si (111) by MBE
Voigtländer et al. Formation of Si/Ge nanostructures at surfaces by self-organization
Barbagini et al. Critical aspects of substrate nanopatterning for the ordered growth of GaN nanocolumns
US10435817B2 (en) Controlled growth of nanoscale wires
Borgstrom et al. Electron beam prepatterning for site control of self-assembled quantum dots
Motta et al. Controlling the quantum dot nucleation site
RU2600505C1 (ru) Способ формирования эпитаксиального массива монокристаллических наноостровков кремния на сапфировой подложке в вакууме
CN107919269B (zh) 一种预后制备量子点的量子点耦合微结构及其制备方法
Shanygin et al. Relaxation-induced self-organization of a silicon crystal surface under microwave plasma micromachining
Berbezier et al. Formation and ordering of Ge nanocrystals on SiO2 using FIB nanolithography
KR100541516B1 (ko) 양자점 형성 방법
Sun et al. Selective growth of InP on focused-ion-beam-modified GaAs surface by hydride vapor phase epitaxy
Mock et al. Self-ordering in CdSe/ZnSe, CdSe/(Zn, Mn) Se, InSb/GaSb, and InSb/InAs quantum dot structures and a novel type of quantum dot
JP4854180B2 (ja) InSbナノ細線構造の作製方法
JP2006344877A (ja) 金属ナノ粒子埋込み材料の作製法
JP2004281954A (ja) 量子ドットの作製方法
WO2023168356A2 (en) Hybrid covalent-van der waals system 2d heterostructures by dative epitaxy

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110920