JP4662704B2 - Ｃｖｄ法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法 - Google Patents

Ｃｖｄ法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法 Download PDF

Info

Publication number
JP4662704B2
JP4662704B2 JP2003392551A JP2003392551A JP4662704B2 JP 4662704 B2 JP4662704 B2 JP 4662704B2 JP 2003392551 A JP2003392551 A JP 2003392551A JP 2003392551 A JP2003392551 A JP 2003392551A JP 4662704 B2 JP4662704 B2 JP 4662704B2
Authority
JP
Japan
Prior art keywords
semiconductor material
precursor
nanostructure
cvd
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003392551A
Other languages
English (en)
Other versions
JP2004179658A (ja
Inventor
フレデリック・マツェン
ティエリー・バロン
ジャン−ミシェル・アルトマン
マリ−ノエル・スメリア
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2004179658A publication Critical patent/JP2004179658A/ja
Application granted granted Critical
Publication of JP4662704B2 publication Critical patent/JP4662704B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/967—Semiconductor on specified insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、化学的気相堆積法（ＣＶＤ）によって、誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法に関するものである。半導体材料は特にシリコン又はゲルマニウムである。
本発明はさらに、本発明による方法で得られたナノ構造を有する装置に関するものである。
このように形成されたナノ構造は、電子、光学又は電子光学装置、特に量子ドットを利用するクーロンブロッケイド装置を作製することを意図したものである。
本発明が特にターゲットにしている用途は粒状ゲート記憶（ストレージ）セルや、ナノ構造を利用する電界効果トランジスタであるＤＯＴＦＥＴである。
マイクロエレクトロニクス回路の性能の継続的な発展のためには、その基本コンポーネント、ＭＯＳＦＥＴの集積度を増大していく必要がある。これまで、マイクロエレクトロニクス産業は、技術的方法を最適化することによってＭＯＳＦＥＴの寸法を縮小してきており、それはその作動における主要な物理的制限に遭遇することなくなされてきた。しかしながら、短期間又は中期間のうちに、ＳＩＡロードマップは35nm程度のゲート長を必要とし、この長さを越えると、量子効果がその正確な作動を乱す。従って、ＣＭＯＳ技術に代替する方策を開発する必要がある。
最も有望な方向の一つは、半導体ナノ構造の電荷保持／クーロンブロッケイド特性を利用することである。そのため、現在、主にシリコンから成るナノ構造を前記装置に集積するための精力的な研究がなされている。
これらの用途に対して、ナノ構造は誘電体層によって基板から電気的に絶縁されていなければならない。これらは空間的に離隔されていなければならず、言い替えると、互いに接触してはいけない。さらに、ナノ構造のサイズ及び密度は、精度を有した制御が必要である：その寸法は10nm以下でなければならず、基板上の空間的密度は高く、すなわち、単位cm２あたり10９から10１２個程度のナノ構造でなければならない。
このようなナノ構造を作製する方法が複数存在する。例えば、化学的気相堆積法（ＣＶＤ）であり、これは特に、ナノメートルの寸法（直径は10nm以下）のシリコン結晶の誘電体上への堆積を可能とするものである。
ＣＶＤによってシラン又はジシランのような前駆体から誘電体上にシリコン層を形成する方法はボルマー−ウェーバー型のものである：すなわち、３次元の寸法を有するアイランドが始めに形成され、それらが成長して融合（コアレセンス）し、連続層を形成する。堆積の第１の段階の間にアイランドの成長を止めると、ナノメートルスケールの結晶アイランドを得られる。しかしながら、前記方法を用いると、核形成及び成長のフェーズは同時である。結果として、前駆体の気体１を誘電体２に付与するときに（図１Ａ及び図１Ｂ）、形成された最初の安定な核４が成長し、その間に新たな核が現れる（図１Ｂ）。こうして、最終的に異なる寸法（このとき、得られるシリコンナノ結晶の寸法は10nm以下になり得る）のナノ構造６Ａ及び６Ｂを有する誘電体が得られる（図１Ｃ）。（図１Ａから図１Ｃに示した場合は誘電体材料層２で被覆された基板３から成るコンポジット基板を含むことに留意されたい。）
前記方法を用いると、シリコンナノ結晶は互いに離隔している。さらに、本明細書の終わりに掲載する文献［１］によると、ＣＶＤで得られるナノ構造の空間密度は堆積条件と基板の化学的性質に依存して単位cm２あたり10９から10１２個オーダーの間で変化する。
この技術の主な限界は、シリコンナノ結晶のサイズについての高い分布、５０％程度であることである。
こによって前記構造に基づいた装置の質と性能を制限される。
同様に、ゲルマニウムのナノ構造を装置に集積してもよい。ある場合には、シリコンとゲルマニウムとの物理的特性の差異のために、本発明のターゲットとする用途に対してはゲルマニウムの方が興味深いと言えるかもしれない。実際、ゲルマニウムは、シリコンの禁制帯よりも狭い禁制帯を有するので、電荷の閉じ込めが容易となり得るし、また、ナノ構造のチャージングも容易となり得る。
しかしながら、ＣＶＤによって誘電体上にゲルマニウムのナノ構造を堆積することについては文献には記載されていない。実際、ＣＶＤにおいて最も一般的に使用されているゲルマニウムの前駆体であるゲルマン（germane）は、シリカ上の堆積につながらない。この点について、ゲルマニウムは、ＣＶＤによるシリカとゲルマニウムと比較して、シリコン上に選択的に成長することが知られている（本明細書の終わりに掲載した文献［２］を参照されたい）。
しかしながら、ＣＶＤによるゲルマニウムのシリカ上への堆積が研究されてきたが、本発明のそれとは異なる。本明細書の終わりに掲載した文献［３］によれば、それにＭＯＳトランジスタのゲートにおけるポリシリコンをポリゲルマニウムに置換することも含まれている。この点について、形成されたゲルマニウムは、ナノメートルの数10倍の厚さのポリゲルマニウムの連続層だったということである。ゲルマンのＣＶＤによってシリコン上にポリゲルマニウムを堆積するために、ナノメートルの数倍の厚さのポリシリコンの連続層を堆積し、この上にゲルマンのＣＶＤによってポリゲルマニウムの連続層成長させることが提案されている。
本発明は、従来技術の欠点を有さない化学的気相堆積法（ＣＶＤ）によって誘電体材料基板上に半導体材料のナノ構造を形成する方法に形成する方法に関するものである。
本発明の方法は：
−ＣＶＤによって第１の半導体材料の前駆体からアイランド状の第１の半導体材料の安定な核を基板上に形成する段階であって、第１の半導体材料の前駆体は前記核の形成を可能とするように選択されているところの段階と、
−ＣＶＤによって前記核の上にだけ第２の半導体材料が選択的に堆積されるように選択された前駆体を用いて、第１の半導体材料の安定核から第２の半導体材料のナノ構造を形成する段階と、を備えている。
言い替えると、第２の材料の前駆体は、第１のＣＶＤ段階中に形成される核の上に選択的堆積を可能とする前駆体の中から選択される。
第１の実施形態では、第１及び第２の半導体材料はシリコンである。
第２の実施形態では、第１の半導体材料はシリコンであり、及び第２の半導体材料はゲルマニウムである。
言い替えると、本発明の方法によって、第１にＣＶＤによって誘電体材料上に互いに離隔されたゲルマニウムのナノ構造を堆積することが可能となる；誘電体材料の基板がシリカから成り、ゲルマンをゲルマニウムの前駆体として用いるならば、前記方法のおかげで、シリカの誘電体材料の基板上にシリコンの中間連続層を堆積する必要がない。前記方法によって、ナノ構造は均一でかつ制御されたサイズを有し、その密度は10９から10１２個程度で変化する。堆積中に前駆体の温度及び圧力パラメータを用いることによって、結晶又はアモルファスのナノ構造を得ることができる点は好都合である。
さらに、本発明によって、従来技術によるよりもサイズ分布（サイズディスパージョン）の小さく、ＣＶＤによって互いに離間したシリコンナノ構造を誘電体材料上に堆積することが可能となる。
誘電体材料の基板は、第１の半導体材料の前駆体を用いて可能な限り反応性よくなるように選択されるのが好ましい。
第１の実施形態では、前記誘電体材料基板は、ＳｉＯ２、表面に高密度のＳｉ−ＯＨ基を有するＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、及びＨｆＯ２から成る群から選択される。
第１の半導体材料の安定核を形成する段階は、所望の核密度の関数として選択された曝露時間実施するのが好都合である；曝露時間が長ければ長いほど、核密度は増大する。
第１の半導体材料の安定核から第２の半導体材料のナノ構造を形成する段階は、その一部に対して、所望のサイズのナノ構造の関数として選択された曝露時間実施するのが好都合である；曝露時間が長ければ長いほど、ナノ構造のサイズは増大する。
ＣＶＤ段階は低い前駆体の分圧で実施するのが好都合である。実際、前駆体の分圧が低ければ、核の成長速度は低く、ナノ構造のサイズをより容易に制御できる。
本発明の一本発明では、第１の半導体材料の前駆体はシランである。
この場合、第１の半導体材料の核形成は、温度550℃から700℃の間の温度でかつシランの133Pa（1Torr）以下の低い分圧で実施する。堆積温度のインターバルは、温度が前駆体の解離及び結晶核の形成が可能となるほどに十分高くかつ前記核の成長速度を制限するためにできるだけ低くなるよう選択される。
第１の半導体材料の安定核を形成する段階を1.33Pa（10mTorr）以下の分圧で実施する本発明の一実施形態では、第１の半導体材料の前駆体に基板を曝露する時間は15分以下である。
第１の半導体材料の安定核を形成する段階を133Pa（1Torr）以下の分圧で実施する本発明の他の実施形態では、第１の半導体材料の前駆体に基板を曝露する時間は1分以下である。
一の場合で前記基板上に、他の場合では前記核上に堆積される第１及び第２の半導体材料がシリコンのときは、第２の半導体材料の前駆体はジクロロシランであるのが好都合である。
前記基板上に堆積される第１の半導体材料がシリコンであり、前記核上に堆積される第２の半導体材料がゲルマニウムであるときは、第２の半導体材料の前駆体はゲルマンであるのが好都合である。
従って、第２の半導体材料の前駆体はジクロロシラン又はゲルマンのときは、ナノ構造を形成する段階は、300℃から1000℃の温度でかつ133Pa（1Torr）以下の前駆体の分圧で実施する。
さらに本発明は、本発明の方法のうちの一つによって作製されたナノ構造に関するものであり、ナノ構造が均一でかつ制御されたサイズを有することを特徴とする。
他の実施形態では、前記ナノ構造は、ホウ素、リン、砒素又はエルビウムのような元素
用いた共堆積又は注入によってドーピングしてもよい。
本発明の方法のうちの一によって形成した前記ナノ構造を、誘電体の堆積によって被覆してもよい。
本発明はさらに、本発明による方法のうちの一によって得られたナノ構造を有する装置に関するものである。
他の実施形態では、前記装置は、本発明による方法のうちの一によって形成されたナノ構造から成るフローティングゲートを有するストレージセルであってもよい。
前記ストレージセルはＤＯＴＦＥＴであるのが都合がよい。
本発明は多くの多の利点を有する。
第１に、前記方法を用いて得られたナノ構造の空間密度の範囲は、第１のＣＶＤ段階において堆積された核のものと同じなので、最終的に得られるナノ構造の最小サイズが１ナノメートル程度であり、ナノ構造の最大サイズはナノ構造が互いに接触し始めるときのサイズであるところの広範囲の値で選択されてもよい。結果として、10９から10１２／cm２の間の広範囲にわたってナノ構造の密度を制御してもよい。
さらに、核発生と成長の段階の分離のために、前記方法で得られたナノ構造のサイズ分布は非常に狭い。
ゲルマニウムナノ構造の場合、第１のＣＶＤ段階中に形成される核のサイズが最終的得られるナノ構造のサイズと比べて小さいので、得られるナノ構造の純度は高い点に注目されたい。
前記方法のおかげで、シリコンナノ構造の平均サイズは精確に制御され、堆積条件を変化することなく容易に変更されてもよい：これは、所望のサイズのナノ構造を得るために第２の段階の堆積時間を変更するのに十分である。他方、単一段階の方法の場合、堆積時間の変更はナノ構造の平均サイズの変更につながるだけでなく、密度の変更にもつながる。結果として、所望密度のシリコンナノ構造を得るために、堆積条件、圧力及び温度を変更することが必要となる。
本発明は、例示のためでありかつ限定的でない以下の記載を添付図面を参照して読むことによりさらに理解が深まり、他の利点及び特徴がより明確になるだろう。、
図２Ａは、第１のＣＶＤ段階の間に生じることを概略的に示すものである：誘電体層１２で被覆された基板１３に前駆体気体１１を曝露し、それによって、誘電体１２上に核１４が形成する。これが核形成フェーズである。
第２のＣＶＤ段階（図２Ｂ）では、所望のナノ構造１６Ａの前駆体気体、言い替えると、場合毎にゲルマニウム又はシリコンのナノ構造の前駆体気体を付与する。これらは、誘電体基板１２の上に変わって、第１の段階で形成された核１の上に選択的に成長する。これは成長フェーズである。
ＣＤＶの２段階の後、均一サイズのナノ構造１６Ｂを有する装置を得る（図２Ｃ）：
本発明によるシリカ誘電体基板上にゲルマニウムナノ構造を形成する方法の詳細に焦点を当てる。先述のように、本発明は２つのＣＶＤ段階を備える：
−安定なシリコン核が誘電体基板上に堆積される第１の段階（図２Ａ）、
−誘電体基板上に代わって、第１の段階で形成された核の上にゲルマニウムのナノ構造を選択的に成長させる第２の段階（図２Ｂ）。
第１の段階の目的は、ゲルマニウムのナノ構造を成長させるために、誘電体シリカ基板の表面を離散的な形で機能化することである。
“核”との用語が数10個から数1000個の原子のクラスターを意味するシリコン核は、最終的なゲルマニウムのナノ構造のサイズと比べて常に非常に小さい。
半導体ナノ構造の電荷保持／クーロンブロッケイド特性を用いるために、核の密度を10９から10１２／cm２にすることが必要である点は導入部に記載した。さらに、核間の距離は、前記ナノ構造が融合しないように所望の直径のゲルマニウムナノ構造より大きくなければならない。
まとめると、実験条件は、高密度の安定核が基板上に均一に拡がり、に核形成ができるだけ短時間で済んで核が全て同じサイズを有するようにしなければならない。
これらの全条件を充足するために、作動条件を完全に制御しなければならない。
まず、表面の曝露は、シリコンの前駆体が解離し、結晶核を形成することができるように十分に高温で実施しなければならない。しかしながら、他方、堆積温度は、前記核の成長速度を制限するためにできるだけ低くもしなければならない。例えば、シランをシリコンの前駆体とする場合では、シリコン核の形成は550℃から700℃の間の温度で実施するのが好都合である。
シリコンの前駆体の分圧は、核の成長速度が低くなるように低くなければならない。シランをシリコンの前駆体として使用する場合、シランの分圧は133Pa（1Torr）程度以下であるのが好ましい。前駆体はベクター気体で希釈してもしなくてもよい。
堆積時間は、核の所望密度の関数として選択する。誘電体基板を1.33Pa（10mTorr）程度以下の分圧のシランに曝露する場合、表面を気体に曝露する時間は15分以下である。
133Pa（1Torr）程度以下の分圧でのシランの使用の場合、表面を気体に曝露する時間は1分以下である。
高密度の核を得る場合、前駆体が表面に拡散するよりも核形成を行うように、誘電体基板はシリコン前駆体にできるだけ反応性高くなければならない。誘電体基板のシランへの曝露の場合、高密度の核を、その表面で高密度のＳｉ−ＯＨ基を有するｉ３Ｎ４、Ａｌ２Ｏ３、、ＨｆＯ２又はＳｉＯ２上に形成する。
前記第１の段階の間に形成する核の空間密度によって、ゲルマニウムナノ構造の最終密度が決まる。核密度は、基板の表面化学特性によって制御してもよく、前記核の配置を本明細書の終わりに掲載した文献［４］に記載されている方法によって制御してもよい。
第２のＣＶＤ段階の間、ゲルマニウムナノ構造は、誘電体基板上の代わりに第１の段階の間に形成した核の上に選択的に成長する。ゲルマニウムの前駆体はゲルマンであるのが好ましいが、誘電体基板上の代わりに第１の段階の間に形成した核の上に選択的に堆積するものである限り、他の前駆体でもよい。
ゲルマニウムナノ構造の成長は、ＣＶＤによってシリコン上にゲルマニウムを堆積するための従来の条件の下で実施する：温度は300℃から1000℃の間でなければならず、ゲルマニウムの前駆体の分圧は133Pa（1Torr）程度以下でかければならず、堆積時間は所望のサイズを得られるように決定しなければならない。、
ナノ構造のサイズは、前記第２のＣＶＤ段階の堆積条件（圧力、温度及び時間）によって制御する。前記ナノ構造の細部を精確に制御できるように、ナノ構造の成長速度が低くなるような操作条件を用いるのが好ましい。結果として、低い分圧のゲルマニウムの前駆体と、基板の表面での解離が可能となる低い堆積温度を用いることになる。
本発明による方法は、サイズ分布が、単一段階でシランを堆積することによる文献に記載された方法［１］と比較してかなり小さいシリコンナノ構造を形成することが可能となる。これを達成するために、シリコンの核はここに記載した第１のＣＶＤ段階で形成し（図２Ａ）、第２のＣＶＤ段階では、誘電体基板上の代わりに形成されたシリコンの核上に選択的に堆積することが可能となるシリコンの前駆体を用いる（図２Ｂ）。例えば、ジクロロシランをシリコンの前駆体として用いる。この場合、ジクロロシランからのシリコンの堆積は、300℃から1000℃の間の温度でかつ133Pa（1Torr）程度以下の前駆体の分圧で実施してもよい。
このような条件の下では、本発明は、単一段階でＣＶＤによって得られるシリコンナノ構造のサイズ分布の主要な原因の一つを除去することが可能となる。一堆積段階での形成の前記方法に固有のこの原因は、核形成及び成長フェーズが同時であることである。実際、誘電体上にシリコンナノ構造を堆積する場合、前記ナノ構造の平均サイズと密度は融合するまで連続的にかつ同時に増大するという測定がなされた（本明細書の終わりに掲載した文献［５］を参照されたい）。本発明によって、前記核形成段階と成長段階との分離が可能となり、それによって、ＣＶＤによるシリコンナノ構造の形成が可能となる。これによって、文献に記載された単一ＣＶＤ段階の方法と比べて得られたナノ構造のサイズ分布はかなり小さくなる。例えば、単一段階で、ＣＶＤによってシランから形成されたシリコンナノ構造は５０％のサイズ分布を有する［１］が、第１のＣＶＤ段階でシランを用い、第２のＣＶＤ段階でジクロロシランを用いた上述の２段階堆積法によって形成したシリコンナノ構造は、サイズ分布が２０％以下となる。
前記シリコン又はゲルマニウムのナノ構造は、例えば、ルミネセンス又は保持特性を改善するために、ホウ素、燐、砒素、エルビウムのような元素で共堆積又は注入することによってドーピングしてもよい。
前記ナノ構造は誘電体の堆積によって包んでもよい。例えば、このようにして包まれたナノ構造は、誘電体薄膜を通ってストレージポイントであるであるナノ構造に電子の形で電荷が達するストレージ製品について用いてもよい。同様に、前記包まれたナノ構造は読出用製品に用いてもよい。
本発明の装置の２つの実施形態を詳細に説明する。
第１の実施例は、シリカから成る誘電体薄膜を有するシリコン基板上にゲルマニウムナノ構造を形成するものである。ベース基板は、<100>方向に抵抗7〜10Ωmの間の抵抗を有する、ｐドープしたシリコンである。この基板をオーブンで800℃で酸化する：こうして7nm厚の酸化層７を形成する。
第１のＣＶＤ段階中に、600℃の温度で8 Pa（60 mTorr）程度の分圧で15秒間ＳｉＨ４前駆体からシリコンの核を堆積する。得られるシリコン核は1nm以下のサイズを有し、高分解能走査顕微鏡でも検出できない。
第２の段階では、ＣＶＤによって、600℃の温度で1.20 Pa（9 mTorr）程度の分圧で15秒間ＧｅＨ４前駆体からケイ素ナノ構造を堆積する。20％以下のサイズ分布で、平均直径15 nmのゲルマニウムナノ構造を得る。その密度はナノ結晶1cm２あたり5ｘ10９個であり、ゲルマニウムナノ構造におけるシリコンの質はＸＰＳのような手法によって検出することはできないほど小さい。
第２の実施例は、シリカから成る誘電体薄膜を有するシリコン基板上にシリコンナノ構造を形成するものである。ベース基板は、<100>方向に抵抗7〜10Ωmの間の抵抗を有する、ｐドープしたシリコンである。この基板をオーブンで800℃で酸化する：こうして7nm厚の酸化層７を形成する。
第１の段階中に、ＣＤＶによって、600℃の温度で8 Pa（60 mTorr）程度の分圧で15秒間ＳｉＨ４前駆体からシリコンの核を堆積する。得られるシリコン核は1nm以下のサイズを有し、高分解能走査顕微鏡でも検出できない。
第２の段階では、ＣＶＤによって、650℃の温度で8 Pa（60 mTorr）程度の分圧で300秒間ＳｉＨ４Ｃｌ２前駆体からケイ素ナノ構造を堆積する。20％以下のサイズ分布で、平均直径5nmのシリコンナノ構造を得る。その密度はナノ結晶1cm２あたり5ｘ10９個である。
文献
［１］T. BARON, F. MARTIN., P. MUR, C. WYON, Journal of Crystal Gwoeth, 209, 1004-1008 (2000)
［２］H. ISHI, Y. TAKAHASHI, J. MUROTA, Applied Physics Letters, 47, 863-865 (1985)
［３］OZTURK, MEHMET, WORTMAN, JUMMIE, 米国特許第5 250 452号明細書
［４］M.N. SEMERITA, P. MUR, F. MARTIN, F. FOURNEL, H. MORICEAU, J. EYMERY, N. MAGNEA, T. BARON, 仏国特許出願第2 815 026号明細書
［５］S. MADHUKAR, K. SMITH, R. MURALIDHAR, D. O'MERAR, M. SADO, B-Y NGUYEN, B. WHITE, B. JONES, Material Research Society Symposium proceeding 638, F 5. 2. 1 (2001)
従来技術の単一段階でＣＶＤによってシリコンナノ構造を成長する方法を示す概略図である。 本発明の二段階でＣＶＤによってシリコン又はゲルマニウムのナノ構造を成長する方法を示す概略図である。
符号の説明
１１ 前駆体
１２ 基板
１４ 核
１６Ａ，１６Ｂ ナノ構造
２１ 前駆体

Claims (14)

  1. 化学的気相堆積法（ＣＶＤ）によって、誘電体材料上に半導体材料のナノ構造を形成する方法であって：
    −基板（１２）上に、ＣＶＤによって第１の半導体材料の前駆体（１１）から第１の半導体材料の安定核（１４）を形成する段階であって、前記第１の半導体材料の前駆体は誘電体材料（１２）が前記核（１４）の形成を可能とするように選択されているところの段階と、
    −ＣＶＤによって前記核（１４）の上にだけ第２の半導体材料が選択的に堆積されるように選択された前駆体（２１）を用いて、第１の半導体材料の安定核（１４）から第２の半導体材料のナノ構造（１６Ａ，１６Ｂ）を形成する段階と、を備えており、
    前記第１及び第２の半導体材料はシリコンであり、及び前記第２の半導体材料の前駆体（２１）はジクロロシランであることを特徴とする方法。
  2. 化学的気相堆積法（ＣＶＤ）によって、誘電体材料上に半導体材料のナノ構造を形成する方法であって：
    −基板（１２）上に、ＣＶＤによって第１の半導体材料の前駆体（１１）から第１の半導体材料の安定核（１４）を形成する段階であって、前記第１の半導体材料の前駆体は誘電体材料（１２）が前記核（１４）の形成を可能とするように選択されているところの段階と、
    −ＣＶＤによって前記核（１４）の上にだけ第２の半導体材料が選択的に堆積されるように選択された前駆体（２１）を用いて、第１の半導体材料の安定核（１４）から第２の半導体材料のナノ構造（１６Ａ，１６Ｂ）を形成する段階と、を備えており、
    前記第１の半導体材料はシリコンであり、第２の半導体材料はゲルマニウムであり、及び前記第２の半導体材料の前駆体（２１）はゲルマンであることを特徴とする方法。
  3. 誘電体材料基板（１２）は、第１の半導体材料の前駆体（１１）に対してできるだけ反応性が高くなるように選択された請求項１または２に記載の方法。
  4. 前記誘電体材料基板（１２）は、ＳｉＯ２、表面に高密度のＳｉ−ＯＨ基を有するＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、及びＨｆＯ２から成る群から選択された請求項１または２に記載の方法。
  5. 第１の半導体材料の安定核（１４）を形成する段階は、所望の核密度の関数として選択された曝露時間の間実施する請求項１または２に記載の方法。
  6. 第２の半導体材料のナノ構造（１６Ａ）を形成する段階は、所望サイズのナノ構造（１６Ｂ）の関数として選択された曝露時間の間実施する請求項１または２に記載の方法。
  7. 前記段階は、前駆体（１１，２１）の低い分圧で実施する請求項１または２に記載の方法。
  8. 第１の半導体材料の前駆体（１１）はシランである請求項１または２に記載の方法。
  9. 第１の半導体材料の核（１４）の形成は、温度550℃から700℃の間の温度でかつシランの133 Pa（1 Torr）以下の低い分圧で実施する請求項８に記載の方法。
  10. 第１の半導体材料の安定核（１４）を形成する段階を1.33 Pa（10 mTorr）以下の分圧で実施し、第１の半導体材料の前駆体（１１）を基板に曝露する時間は15分以下である請求項８に記載の方法。
  11. 第１の半導体材料の安定核（１４）を形成する段階を133 Pa（1 Torr）以下の分圧で実施し、第１の半導体材料の前駆体（１１）を基板に曝露する時間は1分以下である請求項８に記載の方法。
  12. ナノ構造（１６Ａ）を形成する段階は、300℃から1000℃の間の温度でかつ133 Pa（1 Torr）以下の前駆体（２１）の分圧で実施する請求項１または２に記載の方法。
  13. ホウ素、リン、砒素及びエルビウムの中から選択される元素を共堆積又は注入によって前記ナノ構造にドーピングする段階をさらに備えている請求項１または２に記載の方法。
  14. 誘電体の堆積によって前記ナノ構造を被覆する段階をさらに備えている請求項１または２に記載の方法。
JP2003392551A 2002-11-22 2003-11-21 Ｃｖｄ法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法 Expired - Fee Related JP4662704B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0214658A FR2847567B1 (fr) 2002-11-22 2002-11-22 Procede de realisation par cvd de nano-structures de materiau semi-conducteur sur dielectrique, de tailles homogenes et controlees

Publications (2)

Publication Number Publication Date
JP2004179658A JP2004179658A (ja) 2004-06-24
JP4662704B2 true JP4662704B2 (ja) 2011-03-30

Family

ID=32241521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003392551A Expired - Fee Related JP4662704B2 (ja) 2002-11-22 2003-11-21 Ｃｖｄ法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法

Country Status (5)

Country Link
US (1) US6946369B2 (ja)
EP (1) EP1426328B1 (ja)
JP (1) JP4662704B2 (ja)
KR (1) KR101060304B1 (ja)
FR (1) FR2847567B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100236705A1 (en) * 2000-07-18 2010-09-23 Chou Stephen Y Fluidic and Microdevice Apparatus and Methods For Bonding Components Thereof
WO2005093798A1 (ja) 2004-03-26 2005-10-06 Nissin Electric Co., Ltd. シリコンドット形成方法及びシリコンドット形成装置
US7785922B2 (en) * 2004-04-30 2010-08-31 Nanosys, Inc. Methods for oriented growth of nanowires on patterned substrates
KR100644219B1 (ko) * 2004-09-16 2006-11-10 주식회사 피앤아이 나노 입자의 형성방법, 그의 장치 및 그의 응용제품
US20060189079A1 (en) * 2005-02-24 2006-08-24 Merchant Tushar P Method of forming nanoclusters
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
FR2888833B1 (fr) * 2005-07-22 2007-08-24 Commissariat Energie Atomique Procede de realisation d'etalons de bruit de fond diffus comportant des nano-structures sur une couche mince isolante
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7989290B2 (en) 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
JP4730034B2 (ja) * 2005-09-20 2011-07-20 日新電機株式会社 シリコンドット付き基板の形成方法
JP4529855B2 (ja) 2005-09-26 2010-08-25 日新電機株式会社 シリコン物体形成方法及び装置
KR100690925B1 (ko) * 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
KR101287350B1 (ko) 2005-12-29 2013-07-23 나노시스, 인크. 패터닝된 기판 상의 나노와이어의 배향된 성장을 위한 방법
KR100745167B1 (ko) * 2006-02-13 2007-08-01 한국표준과학연구원 나노 패턴을 이용한 기판 제조방법
KR100735534B1 (ko) * 2006-04-04 2007-07-04 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
FR2910176B1 (fr) * 2006-12-15 2009-10-23 Commissariat Energie Atomique Procede de realisation d'un dispositif a base de nanocristaux recouverts d'une couche de nitrure deposee par cvd
US7880241B2 (en) * 2007-02-23 2011-02-01 International Business Machines Corporation Low-temperature electrically activated gate electrode and method of fabricating same
US8367506B2 (en) 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
WO2009139936A2 (en) * 2008-02-14 2009-11-19 California Institute Of Technology Single photon detection with self-quenching multiplication
US8623288B1 (en) 2009-06-29 2014-01-07 Nanosys, Inc. Apparatus and methods for high density nanowire growth
US9950926B2 (en) * 2009-11-09 2018-04-24 The University Of Kentucky Research Foundation Method for production of germanium nanowires encapsulated within multi-walled carbon nanotubes
FR3103806B1 (fr) 2019-11-28 2021-12-03 Commissariat Energie Atomique procédé de réalisation de nanostructure par MOCVD

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250452A (en) * 1990-04-27 1993-10-05 North Carolina State University Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer
JPH0620958A (ja) * 1992-04-10 1994-01-28 Internatl Business Mach Corp <Ibm> 粗いシリコン表面の形成およびその応用
JP2005537660A (ja) * 2002-08-30 2005-12-08 フリースケール セミコンダクター インコーポレイテッド ナノ結晶を形成する方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2815026B1 (fr) * 2000-10-06 2004-04-09 Commissariat Energie Atomique Procede d'auto-organisation de microstructures ou de nanostructures et dispositif a microstructures ou a nanostructures
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250452A (en) * 1990-04-27 1993-10-05 North Carolina State University Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer
JPH0620958A (ja) * 1992-04-10 1994-01-28 Internatl Business Mach Corp <Ibm> 粗いシリコン表面の形成およびその応用
JP2005537660A (ja) * 2002-08-30 2005-12-08 フリースケール セミコンダクター インコーポレイテッド ナノ結晶を形成する方法

Also Published As

Publication number Publication date
KR20040045308A (ko) 2004-06-01
US20040147098A1 (en) 2004-07-29
EP1426328A2 (fr) 2004-06-09
KR101060304B1 (ko) 2011-08-29
EP1426328A3 (fr) 2004-06-23
EP1426328B1 (fr) 2018-05-23
US6946369B2 (en) 2005-09-20
FR2847567A1 (fr) 2004-05-28
FR2847567B1 (fr) 2005-07-01
JP2004179658A (ja) 2004-06-24

Similar Documents

Publication Publication Date Title
JP4662704B2 (ja) Ｃｖｄ法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法
US7811883B2 (en) Method of forming a nanowire based non-volatile floating-gate memory
US7985454B2 (en) Systems and methods for nanowire growth and manufacturing
US7776760B2 (en) Systems and methods for nanowire growth
TW452856B (en) Microstructure producing method capable of controlling growth position of minute particle or thin line and semiconductor device employing the microstructure
US7560394B2 (en) Nanodots formed on silicon oxide and method of manufacturing the same
KR100723882B1 (ko) 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법
US8513641B2 (en) Core-shell nanowire comprising silicon rich oxide core and silica shell
JPH1197667A (ja) 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子
JP2007235141A (ja) ナノ結晶を有するメモリ素子及びその製造方法
JP4116790B2 (ja) シリコン−ゲルマニウム膜の形成方法
US8088674B2 (en) Method of growing, on a dielectric material, nanowires made of semi-conductor materials connecting two electrodes
Gogna et al. Nonvolatile silicon memory using GeO x-Cladded Ge quantum dots self-assembled on SiO 2 and lattice-matched II–VI tunnel insulator
KR20050006632A (ko) 나노선과 나노튜브 표면에 원자층 증착방법을 사용하여알루미나 박막을 코팅하는 방법
JP2004087888A (ja) 半球状シリコン微結晶の形成方法
KR101122129B1 (ko) Si 과잉 산화막을 이용한 Si/SiOx 코어/쉘 이중구조 나노선 제조 방법
Madhukar et al. CVD growth of Si nanocrystals on dielectric surfaces for nanocrystal floating gate memory application
JP2007517136A (ja) ナノストラクチャーの組織化された成長
JP3525137B2 (ja) 半導体微粒子集合体の製造方法
Guliants et al. Self-assembly of spatially separated silicon structures by Si heteroepitaxy on Ni disilicide
Kamiya et al. Modification of the tunneling barrier in a nanocrystalline silicon single-electron transistor
JPH02191321A (ja) 結晶の形成方法
JPS6344720A (ja) 結晶性堆積膜の形成方法
Kim et al. Growth of silicon nanocrystals by low-temperature photo chemical vapor deposition
Wu Synthesis, properties, and assembly of semiconductor nanowires and nanowire heterostructures

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100811

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees