CN101142658A - 制造包括纳米结构的pn结的发光二极管的方法及这样获得的二极管 - Google Patents

制造包括纳米结构的pn结的发光二极管的方法及这样获得的二极管 Download PDF

Info

Publication number
CN101142658A
CN101142658A CNA2006800082306A CN200680008230A CN101142658A CN 101142658 A CN101142658 A CN 101142658A CN A2006800082306 A CNA2006800082306 A CN A2006800082306A CN 200680008230 A CN200680008230 A CN 200680008230A CN 101142658 A CN101142658 A CN 101142658A
Authority
CN
China
Prior art keywords
thin layer
dielectric thin
dopant
substrate
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800082306A
Other languages
English (en)
Inventor
皮埃尔·诺埃
弗雷德里克·马曾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
US Atomic Energy Commission (AEC)
Original Assignee
US Atomic Energy Commission (AEC)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by US Atomic Energy Commission (AEC) filed Critical US Atomic Energy Commission (AEC)
Publication of CN101142658A publication Critical patent/CN101142658A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/774—Exhibiting three-dimensional carrier confinement, e.g. quantum dots
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及一种包括纳米结构的PN结的发光二极管，其从第一掺杂剂掺杂的并用薄介电层(2)覆盖的半导体基板(1)制得。接下来，包括与第一掺杂剂相反类型的第二掺杂剂掺杂的半导体材料的非晶薄膜沉积在薄介电层(2)的表面上。然后该组件受到热处理以由非晶薄膜在薄介电层(2)中形成第二掺杂剂掺杂的半导体材料制成的多个纳米岛(5)。前面提及的岛(5)旨在相对于基板(1)外延以形成多个纳米PN结。接下来通过从所述岛(5)的外延生长形成附加的薄膜(6)。

Description

制造包括纳米结构的PN结的发光二极管的方法及这样获得的二极管
技术领域
本发明涉及一种制造包括由第一掺杂剂掺杂的半导体基板的纳米结构的pn结发光二极管的方法。
本发明也涉及一种由该方法得到的纳米结构的pn结发光二极管。
背景技术
硅是在微电子工业中最广泛使用的半导体材料，用硅基板制作光电集成电路将是特别地有利，尤其是降低了这种集成电路的制造成本。这使得从硅技术得到的技术知识能够用于光电应用的进步。然而，体单晶硅的间接带隙使得后者不能成为有效的发光体和阻止了其用在集成光源，特别作为激光器的激光介质。
已经设想比如使用硅纳米晶，Si/SiO2超晶格，多孔硅或掺铒硅的不同方法以改善硅的发光。在硅带隙的有效电致发光已经能够在使用这些方法的硅基二极管上观测但发光效率保持低的。而且，这些方法都不能实现电流注入以用于获得在硅中得到受激发射所必要的粒子数反转。
在文章“Stimulated emission in a nanostructured silicon pn junction diodeusing current injection”(Applied Physics Letters，2004，Vol 84，No 12，Pages2163-2165)中由M.J.Chen等人提出另一种方法，其中使用包括多个具有约一纳米的尺度的多个pn结的体硅基二极管。这种二极管被称为纳米结构的pn结二极管。
这样，M.J.Chen等人通过p型掺杂剂在n型掺杂的硅基板内的非均匀扩散获得了纳米结构的pn结二极管。含有硼颗粒、氧化硅纳米颗粒和溶剂的溶液通过旋涂沉积在由n型掺杂剂掺杂的硅基板的自由表面上。该沉积技术也称为旋涂掺杂。
然后，一定数量的硼和氧化硅吸附在基板的表面。然后在约1000℃下进行退火以实现由从基板的自由表面下至数纳米深度的热扩散的局部硼掺杂。掺杂实际上是局部的，因为在基板的自由表面上的SiO2颗粒的存在，局部地阻挡了硼的热扩散并防止均匀的硼扩散。这引起在n型掺杂的硅基板内纳米尺寸的多个p+掺杂的硅区域，并因此形成纳米pn结。然后，在基板中蚀刻波导，且电接触布置在波导的周边以经由不同的pn结进行电流注入。M.J.Chen等人在这种纳米结构的pn结二极管中通过电流注入，以这种方式成功地测量了接近硅带隙的能量的受激发射。
虽然纳米结构的硅pn结二极管能用作集成光源，然而它的制作方法依然难以实施。掺杂剂的非均匀扩散也难以控制，这使得p+掺杂区域的形成和尺寸难以控制，并因此使得pn结的形成和尺寸难以控制。这种方法实际上由于扩散能产生的p+掺杂剂的浓度梯度并因此影响pn结的突变特性。而且，非均匀扩散步骤和退火步骤一般在分离的腔中进行，这能使得当从一个腔到另一个腔时二极管污染问题的增加。另外，在约1000℃一般进行30分钟的时间的退火步骤需要大的热预算。
发明内容
本发明的一个目标是提供制作弥补现有技术的缺点的纳米结构的pn结发光二极管的方法。
根据本发明，本目标由以下的事实获得，即该方法连续地至少包括：
-沉积步骤，在覆盖所述基板的介电薄层的表面上沉积由与第一掺杂剂的类型相反的类型的第二掺杂剂掺杂的半导体材料形成的非晶薄膜。
-热处理步骤，设计为在介电薄层中并由非晶薄膜形成多个纳米尺寸的由第二掺杂剂掺杂的半导体材料制成的点，所述点与基板有外延关系以形成多个纳米尺寸的pn结。
-以及额外薄层的形成步骤，从位于介电层中的点通过外延生长在介电薄层的表面上形成。
根据本发明的发展，非晶薄膜的沉积通过分子束外延进行。
根据优选实施例，热处理步骤包括设计为在介电薄层上并从非晶薄膜形成多个纳米尺寸的多晶团簇的第一阶段，和设计为使多个多晶团簇转变为位于介电薄层中并与基板有外延关系的多个点的跟随的第二阶段。
根据本发明的具体的实施例，热处理步骤的第一阶段通过增加温度升至约350℃的第一温度阈值来进行，然后在所述第一阈值保持该温度持续预定的第一时间。热处理步骤的第二阶段优选地通过渐进地增加温度升至高于第一阈值的第二温度阈值，然后在所述第二阈值保持该温度持续预定的第二时间。
本发明的另外一个目标是提供纳米结构的pn结发光二极管，其能容易地制造并且可靠。
根据本发明，这个另外的目标通过以下事实获得，即该发光二极管至少包括：
-半导体基板，由第一掺杂剂掺杂并由介电薄层覆盖，
-以及多个纳米尺寸的点，由与第一掺杂剂的类型相反的类型的第二掺杂剂掺杂的半导体材料制成并布置在介电薄层内，每个点与所述基板有外延关系并用附加的薄层覆盖该介电薄层。
附图说明
其它的优点和特性将从本发明的下面的具体实施例的描述中变得更加清晰，具体实施例仅以非限制性的实例给出并描绘在附图中，其中，
图1至图9示意性地以剖面呈现根据本发明的制作纳米结构的pn结发光二极管的方法的不同步骤。
图10和图11分别以剖面呈现根据本发明的纳米结构的pn结发光二极管的第一和第二替换实施例。
具体实施方式
根据图1至图9描绘的具体实施例，纳米结构的pn结发光二极管从由第一掺杂剂掺杂的半导体基板1获得并由介电薄层2覆盖。例如，基板是由比如砷或磷的n型掺杂剂掺杂的体硅基板。介电薄层2优选地由热可分解的组分形成，和更具体而言，在720℃和750℃之间的温度的作用下的分解。可分解的组分例如选自氧化硅和氮化硅。介电薄层2优选地具有约几纳米的厚度。介电薄层2的厚度例如为2nm。
如图1中所描绘的，非晶薄膜3在优选地低于或等于250℃的温度沉积在介电薄层2的表面上。
非晶薄膜3由与第一掺杂剂的类型相反的类型的第二掺杂剂掺杂的半导体材料形成，并且它的厚度优选地约为几纳米，例如从1至2nm。这样，对于由n型掺杂剂掺杂的基板，非晶薄膜由p型掺杂剂掺杂，反之亦然。用n型掺杂的硅基板，非晶薄膜3例如由硼掺杂的硅制成。
非晶薄膜3能通过任何类型的已知工艺沉积。例如它可以由分子束外延沉积，一般地简称为MBE。这样，为了沉积硼掺杂的硅的非晶薄膜，分别通过电子束枪和Knudsen型高温蒸发室，硅和硼由共沉积在超高真空中沉积在介电薄层的表面上。
然后，由基板1、介电薄层2和非晶薄层3的形成的叠层经历热处理步骤，该步骤设计为在介电薄层2中形成由第二掺杂剂掺杂的半导体材料的多个点，这些点是纳米尺寸并与基板有外延关系，这就使得形成纳米尺寸的多个pn结。这样，与基板1有外延关系的点分布在介电薄层2内。
如图2至图4所描绘的，热处理步骤优选地包括第一阶段，该阶段设计为在介电薄层2上并由非晶薄膜3形成纳米尺寸的多个多晶团簇4，也被称为布置在介电薄层2上的多晶盒(Box)或多晶团簇。多晶团簇4是由以团簇或点的形式的非晶薄膜3的结晶化形成的，并且它们分布在介电薄层2上和它们大部分彼此隔离。
能够使多晶团簇4形成在介电薄层2上的热处理的第一阶段优选地通过温度增加升至约350℃的第一阈值，随后在所述第一阈值保持预定的第一时间，例如约十五分钟。
这样，如图2所图示的，热处理步骤的第一阶段使非晶薄膜3的掺杂的半导体材料通过退火被结晶。这个结晶化伴随着将连续的非晶薄膜3转变为布置在介电薄层2的表面上的多个不连续的多晶团簇4。所述多晶团簇也称为多晶单元(element)或点。这样，团簇4由掺杂的半导体材料形成，但不像非晶薄膜3，它们是多晶的和不连续的。
热处理步骤的第一阶段优选地跟随着第二阶段，该第二阶段包括渐进地增加温度升至第二阈值，第二阈值高于第一阶段的第一阈值，接着在所述第二阈值保持该温度持续预定的第二时间，例如约5至10分钟。预定的第二时间特别依赖于介电薄层2的厚度。第二温度阈值优选地在720℃到750℃之间。如图3和图4中图示的，第二阶段引起将多晶团簇4渐进转变为分布在介电薄层2内的并与基板1有外延关系的点5。与基板1有外延关系的点5的形成通过位于多晶团簇或单元4下的介电薄层2的区域的热分解并通过所述团簇相对于基板1的外延而进行。然后，位于介电薄层2的表面的多晶团簇4逐渐消失，并让位于与基板1有外延关系并位于介电薄层2内的点5。
在图4中，布置在介电薄层2的点5被示意地呈现且剖面为梯形的形式，而在图2和图3中，布置在介电薄层2上的多晶团簇或单元4被示意地呈现且剖面为圆的形式。在图4中呈现的每个点的两个平行的面之间的距离为，更具体而言，等于介电薄层2的厚度，该距离也被称为高度。以这种方式，每个点的两个平行的面中的一个形成与基板1的接触区，而另一个面被包括在介电薄层2的自由表面的平面中。
图2至图4示出的热处理的阶段与M.Derivaz等人的文章“Grazingincidence x-ray diffraction and atomic force microscopy investigations ofgermanium dots grown on silicon(001)by successive depositions of germaniumthrough a thin silicon oxide layer”(Applied Physics Letters，2004，Vol 84，N°17，第3295-3297页)中所描述的那些相同，其描述在硅基板上通过异质外延生长形成锗量子点或桥。
然后，热处理步骤之后为，通过从点5的外延生长在介电薄层2的表面上形成连续的附加薄层6的步骤。这样，从点5的外延生长步骤首先使附加的团簇能够在介电薄层2的表面形成相对于点5的外延，附加的团簇继续它们的生长直到它们彼此接触并形成连续的薄层。更具体而言，这能够得到附加的薄层6，例如由第二掺杂剂掺杂的并构成点5的半导体材料形成。附加的薄层也能由非掺杂的半导体材料形成。
图5至图7示出了由点5的外延生长的恢复的所述附加薄层6的渐进形成。这样，在图5中，半导体材料的不连续的区域7可以被掺杂并结晶并形成额外的团簇，该区域7生长在介电薄层2的表面，在由点5占据的区上方。然后，区域7的生长继续(图6和图7)以至于形成构成附加薄层6的连续的层。
附加的薄层6的厚度依赖于在介电薄层2中的点5的密度和也依赖于点5的尺寸。例如，在介电层中的点5的密度能够使用比如氮、氢等的表面活性剂来控制。另外，介电薄层2中的点5的尺寸能由沉积的硅的数量结合热处理阶段的预定的时间来控制。介电薄层2中点5的尺寸和位置也能通过介电薄层2的局部弱化的方法来控制，例如通过扫描隧道显微镜(STM)的针尖。例如这种方法能够组织在介电层2内的点5。
如图8和图9所图示的，纳米结构的pn结发光二极管的制作能通过由图形化附加的薄层6、介电薄层2和基板1的一部分形成波导来完成。图形化可以例如通过光学光刻进行。然后例如由氧化硅或氮化硅制成的绝缘层8能沉积在波导的周边。然后形成电连接接触的第一和第二金属层9和10分别沉积到附加的薄层6上和基板1的自由的表面上，以至于使电子载流子注入到纳米结构的pn结二极管中。
制作纳米结构的pn结发光二极管的这种方法表现出容易实施的优点，主要制作步骤，即直到实现波导的步骤，实际上能够在同一个腔中进行，这也避免了任何点的污染和氧化的问题。而且，由外延获得pn结能够使在基板1、点5和附加的薄层6之间得到晶体共格，这改善了发光二极管的可靠性和pn结的界定，也改善了在另一个器件中它的集成容量。此外，获得点5和因此pn结所必要的温度与用在现有技术中的温度相比相对低。另外，结时常通过介电材料彼此隔离，强制电子载流子通过这些pn结注入。
在图10中描绘的第一替换实施例中，第二金属层10沉积在位于波导周边的区域中的基板1上。
在图11中描绘的第二替换实施例中，体硅基板1由绝缘体上硅或SOI基板代替。这样，它包括叠层，该叠层连续包括体硅支撑11、氧化硅绝缘层12和膜13，膜13由通过掺杂剂掺杂的体硅制成，例如，如果点5是p掺杂的，则该掺杂剂是n型的。膜13与位于介电薄层2中的点5接触。
本发明不限制于上述的实施例。这样，形成点5和附加的薄层6的半导体材料可以由锗制得。另外，半导体基板可以选自硅、锗、绝缘体上硅(SOI)和绝缘体上锗基板。

Claims (14)

1.一种制造包括由第一掺杂剂掺杂的半导体基板(1、13)的纳米结构的pn结发光二极管的方法，该方法特征在于它连续地至少包括：
-沉积步骤，由与所述第一掺杂剂的类型相反的类型的第二掺杂剂掺杂的半导体材料形成的非晶薄膜(3)沉积在覆盖所述基板(1、13)的介电薄层(2)的表面上，
-热处理步骤，设计为在所述介电薄层(2)中并由所述非晶薄膜(3)形成纳米尺寸的由所述第二掺杂剂掺杂的半导体材料制成的多个点(5)，这些点与所述基板(1、13)有外延关系，以形成多个纳米尺寸的pn结，
-以及附加的薄层(6)的形成步骤，该附加的薄层(6)通过从位于所述介电薄层(2)中的点(5)的外延生长形成于所述介电薄层(2)的表面上。
2.如权利要求1所述的方法，特征在于所述非晶薄膜(3)的沉积由分子束外延进行。
3.如权利要求1和2之一所述的方法，特征在于所述附加的薄层(6)由构成与所述基板(1、13)有外延关系的所述多个点(5)的半导体材料形成。
4.如权利要求3所述的方法，特征在于所述附加的薄层(6)由所述第二掺杂剂掺杂。
5.如权利要求1至4的任何一个所述的方法，特征在于所述热处理步骤包括第一阶段，该阶段设计为在所述介电薄层(2)上并由所述非晶薄膜(3)形成多个纳米尺寸的多晶团簇(4)；和跟随的第二阶段，设计为将所述多个多晶团簇(4)转变为位于所述介电薄层(2)内并与所述基板(1、13)有外延关系的所述多个点(5)。
6.如权利要求5所述的方法，特征在于所述热处理步骤的第一阶段通过增加温度升至约350℃的第一温度阈值来进行，然后在所述第一阈值保持该温度持续预定的第一时间。
7.如权利要求6所述的方法，特征在于所述热处理步骤的第二阶段通过温度渐进地增加升至高于所述第一阈值的第二温度阈值来进行，然后在所述第二阈值保持该温度持续预定的第二时间。
8.如权利要求7所述的方法，特征在于所述第二温度阈值在720℃和750℃之间。
9.如权利要求8所述的方法，特征在于所述介电薄层(2)由通过在720℃和750℃之间的温度的作用而分解的化合物形成。
10.如权利要求9所述的方法，特征在于所述可分解的化合物选自氧化硅和氮化硅。
11.如权利要求1至10的任何一个所述的方法，特征在于所述半导体材料从硅和锗中选择。
12.如权利要求1至11的任何一个所述的方法，特征在于所述半导体基板(1、13)选自硅、锗、绝缘体上硅和绝缘体上锗基板。
13.如权利要求1至12的任何一个所述的方法，特征在于所述附加的薄层(6)的形成步骤跟随着所述附加的薄层(6)、介电薄层(2)和基板(1、13)的图形化步骤，以形成至少一个波导，以及跟随着在所述波导的周边的绝缘层(8)的沉积步骤。
14.由如权利要求1至13的任何一个所述的制作方法得到的纳米结构的pn结发光二极管，特征在于它至少包括：
-半导体基板(1、13)，由第一掺杂剂掺杂并由介电薄层(2)覆盖，
-以及多个纳米尺寸的点(5)，由与所述第一掺杂剂的类型相反的类型的第二掺杂剂掺杂的半导体材料制成并位于所述介电薄层(2)中，每个点(5)与所述基板(1、13)有外延关系并用附加的薄层(6)覆盖所述介电薄层(2)。
CNA2006800082306A 2005-03-15 2006-02-23 制造包括纳米结构的pn结的发光二极管的方法及这样获得的二极管 Pending CN101142658A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0502530 2005-03-15
FR0502530A FR2883418B1 (fr) 2005-03-15 2005-03-15 Procede de fabrication d'une diode electroluminescente a jonction pn nanostructuree et diode obtenue par un tel procede

Publications (1)

Publication Number Publication Date
CN101142658A true CN101142658A (zh) 2008-03-12

Family

ID=35427807

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800082306A Pending CN101142658A (zh) 2005-03-15 2006-02-23 制造包括纳米结构的pn结的发光二极管的方法及这样获得的二极管

Country Status (7)

Country Link
US (1) US7736919B2 (zh)
EP (1) EP1859478A1 (zh)
JP (1) JP2008533732A (zh)
CN (1) CN101142658A (zh)
FR (1) FR2883418B1 (zh)
TW (1) TW200633277A (zh)
WO (1) WO2006097591A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040123A1 (zh) * 2016-08-29 2018-03-08 华南理工大学 生长在铝酸镁钪衬底上的led外延片及其制备方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2592055A1 (en) 2004-12-27 2006-07-06 Quantum Paper, Inc. Addressable and printable emissive display
US8456393B2 (en) * 2007-05-31 2013-06-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8809126B2 (en) 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8846457B2 (en) 2007-05-31 2014-09-30 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8133768B2 (en) 2007-05-31 2012-03-13 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8877101B2 (en) 2007-05-31 2014-11-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, power generating or other electronic apparatus
US8674593B2 (en) 2007-05-31 2014-03-18 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8415879B2 (en) 2007-05-31 2013-04-09 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US9018833B2 (en) 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
US9343593B2 (en) 2007-05-31 2016-05-17 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US9419179B2 (en) 2007-05-31 2016-08-16 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8889216B2 (en) 2007-05-31 2014-11-18 Nthdegree Technologies Worldwide Inc Method of manufacturing addressable and static electronic displays
US9534772B2 (en) 2007-05-31 2017-01-03 Nthdegree Technologies Worldwide Inc Apparatus with light emitting diodes
US8852467B2 (en) 2007-05-31 2014-10-07 Nthdegree Technologies Worldwide Inc Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US9425357B2 (en) 2007-05-31 2016-08-23 Nthdegree Technologies Worldwide Inc. Diode for a printable composition
US7992332B2 (en) 2008-05-13 2011-08-09 Nthdegree Technologies Worldwide Inc. Apparatuses for providing power for illumination of a display object
US8127477B2 (en) 2008-05-13 2012-03-06 Nthdegree Technologies Worldwide Inc Illuminating display systems
US20100221867A1 (en) * 2009-05-06 2010-09-02 International Business Machines Corporation Low cost soi substrates for monolithic solar cells
TWI455867B (zh) * 2012-01-19 2014-10-11 Univ Nat Sun Yat Sen 導電薄膜上形成具奈米結構ｐｎ接面及其方法
KR20140026967A (ko) * 2012-08-24 2014-03-06 에스케이하이닉스 주식회사 상변화 메모리 소자 및 그 제조 방법
US9362444B1 (en) 2015-03-18 2016-06-07 International Business Machines Corporation Optoelectronics and CMOS integration on GOI substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4071360B2 (ja) * 1997-08-29 2008-04-02 株式会社東芝 半導体装置
JP2000133836A (ja) * 1998-10-22 2000-05-12 Japan Science & Technology Corp 波長可変発光素子及びその製造方法
CN100335968C (zh) * 2000-05-04 2007-09-05 英国技术集团国际有限公司 纳米结构
KR100491051B1 (ko) * 2002-08-31 2005-05-24 한국전자통신연구원 이중 구조의 나노점을 갖는 광전소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040123A1 (zh) * 2016-08-29 2018-03-08 华南理工大学 生长在铝酸镁钪衬底上的led外延片及其制备方法

Also Published As

Publication number Publication date
US20090072245A1 (en) 2009-03-19
WO2006097591A1 (fr) 2006-09-21
JP2008533732A (ja) 2008-08-21
TW200633277A (en) 2006-09-16
EP1859478A1 (fr) 2007-11-28
FR2883418B1 (fr) 2007-06-01
FR2883418A1 (fr) 2006-09-22
US7736919B2 (en) 2010-06-15

Similar Documents

Publication Publication Date Title
CN101142658A (zh) 制造包括纳米结构的pn结的发光二极管的方法及这样获得的二极管
Oliva-Chatelain et al. Doping silicon nanocrystals and quantum dots
JP3243303B2 (ja) 量子閉じ込め半導体発光素子及びその製造方法
US7023010B2 (en) Si/C superlattice useful for semiconductor devices
US7220609B2 (en) Method of manufacturing a semiconductor structure comprising clusters and/or nanocrystal of silicon and a semiconductor structure of this kind
JP5553620B2 (ja) ナノ構造体におけるｐｎホモ接合の製造方法
KR100313183B1 (ko) 발광디바이스
US5051786A (en) Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof
CN100459181C (zh) 纳米结构、具有这种纳米结构的电子器件和纳米结构的制造方法
US20100019355A1 (en) Multi-Level Nanowire Structure And Method Of Making The Same
CN1898803A (zh) 包括pn异质结的半导体器件
Mil’vidskii et al. Nanometer-size atomic clusters in semiconductors—a new approach to tailoring material properties
KR20140112061A (ko) 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법
WO2002103767A1 (en) Epitaxial siox barrier/insulation layer______________________
Li et al. The ion implantation-induced properties of one-dimensional nanomaterials
KR20100016725A (ko) 실리콘 풍부산화물을 포함하는 나노와이어 및 그의제조방법
CN103326242A (zh) 激光器有源区、半导体激光器及其制作方法
JP2010089249A (ja) 分枝状ナノワイヤーおよびその製造方法
US6368889B1 (en) Variable-wavelength light-emitting device and method of manufacture
US20050248003A1 (en) One dimensional nanostructures for vertical heterointegration on a silicon platform and method for making same
Camacho-Aguilera Ge-on-Si laser for silicon photonics
KR100698014B1 (ko) 발광 소자용 실리콘 질화막, 이를 이용한 발광 소자 및발광 소자용 실리콘 질화막의 제조방법
JP2006019648A (ja) 鉄シリサイド発光素子及びその製造方法
US8653501B2 (en) Emitting device and manufacturing method therefor
KR101474705B1 (ko) 반도체 나노구조체의 도핑방법 및 이를 이용한 에너지 변환소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication