FR2922680A1 - Procede de fabrication d'un composant microelectronique avec realisation de nanocristaux metalliques localises sur une couche en materiau dielectrique - Google Patents

Procede de fabrication d'un composant microelectronique avec realisation de nanocristaux metalliques localises sur une couche en materiau dielectrique Download PDF

Info

Publication number
FR2922680A1
FR2922680A1 FR0707295A FR0707295A FR2922680A1 FR 2922680 A1 FR2922680 A1 FR 2922680A1 FR 0707295 A FR0707295 A FR 0707295A FR 0707295 A FR0707295 A FR 0707295A FR 2922680 A1 FR2922680 A1 FR 2922680A1
Authority
FR
France
Prior art keywords
layer
nanocrystals
deposition
reactive material
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0707295A
Other languages
English (en)
Inventor
Fabrice Nemouchi
Yves Morand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Grenoble 2 SAS filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0707295A priority Critical patent/FR2922680A1/fr
Publication of FR2922680A1 publication Critical patent/FR2922680A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/40—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
    • B01J23/42—Platinum

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Composite Materials (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Des zones (3) prédéterminées d'une couche (1) en matériau diélectrique à base de silicium sont dégradées. Un matériau réactif (4) métallique est ensuite déposé et l'ensemble subit un traitement thermique. Le matériau réactif (4) réagit alors avec les zones dégradées (3) de la couche (1) en matériau diélectrique pour former des nanocristaux. Ces nanocristaux, partiellement enterrés dans la couche (1) en matériau diélectrique peuvent être utilisés dans la grille d'un transistor à grille flottante ou comme catalyseur pour la croissance de nanotubes ou de nanofils.

Description

Procédé de fabrication d'un composant microélectronique avec réalisation de nanocristaux métalliques localisés sur une couche en matériau diélectrique Domaine technique de l'invention
L'invention est relative à un procédé de fabrication d'un composant 10 microélectronique comportant la réalisation de nanocristaux sur une couche en matériau diélectrique à base de silicium comportant successivement : -la dégradation de zones prédéterminées de la couche en matériau diélectrique, - le dépôt d'un matériau réactif sur la couche en matériau diélectrique. 15
État de la technique
Les dispositifs mémoire à stockage de charges servent essentiellement pour 20 les mémoires de type Flash. Ces dispositifs sont basés sur un transistor à effet de champ possédant une grille supplémentaire, flottante, située dans le diélectrique de grille, entre le canal et la grille de contrôle. La grille flottante du transistor, dont le potentiel peut varier, peut être continue, c'est-à-dire constituée par une couche, ou être discrète, c'est-à-dire de type granulaire. 25 Les grilles flottantes discrètes sont généralement réalisées au moyen de cristaux semi-conducteur ou métallique situés dans le diélectrique de grille du transistor pour piéger des charges électriques. Selon la quantité de charges électriques piégées dans la grille, les caractéristiques électriques du 30 transistor sont modifiées, permettant de définir des états 1 et 0.5
La difficulté de réalisation des transistors à grille flottante discrète réside dans l'élaboration d'un diélectrique de grille, de préférence en SiO2, avec des nanocristaux constituant des grains ( dots en anglais) de silicium. Les nanocristaux de silicium doivent présenter une taille la plus homogène possible et leur répartition doit être homogène et très dense. Actuellement, plusieurs techniques sont utilisées pour former les nanocristaux des grilles flottantes discrètes.
Une première technique consiste à déposer sur une couche d'oxyde des cristaux de silicium par dépôt chimique en phase vapeur à basse pression (LPCVD ou Low Pressure Chemical Vapour Deposition en anglais). Cette technique est notamment décrite par Ino et al. dans l'article Rugged surface polycrystalline silicon film deposition and its application in a stacked dynamic random access memory capacitor electrode , Journal of Vacuum Science and Technology, B14(2), Mar/Apr 1996. Dans des conditions optimales de température et de pression, des agglomérats de silicium se forment et croissent à la surface de l'oxyde par apport de silicium sous forme gazeuse (par exemple avec du silane : SiH4). Les germes se forment alors aléatoirement à la surface de l'oxyde. Lorsque l'agglomérat atteint une taille critique, la croissance a lieu à l'endroit où se trouve le germe. Cette technique ne permet pas de contrôler la position des germes puisqu'elle se base sur la formation d'agglomérats aléatoirement sur la surface.
Une autre technique consiste à utiliser une couche de silicium amorphe qui sert de couche de germination à la formation des cristaux de silicium. L'apport de silicium est également réalisé par voie gazeuse. Cette technique permet un meilleur contrôle de la densité de grains de silicium, mais a pour principal inconvénient une taille trop importante des grains (entre 100 et 150 nm de diamètre).30
Il est également possible de former directement des nanocristaux de silicium par dépôt chimique en phase vapeur au moyen de précurseurs comme le silane, le disilane ou le dichlorosilane. Le contrôle de la germination d'un nanocristal de silicium est réalisé en modulant la pression et la température de dépôt. Selon les conditions, la densité des nanocristaux peut être ajustée entre 1010 et quelques 1012 cm-2 et la taille des nanocristaux est généralement comprise entre 2 et 10 nm. Cependant, cette technique, comme les deux précédentes, ne permet pas une localisation précise des nanocristaux, qui sont toujours situés aléatoirement à la surface de l'oxyde. Il est également difficile d'obtenir une faible disparité en taille des nanocristaux.
Un procédé qui améliore la localisation des nanocristaux de silicium a été décrit par Mazen et al. dans l'article Preferential nucleation of silicon nanocrystals on electron beam exposed SiO2 surfaces , Microelectronics Engineering, 73-74 (2004) 632-638. Un film d'oxyde de silicium est bombardé par un canon à électron, pour modifier chimiquement la surface des zones exposées. Lors du dépôt, subséquent, des cristaux de silicium, ces cristaux sont préférentiellement localisés sur les zones bombardées. Cependant, des nanocristaux de silicium sont également présent hors des zones désirées.
Objet de l'invention L'invention a pour but la réalisation d'un composant microélectronique comportant des nanocristaux, sur une couche en matériau diélectrique, avec une localisation précise des nanocristaux et un meilleur contrôle de la taille des nanocristaux. Le procédé selon l'invention doit également présenter une plus grande facilité de mise en oeuvre et une plus grande liberté dans le choix des matériaux constituant les nanocristaux.
Selon l'invention, ce but est atteint par le fait qu'il comporte la réalisation d'un traitement thermique après le dépôt du matériau réactif, en matériau métallique, le matériau réactif réagissant avec les zones dégradées de la couche en matériau diélectrique pour former les nanocristaux. Description sommaire des dessins
D'autres avantages et caractéristiques ressortiront plus clairement de la 10 description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels :
Les figures 1 à 3 représentent en vue schématique, en coupe, les étapes 15 successive de réalisation d'un composant microélectronique selon l'invention,
Les figures 4 et 5 illustrent respectivement l'utilisation du procédé selon l'invention à la fabrication d'un transistor à grille flottante et à la formation de 20 nanotubes.
Description de modes de réalisation préférentiels de l'invention
25 Comme illustré à la figure 1, une couche 1 en matériau diélectrique à base de silicium est réalisée, par toute technique adaptée, sur un substrat 2. La couche 1 en matériau diélectrique est réalisée, par exemple, par oxydation thermique d'un substrat en silicium ou par dépôt chimique en phase vapeur. La couche 1 en matériau diélectrique a, par exemple, une épaisseur 30 comprise entre 5 et 10 nm et est en oxyde de silicium.5
La couche 1 en oxyde de silicium est ensuite attaquée de manière sélective pour former des zones dégradées 3. Les zones dégradées 3, situées dans la couche 1, présentent une composition chimique différente de celle du reste de la couche 1. Les zones dégradées 3 sont enrichies en silicium par rapport à la composition moyenne de la couche 1 en matériau diélectrique à base de silicium.
La dégradation sélective de la couche 1, formant les zones dégradées 3, peut être réalisée, par exemple, au moyen d'un bombardement par un io faisceau électronique, d'un bombardement ionique ou d'un claquage d'oxyde sous fort champ électrique. Si la dégradation est réalisée par un faisceau d'électrons, des motifs cylindriques ayant un diamètre compris entre 2 et 10 nm sont, de préférence, réalisés. Le faisceau d'électrons présente alors une dose comprise entre 1 et 10C/cm2 et une tension d'accélération comprise 15 entre 10 et 100keV.
La formation, dans une couche d'oxyde de silicium, de zones enrichies en silicium, a été décrite par Fujita et al. dans l'article Nanostructure fabrication using the selective thermal desorption of SiO2 induced by electron 20 beams , Applied Physic Letter, 69(5), 638 (1996). Dans cet article, Fujita utilise un canon à électrons pour définir, dans une couche de silice, des zones enrichies en silicium. L'excès de silicium est utilisé par la suite, pour éliminer l'oxyde de silicium et ainsi structurer la couche d'oxyde de silicium.
25 Un matériau réactif 4, de type métallique, est ensuite déposé sur la couche 1 en matériau diélectrique qui présente les zones dégradées 3, enrichies en silicium. Le dépôt du matériau réactif 4 est avantageusement non sélectif, mais peut être également de type sélectif. Si le dépôt est non sélectif (figure 2), le matériau réactif est déposé sur toute la couche 1, sans distinction. A 30 l'inverse, si le dépôt est sélectif, le matériau réactif n'est déposé que sur les zones dégradées 3 de la couche 1.
Le matériau réactif 4 est un métal, par exemple Pt, Ni, Co, Ti, qui est avantageusement déposé de manière non sélective par exemple par pulvérisation (Physical Vapour Deposition en anglais). Le matériau réactif 4 présente alors une épaisseur comprise, de préférence, entre 1,5 et 22 nm. Cependant, suivant les applications recherchées, des épaisseurs plus importantes peuvent être utilisées.
Comme illustré à la figure 3, les zones dégradées 3 étant recouvertes par le matériau réactif 4, l'ensemble est soumis à un traitement thermique, dont la température est comprise, de préférence, entre 400 et 700°C et dont le temps de traitement varie, avantageusement, entre 1 et 5 minutes. Lors de ce traitement thermique, le matériau réactif 4 et les zones dégradées 3 réagissent pour former des nanocristaux 5 en matériau métallique.
Si le matériau réactif 4 est un métal choisi parmi Pt, Ni, Co, Ti, lors du traitement thermique, le matériau réactif 4 réagit avec le silicium des zones dégradées 3 pour former un siliciure de ce métal dans les zones dégradées 3, par exemple PtSi, NiSi... Le matériau réactif 4 qui n'a pas réagi avec le silicium des zones 3 est ensuite éliminé de manière classique, de préférence, par voie humide.
De cette manière, la couche 1 présente après traitement thermique des nanocristaux 5 en matériau métallique, partiellement enterrés, dont la 25 localisation a été déterminée avec précision lors de l'étape de dégradation.
Comme illustré à la figure 4, pour réaliser un transistor à grille flottante, la couche 1 munie de nanocristaux 5 en matériau métallique est recouverte par une couche additionnelle en matériau diélectrique 6. La couche additionnelle 30 en matériau diélectrique 6 a, de préférence, la même composition chimique que la couche 1 initiale. Ainsi, les nanocristaux 5 sont encapsulés à l'intérieur
d'une multicouche en matériau diélectrique, comportant les couches 1 et 6. La multicouche peut alors former un diélectrique de grille, de type flottant, d'un dispositif mémoire de type flash.
Comme illustré à la figure 5, pour réaliser d'autres types de composants microélectroniques, les nanocristaux 5 en matériau métallique de type siliciure, peuvent être utilisés comme catalyseur pour réaliser la croissance et la localisation spatiale de nanotubes 7 de carbones. La croissance des nanotubes est alors réalisée de manière connue, de préférence entre 600 et 900°C sous flux d'éthylène (C2H4) en se basant, par exemple, sur les articles de Nihei et al Direct Diameter-Controlled Growth of Multiwall Carbon Nanotubes on Nickel Silicides Layer Japanese Journal of Applied Physics, 42 (2003), L721-723 ou Esconjauregui et al. Carbon nanotube catalysis by metal silicide : resolving inhibition versus growth Nanotechnology 18 (2007), 015602.
Avantageusement, si le matériau réactif 4 est le platine, les nanocristaux 5 sont alors en PtSi et peuvent servir, dans un autre mode de réalisation (non représenté), de catalyseur à la croissance de nanofils de silicium. La taille et la position des germes de PtSi conditionnent alors le diamètre et la localisation de ces nanofils. De manière classique, le siliciure de platine se déplace à la surface du nanofil de silicium et quitte la couche en matériau diélectrique. La croissance de nanofils de silicium au moyen d'un catalyseur en PtSi a été décrit, par exemple, par Baron et al. dans l'article Low pressure chemical vapour deposition growth of silicon quantum dots on insulator for microelectronics devices , Journal of Crystal Growth, 209 (2000), 1004.
Dans ces deux derniers modes de réalisation, les nanotubes 7 ou les 30 nanofils ont un diamètre égale à celui du nanocristal 5 métallique à partir duquel la croissance a lieu.

Claims (6)

Revendications
1. Procédé de fabrication d'un composant microélectronique comportant la réalisation de nanocristaux (5) sur une couche (1) en matériau diélectrique à base de silicium comportant successivement : - la dégradation de zones (3) prédéterminées de la couche (1) en matériau diélectrique, - le dépôt d'un matériau réactif (4) sur la couche (1) en matériau 1 o diélectrique, procédé caractérisé en ce qu'il comporte la réalisation d'un traitement thermique après le dépôt du matériau réactif (4), en matériau métallique, le matériau réactif (4) réagissant avec les zones dégradées (3) de la couche (1) en matériau diélectrique pour former les nanocristaux (5). 15
2. Procédé selon la revendication 1, caractérisé en ce que la dégradation de la couche (1) en matériau diélectrique est réalisée par une technique choisie parmi le bombardement par faisceau électronique, le bombardement ionique et le claquage d'oxyde sous fort champ électrique.
3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que le matériau réactif (4) est un métal choisi parmi Pt, Ni, Co, Ti,.
4. Procédé selon la revendication 3, caractérisé en ce que le dépôt du 25 métal est réalisé par pulvérisation.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le composant microélectronique étant un transistor à grille flottante, le procédé comporte, après la réalisation des nanocristaux (5), le dépôt d'une 30 couche additionnelle en matériau diélectrique (6). 8 20
6. Procédé selon l'une des revendications 1 à 4, caractérisé en ce que les nanocristaux (5) servent de catalyseur à la formation de nanotubes ou de nanofils.5
FR0707295A 2007-10-18 2007-10-18 Procede de fabrication d'un composant microelectronique avec realisation de nanocristaux metalliques localises sur une couche en materiau dielectrique Pending FR2922680A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0707295A FR2922680A1 (fr) 2007-10-18 2007-10-18 Procede de fabrication d'un composant microelectronique avec realisation de nanocristaux metalliques localises sur une couche en materiau dielectrique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0707295A FR2922680A1 (fr) 2007-10-18 2007-10-18 Procede de fabrication d'un composant microelectronique avec realisation de nanocristaux metalliques localises sur une couche en materiau dielectrique

Publications (1)

Publication Number Publication Date
FR2922680A1 true FR2922680A1 (fr) 2009-04-24

Family

ID=39361237

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0707295A Pending FR2922680A1 (fr) 2007-10-18 2007-10-18 Procede de fabrication d'un composant microelectronique avec realisation de nanocristaux metalliques localises sur une couche en materiau dielectrique

Country Status (1)

Country Link
FR (1) FR2922680A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0969126A2 (fr) * 1998-07-01 2000-01-05 Japan as represented by Director General of National Research Institute for Metals Procédé pour la fabrication de nanostructures de Si
US20040033679A1 (en) * 2002-05-24 2004-02-19 Massachusetts Institute Of Technology Patterning of nanostructures
FR2864109A1 (fr) * 2003-12-23 2005-06-24 Commissariat Energie Atomique Croissance organisee de nano-structures
US20070018342A1 (en) * 2005-07-20 2007-01-25 Micron Technology, Inc. Devices with nanocrystals and methods of formation
FR2889620A1 (fr) * 2005-08-02 2007-02-09 Commissariat Energie Atomique Polyoxometallates dans des dispositifs de memoire

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0969126A2 (fr) * 1998-07-01 2000-01-05 Japan as represented by Director General of National Research Institute for Metals Procédé pour la fabrication de nanostructures de Si
US20040033679A1 (en) * 2002-05-24 2004-02-19 Massachusetts Institute Of Technology Patterning of nanostructures
FR2864109A1 (fr) * 2003-12-23 2005-06-24 Commissariat Energie Atomique Croissance organisee de nano-structures
US20070018342A1 (en) * 2005-07-20 2007-01-25 Micron Technology, Inc. Devices with nanocrystals and methods of formation
FR2889620A1 (fr) * 2005-08-02 2007-02-09 Commissariat Energie Atomique Polyoxometallates dans des dispositifs de memoire

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"ENHANCED METAL-SILICIDE FORMATION BY LOW ENERGY BOMBARDMENT", IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, vol. 30, no. 6, 1 November 1987 (1987-11-01), pages 303 - 305, XP000111330, ISSN: 0018-8689 *

Similar Documents

Publication Publication Date Title
EP2254146B1 (fr) Structure semiconductrice et procédé de réalisation d'une structure semiconductrice
US7344773B2 (en) Methods of forming nanoparticle based monolayer films with high particle density and devices including the same
US9079244B2 (en) Method for dispersing nanoparticles and methods for producing nanoparticle thin films by using the same
AU2006343556B2 (en) Methods for oriented growth of nanowires on patterned substrates
KR100702412B1 (ko) 반도체 입자의 분산체로 반도체 소자를 제조하는 방법
JP4662704B2 (ja) Ｃｖｄ法によって誘電体材料上に均一でかつ制御されたサイズの半導体材料のナノ構造を形成する方法
US7785922B2 (en) Methods for oriented growth of nanowires on patterned substrates
US20070007511A1 (en) Nanoparticle thin film, method for dispersing nanoparticles and method for producing nanoparticle thin film using the same
US20060255481A1 (en) Systems and methods for nanowire growth and harvesting
US20060009003A1 (en) Methods for nanowire growth
US20100320437A1 (en) Gas-phase functionalization of surfaces including carbon-based surfaces
FR2832995A1 (fr) Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi
US20080202579A1 (en) Methods of Making Functionalized Nanorods
EP1982358A1 (fr) Procede de fabrication d'une structure de transistor vertical a base de nanofils
EP2240954B1 (fr) Procédé d'élaboration, sur un matériau diélectrique, de nanofils en matériaux semi-conducteur connectant deux électrodes
WO2014064220A1 (fr) Procede de fabrication d'une structure semiconductrice
KR100709112B1 (ko) 나노선과 나노튜브 표면에 원자층 증착방법을 사용하여알루미나 박막을 코팅하는 방법
KR101802601B1 (ko) 기능화된 그래핀 구조체, 및 그 제조 방법
FR2922680A1 (fr) Procede de fabrication d'un composant microelectronique avec realisation de nanocristaux metalliques localises sur une couche en materiau dielectrique
WO2005064040A1 (fr) Croissance organisee de nano-structures
KR20220019536A (ko) 압광전 단일 소자 및 이의 제조방법
WO2012070924A1 (fr) Procédé permettant le développement de nanofils et de nanotubes
Wu Synthesis, properties, and assembly of semiconductor nanowires and nanowire heterostructures
Kato PacSurf2016 Session NM-TuE: Nanofabrication and Nanodevices II