JPS61184813A - 半導体装置用基板の製造方法 - Google Patents
半導体装置用基板の製造方法Info
- Publication number
- JPS61184813A JPS61184813A JP60025028A JP2502885A JPS61184813A JP S61184813 A JPS61184813 A JP S61184813A JP 60025028 A JP60025028 A JP 60025028A JP 2502885 A JP2502885 A JP 2502885A JP S61184813 A JPS61184813 A JP S61184813A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- semiconductor film
- substrate
- insulating substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、絶縁基板上に薄膜トランジスタ(TFT)
i製作する際に、より結晶性の良い膜が得られる半導体
装置用基板の製造方法に関する。
i製作する際に、より結晶性の良い膜が得られる半導体
装置用基板の製造方法に関する。
この発明は絶縁基板上にビームアニールによシ単結晶半
導体膜を製造する方法において、基板の少なくとも一端
に単結晶半導体板を取り付けて種として、上に堆積した
半導体膜をビームアニールすることによシ、絶縁基板上
に全面単結晶の半導体膜を製造できるようにしたもので
ある。
導体膜を製造する方法において、基板の少なくとも一端
に単結晶半導体板を取り付けて種として、上に堆積した
半導体膜をビームアニールすることによシ、絶縁基板上
に全面単結晶の半導体膜を製造できるようにしたもので
ある。
従来、絶縁基板上に堆積した半導体膜は、再結晶化のア
ニールを行なっても半導体膜上全面単結晶にすることが
できなかった。また、全面単結晶膜を得るには第2図に
示すように単結晶基板11を用いて、絶縁膜4にシード
部5t−もうけて再結晶化の7ニールを行なわなけnば
ならなかった。
ニールを行なっても半導体膜上全面単結晶にすることが
できなかった。また、全面単結晶膜を得るには第2図に
示すように単結晶基板11を用いて、絶縁膜4にシード
部5t−もうけて再結晶化の7ニールを行なわなけnば
ならなかった。
(ラテラルエピタキシー)
〔発明が解決しようとする問題点〕
従来の方法では、絶縁基板上の半導体膜全亡−ムアニー
ルしても、全面全単結晶化することができず、面方位も
制御することができないという欠点があった。
ルしても、全面全単結晶化することができず、面方位も
制御することができないという欠点があった。
本発明は上記の問題点を解決するために、絶縁基板上に
単結晶半導体板全取付けることで、ビームアニール時に
、前記単結晶半導体板t一種として再結晶化するため、
容易に半導体膜全全面単結晶化することができ、前記単
結晶板の面方位t−変えることでビームアニール後の半
導体膜の面方位も制御できる。
単結晶半導体板全取付けることで、ビームアニール時に
、前記単結晶半導体板t一種として再結晶化するため、
容易に半導体膜全全面単結晶化することができ、前記単
結晶板の面方位t−変えることでビームアニール後の半
導体膜の面方位も制御できる。
第1図fa)〜(d)に示すように、絶縁基板1と半導
体膜3との間に単結晶半導体板2全取付けることにより
、半導体膜3がビームアニールで溶融、再結晶する際に
、単結晶半導体板2を種とするようにすれば、再結晶化
した半導体膜は、面方位が単結晶半導体板2と同じに単
結晶化する。
体膜3との間に単結晶半導体板2全取付けることにより
、半導体膜3がビームアニールで溶融、再結晶する際に
、単結晶半導体板2を種とするようにすれば、再結晶化
した半導体膜は、面方位が単結晶半導体板2と同じに単
結晶化する。
〔実施例〕
以下図面によって本発明の一例全詳述する。第1図(a
Jに、絶縁基板1の上に単結晶半導体板2を取シ付ける
工程でおる。図面でに、単結晶半導体板2は一つである
が、複数個でも良く、多いほどビームアニール後の半導
体膜の結晶性は良くなる。
Jに、絶縁基板1の上に単結晶半導体板2を取シ付ける
工程でおる。図面でに、単結晶半導体板2は一つである
が、複数個でも良く、多いほどビームアニール後の半導
体膜の結晶性は良くなる。
絶縁基板1の例としては、石英や無アルカリガラスや、
ガラスの表面に絶縁物をコートしてガラスからの不純物
の拡散を防止するものなどがある。
ガラスの表面に絶縁物をコートしてガラスからの不純物
の拡散を防止するものなどがある。
単結晶半導体板20例としては、後の工程で堆積する半
導体膜3と同じ物質が良く、ここでは、シリコン(C1
)の単結晶板を使用する。厚さに半導体膜5が十分カバ
ーできるように薄い方が良く、(Lsm以下のもの全使
用する。また、絶縁基板1と単結晶半導体2との固定方
法は、絶縁基板1の裏面から単結晶半導体板2にレーザ
ビームを照射し、単結晶半導体板2と絶縁基板1との界
面を溶融させて固定する。この方法は、接層剤を便って
固定する方法に比べて、汚染が少なく、容易である。こ
こで絶縁基板1は、レーザビームに対して透過な材料で
あることが必要である。
導体膜3と同じ物質が良く、ここでは、シリコン(C1
)の単結晶板を使用する。厚さに半導体膜5が十分カバ
ーできるように薄い方が良く、(Lsm以下のもの全使
用する。また、絶縁基板1と単結晶半導体2との固定方
法は、絶縁基板1の裏面から単結晶半導体板2にレーザ
ビームを照射し、単結晶半導体板2と絶縁基板1との界
面を溶融させて固定する。この方法は、接層剤を便って
固定する方法に比べて、汚染が少なく、容易である。こ
こで絶縁基板1は、レーザビームに対して透過な材料で
あることが必要である。
第1図(b)に、絶縁基板1と単結晶半導体板2上に均
一に半導体膜3?堆積する工程である。半導体膜3の例
には多数あるが、ここではプラズマC1VD法によるア
モルファスシリコン(a−8L)について説明する。成
長温度に、室温から約300℃の間で行い、原料ガスは
おもにシラン(S1a、)またに、ジシラン(SizH
a)k使用する。また膜厚に、(11μ?F+から2μ
mの間で堆積する。
一に半導体膜3?堆積する工程である。半導体膜3の例
には多数あるが、ここではプラズマC1VD法によるア
モルファスシリコン(a−8L)について説明する。成
長温度に、室温から約300℃の間で行い、原料ガスは
おもにシラン(S1a、)またに、ジシラン(SizH
a)k使用する。また膜厚に、(11μ?F+から2μ
mの間で堆積する。
第1図(C)ぼ、半導体膜3をビームアニールし、溶融
、再結晶させ単結晶にする工程である。ビームアニール
の7[は、レーザや電子ビーム%r、使用する方法など
があるが、にでにアルゴンレーザを使ってa−8i k
ビームアニールする方法について説明する。一般にプラ
ズマCvD法で堆積したa−8iに、水素ガスがSまれ
でいるため、このガスを除去するアニールr行うことで
、再結晶アニール後の結晶性が良くなる。アニール方法
は、水素ガスが約500℃以上で除去できることが知ら
れており、この温度1で上昇でさるアニール方法であn
ばどの方法でも可能である。例えば、真空または不活性
ガス雰囲気中で、a−8iが溶融しな14m[のエネル
ギー@度でアルゴンレーザビーム全走査させて行うこと
ができる。次に再結晶化のアニール方法は、第1図(Q
)に示すように、真空または不活性ガス雰囲気中で、レ
ーザビーム6を矢印7の方向に走査させて結晶化させて
いく。ここで、単結晶半導体板2上の半導体膜5が溶融
、再結晶する時、単結晶半導体板2?徳として半導体膜
3が準結晶半導体膜61になっていくため、制御性良く
容易に全面単結晶化ができる。また単結晶半導体板2の
面方位を変えることで単結晶半導体膜31の面方位も変
えることができるため、面方位も自由に制御できる。従
って、レーザビームの走査は、単結晶半導体板20部分
から行なうのが良い。なお第1図(d)は、レーザアニ
ールによシ全面単結晶化した基板の断面図である。矢に
単結晶半導体板2の部分全切断する。こnによって、ガ
ラスなどの絶縁基板上に全面単結晶シリコンのSO工基
板ができ、ここにTFT7iどのデバイスを製作した時
に、高速で電気的特性のすぐnfものができる。
、再結晶させ単結晶にする工程である。ビームアニール
の7[は、レーザや電子ビーム%r、使用する方法など
があるが、にでにアルゴンレーザを使ってa−8i k
ビームアニールする方法について説明する。一般にプラ
ズマCvD法で堆積したa−8iに、水素ガスがSまれ
でいるため、このガスを除去するアニールr行うことで
、再結晶アニール後の結晶性が良くなる。アニール方法
は、水素ガスが約500℃以上で除去できることが知ら
れており、この温度1で上昇でさるアニール方法であn
ばどの方法でも可能である。例えば、真空または不活性
ガス雰囲気中で、a−8iが溶融しな14m[のエネル
ギー@度でアルゴンレーザビーム全走査させて行うこと
ができる。次に再結晶化のアニール方法は、第1図(Q
)に示すように、真空または不活性ガス雰囲気中で、レ
ーザビーム6を矢印7の方向に走査させて結晶化させて
いく。ここで、単結晶半導体板2上の半導体膜5が溶融
、再結晶する時、単結晶半導体板2?徳として半導体膜
3が準結晶半導体膜61になっていくため、制御性良く
容易に全面単結晶化ができる。また単結晶半導体板2の
面方位を変えることで単結晶半導体膜31の面方位も変
えることができるため、面方位も自由に制御できる。従
って、レーザビームの走査は、単結晶半導体板20部分
から行なうのが良い。なお第1図(d)は、レーザアニ
ールによシ全面単結晶化した基板の断面図である。矢に
単結晶半導体板2の部分全切断する。こnによって、ガ
ラスなどの絶縁基板上に全面単結晶シリコンのSO工基
板ができ、ここにTFT7iどのデバイスを製作した時
に、高速で電気的特性のすぐnfものができる。
この発明は以上説明したように、絶縁基板と半導体膜と
の間の一部分に単結晶半導体板全取付け、半導体膜?ビ
ームアニールするため、ビームアニール後の半導体膜に
結晶性が良く、面方位も容易に制御できるという効果が
ある。
の間の一部分に単結晶半導体板全取付け、半導体膜?ビ
ームアニールするため、ビームアニール後の半導体膜に
結晶性が良く、面方位も容易に制御できるという効果が
ある。
第1図(a)〜(田に本発明の単結晶作成工程順断面図
であり、第2図に従来の基板の断面図でるる。 1・・・絶縁基板、 2・・・単結晶半導体
板、3・・・半導体膜、 4・・・絶縁膜、
61・・・単結晶半導体膜、 6・・・レーザビーム
、7・・・走査方向 以 上
であり、第2図に従来の基板の断面図でるる。 1・・・絶縁基板、 2・・・単結晶半導体
板、3・・・半導体膜、 4・・・絶縁膜、
61・・・単結晶半導体膜、 6・・・レーザビーム
、7・・・走査方向 以 上
Claims (2)
- (1)絶縁材料からなる基板上の少なくとも一端に単結
晶半導体板を固定する工程と、前記絶縁基板及び単結晶
半導体板上に半導体膜を堆積する工程と、ビームアニー
ルにより前記単結晶半導体板を種にして前記半導体膜を
再結晶させ、単結晶化させることを特徴とする半導体装
置用基板の製造方法。 - (2)前記絶縁基板上に前記単結晶半導体板を固定する
工程が、前記絶縁基板の裏面からレーザビームを使つて
固定することを特徴とする特許請求の範囲第1項記載の
半導体装置用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60025028A JPS61184813A (ja) | 1985-02-12 | 1985-02-12 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60025028A JPS61184813A (ja) | 1985-02-12 | 1985-02-12 | 半導体装置用基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61184813A true JPS61184813A (ja) | 1986-08-18 |
Family
ID=12154454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60025028A Pending JPS61184813A (ja) | 1985-02-12 | 1985-02-12 | 半導体装置用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61184813A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276615A (ja) * | 1988-04-27 | 1989-11-07 | Seiko Epson Corp | 半導体装置の製造方法 |
US5824574A (en) * | 1995-03-17 | 1998-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material, a semiconductor device using the same, and a manufacturing method thereof |
-
1985
- 1985-02-12 JP JP60025028A patent/JPS61184813A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276615A (ja) * | 1988-04-27 | 1989-11-07 | Seiko Epson Corp | 半導体装置の製造方法 |
US5824574A (en) * | 1995-03-17 | 1998-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material, a semiconductor device using the same, and a manufacturing method thereof |
US6373075B1 (en) * | 1995-03-17 | 2002-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a semiconductor film having substantially no grain boundary |
US6610996B2 (en) * | 1995-03-17 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device using a semiconductor film having substantially no grain boundary |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60105216A (ja) | 薄膜半導体装置の製造方法 | |
JP2765968B2 (ja) | 結晶性シリコン膜の製造方法 | |
JPS61184813A (ja) | 半導体装置用基板の製造方法 | |
JP2706770B2 (ja) | 半導体基板の製造方法 | |
KR960004902B1 (ko) | 다결정 실리콘 박막 제조방법 | |
JPS58132919A (ja) | 半導体装置の製造方法 | |
JPS59148322A (ja) | 半導体装置の製造方法 | |
JP2898360B2 (ja) | 半導体膜の製造方法 | |
KR100366960B1 (ko) | 실리콘 결정화 방법 | |
JP2779033B2 (ja) | 多結晶Si薄膜の成長方法 | |
JP2704403B2 (ja) | 半導体薄膜の製造方法 | |
JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
JP3093762B2 (ja) | 半導体装置の製造方法 | |
JPS6216509A (ja) | 半導体装置用基板の製造方法 | |
JPH0517693B2 (ja) | ||
JP2532252B2 (ja) | Soi基板の製造方法 | |
JPS6379953A (ja) | 単結晶薄膜の製造方法 | |
JPS62254466A (ja) | 薄膜半導体装置の製造方法 | |
JPS61111517A (ja) | シリコン基体 | |
KR960026967A (ko) | 다결정 박막 트랜지스터 및 그 제조방법 | |
JPH02150017A (ja) | 薄膜半導体 | |
JPS61179523A (ja) | 単結晶薄膜形成方法 | |
JPS63196032A (ja) | 半導体薄膜の結晶化方法 | |
JP2730970B2 (ja) | 半導体膜形成方法 | |
KR100786801B1 (ko) | 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자 |