JPH02150017A - 薄膜半導体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、絶縁性基板上に単結晶シリコン薄膜を有する
薄膜半導体とその製法に関する。

この薄膜半導体は、ＯＡ機器等の大型撮像デバイス兼駆
動デバイスの、あるいは表示デバイス兼駆動デバイスの
製造用部材として有用である。

〔従来技術〕

従来から、薄膜の製造方法としては、プラズ？ＣＶＤ法
、熱ＣＶＤｍ、光ＣＶＤ法、ＬＰ−ＣＶＤ法、ＭＯＣＶ
Ｄ法、スパッタ法、真空蒸着法などの方法が知られてい
るが、いずれの方法によっても得られる薄膜の結晶構造
は基板の結晶構造に類似してしまう。そのため、ガラス
やセラミックスのような従来から使用されている絶縁性
基板の上に前述の薄膜形成法により薄膜を形成しても単
結晶薄膜を得ることはできず、その薄膜は多結晶又は非
晶質になってしまう。

そこで、従来より、この多結晶又は非晶質のシリコン薄
膜を一度溶融させた後再結晶化することにより単結晶薄
膜に変換する方法、具体的には線状加熱帯域溶融化法（
Ｚｏｎｅ　ＭｅｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉｚａ
ｔｉｏｎ以下、ＺＭＲ法という）が提案されている。こ
のＺＭＲ法は溶融結晶化のさいにシリコン薄膜の表面エ
ネルギーの異方性により一定の結晶方位が優先的に表面
に配向して結晶化するという利点がある。そして、この
溶融化のための加熱手段としては、 （１）高周波加熱カーボンサセプタ法 （２）赤外線ランプ加熱法 （３）ストリップヒータ加熱法 などがある。これらいずれの加熱手段も、基板上に形成
された多結晶あるいは非晶質薄膜をその融点以上の温度
に加熱溶融しなければならず、前記多結晶又は非晶質の
層がシリコンである場合にはシリコンの融点である１４
１２℃以上に加熱して溶融しなければならない。

したがって、再結晶化のため、このような高温プロセス
を経ることから、単結晶シリコン膜を形成する過程で熱
的に不平衡になりやすく、形成された単結晶シリコン膜
中には結晶欠陥が発生したり、基板に反りが生じたりす
る等の問題が生じるという欠点も有している。

石英ガラス基板上でＺＭＲ法により形成した単結晶シリ
コン膜中に発生する結晶欠陥の一つとしてマイクロクラ
ックがある。このマイクロクラックがシリコン膜中に存
在しているとトランジスター等のデバイスに応用した場
合に良好な特性が得られなくなる。

マイクロクランクの発生原因は以下の様に考えられてい
る。

支持体である石英ガラスの熱膨張係数は約５ＸＩＯ−’
／’Ｃである。これに対してシリコンの熱膨張係数は約
４０Ｘ　ＩＦ７／’Ｃである。このため、高温プロセス
を経て室温まで冷却する過程では、シリコンの方が大き
く伸び縮みすることになる。

しかし石英ガラス厚さ（Ｌ　ｎｕｎ〜０．５Ｉ圃）に比
へシリコンの厚さ（１μｍ〜０．５μｍ）が非常に薄い
ために、面方向での伸び縮みは、石英ガラスに支配され
ることになる。したがって、シリコン膜の伸び縮みが石
英に束縛されシリコン膜中にひずみが残留する。このひ
ずみを緩和するためにマイクロクラックがシリコン膜中
に発生する。

この欠点を解決するため、従来シリコン膜を２５Ｘ２５
（μｍ）　〜１００Ｘ１００（μｍ）程度の形状に分雑
し島状にすることでひずみを緩和し、マイクロクラック
の発生を防止する方法が提案されている。

しかしこの方法では、島の面積が大きくなればなるほど
マイクロクラックの防止がむづかしくなる（第１図参照
）ので、シリコン膜の面積を大きくすることはできない
。このためシリコン膜の面積が小さいので素子形成領域
が限定され大面積化、素子の高密度化に対応しきれない
という問題に直面していた。

この様なマイクロクラックの発生は基板が石英ガラスの
場合に限らず、基板材として用いる材料の熱膨張係数が
シリコンの熱膨張係数と異なる場合必然的に発生するも
のである。

〔目　　的〕

本発明は、上記欠点を解決し、マイクロクラック等の結
晶欠陥が存在せずに大面積化が可能な単結晶シリコン膜
をもつ薄膜半導体を提供することを目的とするものであ
る。

〔構　　成〕

本発明による薄膜半導体は、支持体とシリコン層との間
に、ＺＭＲ法における高温プロセスの過程でシリコン膜
中に発生するひずみを緩和し、かつ支持体からの不純物
のシリコン層への拡散を防止するための中間層を有する
ことを特徴とするものである。

以下に第２図を用いて、本発明における半導体基板の構
成要素について説明する。

支持体（２０１）は、石英ガラス、セラミックス材料等
公知の絶縁基板を用いることができる。

厚さは通常約０．３〜５（ｎｗｎ）であり、好ましくは
０゜５（ｎ＋＋ｎ）〜１．５（ｎｇｎ）である。

中間層（２０２）は、膜の組成が厚さ方向で変化してい
る単層の絶縁物材料、もしくは少なくてもシリコンｌ　
（２０３）と接する層が絶縁物材料である異種材料より
なる多層構成とすることができる。このための材料とし
ては、絶縁性のものではＳｉｎ、　、　Ｓｉ、Ｎ４．５
ｉＯＮ、　ＺｒＯ□、　Ｔｉｅ□などがあり、導電性の
ものではＳｉＣ，ＴｉＣ等をあげることができる。ただ
し、導電性のものを使用するときはシリコン層との間に
絶縁性のものよりなる層をもう一層設ける必要がある。

これらの材料をプラスＶＣＶＤ法、熱ＣＶＤ１、光ＣＶ
Ｄ法、ＬＰ−ＣＶＤ法、ＭＯ−ＣＶＤ法、スパッタ法、
ＥＣＲ法、真空蒸着法等の各種成膜方法やイオン注入法
による方法を用いて形成する。中間層全体の膜厚は厚い
ほど膜中の残留応力が緩和されるので好ましいが通常２
μｍ以上が適当であり、好ましくは５〜１０μｍである
。

又、中間層は、実施例２，３のような単純な積層による
多層構造ではなく、第８図Ａに示すように連続層（８０
３）と非連続層（８０２）よりなる中間層を形成してお
き、第８図Ｂの状態からＣの状態に熱源（８０５）を移
動させ、シリコン層の溶融単結晶化のさいに非連続層（
８０２）の全部および連続層（８０３）の上層部を溶融
、固化させ、第８図Ｃに示すような中間層とすることも
できる。

好ましい中間層は、支持体である絶縁性基板界面付近で
は絶縁性基板の熱膨張係数に等しい層かそれに近い熱膨
張係数をもつ層からなり、シリコン薄膜界面付近ではシ
リコンの熱膨張係数に等しいかそれに近い熱膨張係数を
もつ層からなり、この中間は、熱膨張係数が徐々に変化
する多数の層又は連続的に変化する層を設けることであ
る。

又、この中間層を形成する材料は歪がかかっても簡単に
剥難を生じないようにするため、支持体と、単結晶シリ
コンの両者に親和性の高い材料たとえば、分子中に酸素
原子もしくは窒素原子の少くとも一方を含有するものを
使用するのが好ましい。

多結晶又は非晶質シリコン層（２０３）は、プラズマＣ
ＶＤ法、光ＣＶＤ法、ＭＯＣＶＤ法、ＬＰ−ＣＶＤ法、
スパッタ法、ＥＣＲ法１等の成膜方法を用いて中間層上
に形成する。膜厚は、通常約０．１（μｍ）〜５（μｌ
１１）であり、好ましくは０゜１μｍ〜１．５μｍであ
る。

表面保護Ｍ（キャツピング層）（２０４）は公知の任意
の絶縁性材料により構成される。望ましい材料としては
、ＳｉＯ□ｌ　５１３Ｎ４もしくはＳｕｎ、と５Ｌ３Ｎ
４の二層構成が用いられる。これらの材料をプラズマＣ
ＶＤ法、熱ＣＶＤ法、光ＣＶＤ法、ＭＯＣＶＤ法、ＬＰ
−ＣＶＤ法、スパッタ法、ＥＣＲ法、真空蒸着法等の成
膜方法により多結晶又は非晶質シリコン層上に形成する
。膜厚は、通常約０．５（μｍ）〜５（μｍ）であり、
好ましくは約１．０μｍ〜２．０μｍである。

次に多結晶又は非晶質シリコン膵をＺＭＲ法を用いて溶
融再結晶化し単結晶シリコン膜とする。ストライプヒー
ター法、高周波加熱法、ランプ加熱法、等の各種ＺＭＲ
法における熱源を面方向に移動して、多結晶又は非晶質
シリコン膜を溶融し再結晶化することにより単結晶シリ
コン膜とする。第２〜３図に高周波加熱を熱源としたＺ
ＭＲ法のプロセスを示した。

〔実施例〕

次に実施例について具体的に説明する。

実施例−１ 第４図を参照しながら半導体基板の構成を説明する。

支持体（４０４）には厚さ０．５（ａ＋）の石英を用い
る。

石英基板上に中間層（４０３）を積層する。この層は石
英界面付近ではＳｉＯ２に近い組成であり、シリコン界
面付近ではＳＬ、　Ｎ４に近い組成である様なＳｉＯｘ
Ｎｙ　（４０３）である。このようなＳｉＯｘＮｙ膜は
、原料ガス及びガス流量比を成膜の過程で変化させたプ
ラズマＣＶＤ法により形成する。ＳｉＯｘＮｙ膜の厚さ
は５（μｍ）とする。次に多結晶シリコン層（４０２）
をＬＰ−ＣＶＤ法を用いて中間層上に０．５（μｌ１１
）の厚さで積層する。最後に、キャツピング層（４０１
）としてＳｉｎ、を熱ＣＶＤ法を用いて１．５（μｍ）
の厚さで積層する。各層の具体的な積層条件は表−１に
示すとおりである。

（以下余白） 表−１積層条件 上記方法により作成した積層体を第２図に示す高周波加
熱を熱源とするＺＭＲ法の装置を用いて多結晶Ｓｉ膜を
単結晶化する。ここで、高周波投入電力を９．７ｋｗと
した場合、カーボンサセプタ（３０４）上の積層体（３
０１）の温度プロファイルは第３図の様になる。この温
度プロファイルを持ちながら０．１　（＋ｎｍ　／　５
ｅｅ）のスキャンスピードで基板を移動することで、Ｓ
ｉ膜を単結晶化する。

以上の方法で実施例−１の薄膜半導体が得られる。

この構成によると、中間層のＳｉＯｘＮｙ膜は石英ガラ
ス界面付近では熱膨張係数βｂｕｆ　４４　Ｘ　１０−
’（１／’Ｃ）であって、はぼ５ｉｎ２のそれに等しく
シリコン界面付近ではβｂｕｆ’＝２５Ｘ１０−’（１
／　”ｃ）であってほぼＳｉ、　Ｎ４のそれに等しいよ
うに厚さ方向で組成が変化している。

したがって、石英ガラスの熱膨張係数βｓｕｂ弁５．６
ｘｌＯ−’（１／’Ｃ）であり、シリコンの熱膨張係数
βｓｉ　’＝　２６　Ｘ　１０−’　（１／　”Ｃ）で
あるので石英界面付近ではβｂｕｆ≠βｓｕｂ、シリコ
ン界面付近ではβｂｕｆ　’５βｓｉとなっている。

実施例−２ 実施例−２について第５図を用いて説明する。

支持体（５０５）として厚さ０．５（ｎｕ）の石英を用
い。

石英基板上に中間層（５０４，５０３）としてＳｉＯ□
の層（５０４）、厚さ２．５（μｌ１１）、Ｓｉ、　Ｎ
、の層（５０３）、厚さ１゜５（μｍ）をプラズマＣＶ
Ｄ法により順次積層する。

次に多結晶５ｉ（５０２）をプラズマＣＶＤ法により中
間層（５０４，５０３）上に０．４５（μｍ）の厚さで
積層し、最後に、キャツピング層（５０１）としてＳｉ
ｎ。

をプラズマＣＶＤ法により１．０（μｍ）の厚さで。

ついでＳｉ、Ｎ４（５０１）をスパッタ法により０．５
（μｍ）の厚さで順次積層する。各層の積層条件は表−
２に示す。

表−２積層条件 上記方法で作成した基板を第２図に示す高周波加熱を熱
源とするＺＭＲ法の装置を用いて０゜７５（ｍ／５ｅｅ
）のスキャンニングスピードで熱源であるカーボンサセ
プタ（３０１）上を基板を移動させることで多結晶Ｓｉ
膜（５０２）を単結晶化する。

以上の方法で実施例−２に示す薄膜半導体が完成する。

この構成での中間層の熱膨張係数は石英基板側のＳｉｎ
、がβｂｕｆ　＝　３　Ｘ　１０−’　（１／　’Ｃ）
、Ｓｉ層側のＳＬ、Ｎ、がβｂｕｆ　＝　２９　Ｘ　１
０−’　（１／　’Ｃ）となっている。

実施例−３ 実施例−３について第６図を用いて説明する。

支持体（６０６）として厚さ１．０（＋ｍ＋）の石英を
用い、その上に中間層としてＳｉｎ、　（６０５）、２
．０（μｍ）、５ｉＯＮ（６０４）、２．５（μｍ）、
Ｓｉ、Ｎ４（６０３）、２．０（μｎ＋）をプラズマＣ
ＶＤ法により順次積層する。次にシリコン層（６０２）
　トして、多結晶ＳｉをＬＰ−ＣＶＤ法により、中間層
上に０．５（μｍ）の厚さで積層し、最後に、キャツピ
ング層（６０１）としてＳｉＯ□をプラズマＣＶＤ法に
より１．５（μｍ）の厚さで積層する。各層の積層条件
は表−３に示す。

表−３積層条件 上記方法で作成した基板を第２図に示す高周波加熱を熱
源とするＺ　Ｍ、　Ｒ法の装置を用いて、０．５（ｏｎ
＋　／　５ｅｅ）のスキャンニングスピードで熱源であ
るカーボンサセプタ（３０１）上を基板を移動すること
で多結晶Ｓｉ膜（６０２）を単結晶化する。

以上の方法により実施例−３に示す薄膜半導体が完成す
る。

上記構成の中間層は石英基板からシリコン層へ向って熱
膨張係数βｂｕｆが３　Ｘｌ０−’（１／’Ｃ）、１５
　Ｘ　１０−’　（１／’Ｃ）、２９Ｘ１０−７（１／
’Ｃ）と変化する三種類の材料から構成されている。

実施例−４ 実施例−４について第７図を用いて説明する。

支持体（７０５）として厚さ０．５（ｎｎ＋）の石英を
用いる。次に石英基板上に中間層である５ｉｎ２（７０
４）をプラズマＣＶＤ法を用いて３．５（μｆｆ１）の
厚さで積層する。次に５１０２上にマスク材を被覆して
ストライプ状に開口部を形成する。この開口部にイオン
注入法を用いて窒素原子をＳｔＯ□中に注入する。注入
後マスク材を除去しＥＣＲ法で多結晶５ｉ（７０２）を
０．５（μｍ）の厚さで積層する。最後に、キャツピン
グ層であるＳｉＯ□（７０１）をＥＣＲ法により１．０
（μｍ）の厚さで積層する。各層の積層条件は表−４に
示す。

表−４積層条件 上記方法で作成した基板を第２図に示す高周波加熱を熱
源とするＺＭＲ法の装置を用いて０．５（＋ｍ／５ｅｅ
）のスキャンニングスピードで熱源であるカーボンサセ
プタ（３０１）上を窒素原子を注入したストライプと直
交する方向に基板を移動し多結晶５ｉ（７０２）を単結
晶化する。

以上の方法で実施例−４の薄膜半導体が完成する。

上記構成の中間層は、５ｉｎ２の部分は熱膨張係数βｂ
ｕｆ　勾４　Ｘ　１０−’　（１／　’Ｃ）である組成
であり、窒素原子を注入し５ｉＯＮとなった部分はβｂ
ｕｆ　岬２５Ｘ１０−７（１／’Ｃ）である組成になっ
ている。ＺＭＲ法の高温プロセスの過程で、中間層に注
入した窒素原子が拡散し、シリコン界面付近ではβｂｕ
ｆαβｓｉ、石英界面付近ではβｂｕｆ＝βｓｕｂとな
る様に中間層の組成が変化している。

比較例 本発明と対比するため、実施例−１と同一の石英支持体
上に表−５で示す積層条件により、中間層のない従来型
の薄膜半導体を作成した。

表−５積層条件 実施例−１〜４の方法で作成した薄膜半導体について、
従来の方法による半導体基板とシリコン膜表面の様子を
比較した。

評価は単位面積当りに存在するマイクロクラックの本数
（平均マイクロクラック密度）を求めることにより行な
った。その結果を表−６に示す。

表−６平均マイクロクラック密度（本／ｎｍ２）〔効　
　果〕 表−６に示す様に、本発明による薄膜半導体は、従来の
ものと比較して、シリコン膜に発生するマイクロクラッ
クが低減している。この様な効果が表われるのは、先に
記した様に本発明による構成としてシリコン層と石英ガ
ラス基板との間に中間層を設けることで、膜中に残留す
るひずみが緩和された結果である。

以上の様に本発明により、大面積の薄膜半導体であるに
もかかわらず従来大きな問題となっていたマイクロクラ
ックの発生が防止でき、さらに、支持体から不純物がシ
リコン層へ拡散するのを防止できるため、良好な薄膜半
導体を提供することが可能となった。

【図面の簡単な説明】

第１図は、従来技術におけるマイクロクラックの発生と
高面積との相関関係を示すものである。 第２図は、ＺＭＲ法に用いる装置概略図であり、第３図
は、第２図の装置における基板スキャン方向の温度分布
を示すものである。 第４〜第７図は、実施例１〜４に対応する説明図である
。

Claims (1)

【特許請求の範囲】
1. １、支持体と単結晶シリコン薄膜層とからなる薄膜半導
   体において、支持体と単結晶シリコン薄膜との中間に、
   支持体の熱膨張係数と単結晶シリコン薄膜の熱膨張係数
   との中間の熱膨張係数をもつ中間層を有することを特徴
   とする薄膜半導体。