KR20090016857A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법

Info

Publication number
KR20090016857A
KR20090016857A KR1020070081140A KR20070081140A KR20090016857A KR 20090016857 A KR20090016857 A KR 20090016857A KR 1020070081140 A KR1020070081140 A KR 1020070081140A KR 20070081140 A KR20070081140 A KR 20070081140A KR 20090016857 A KR20090016857 A KR 20090016857A
Authority
KR
South Korea
Prior art keywords
layer
amorphous carbon
etching
etched
film
Prior art date
Application number
KR1020070081140A
Other languages
English (en)
Inventor
이해정
박현식
이재균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070081140A priority Critical patent/KR20090016857A/ko
Publication of KR20090016857A publication Critical patent/KR20090016857A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 비정질카본막을 하드마스크막으로 사용하는 식각공정에서, 비정질카본막의 변형을 방지하여 피식각층의 패턴 균일도를 증가시키는 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위해 피식각층이 형성된 기판 상에 비정질카본막을 형성하는 단계, 상기 비정질카본막의 화학적 결합력을 완화시키기 위해 열처리하는 단계, 상기 비정질카본막 상에 하드마스크막패턴을 형성하는 단계, 상기 하드마스크막패턴을 식각장벽으로 상기 비정질카본막을 식각하는 단계 및 식각된 비정질카본막을 식각장벽으로 피식각층을 식각하는 단계를 포함하여 이루어지므로써, 식각공정의 안정성을 향상시킬 수 있으며, 나아가 반도체 소자의 신뢰성 및 안정성을 향상시킬 수 있다.
하드마스크막패턴, 비정질카본막, 피식각층, 화학적 결합구조, 열처리

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 비정질카본막을 하드마스크로 사용하는 식각공정에 관한 것이다. 자세하게는 비정질카본막을 식각장벽으로 사용하는 식각공정에서 비정질카본막의 변형을 방지하기 위한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 마스크(mask) 작업시 포토레지스트의 두께를 감소시켜야 하고, 이로 인해 포토레지스트만으로는 피식각층의 식각이 어려워지고 있다.
이를 위해 포토레지스트의 하부에 하드마스크막(hardmask)을 개재시키는 방식이 제안되었다. 그리고, 하드마스크막으로는 비정질카본막(amorphous carbon layer)이 대표되고 있으며, 비정질카본막을 보다 효율적으로 식각하기 위해 비정질카본막 상에 실리콘산화질화막(SiON)과 반사방지막(bottom reflective coating layer)을 추가로 형성한다.
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 제조 방법을 나타낸 공 정단면도이다.
도 1a에 도시된 바와 같이, 기판(11) 상에 피식각층(12), 비정질카본막(13), 하드마스크막(14), 반사방지막(15) 및 포토레지스트패턴(16)을 순차적으로 형성한다.
피식각층(12)은 질화막(nitride)으로 형성하고, 비정질카본막(13)은 탄소-탄소(C-C) 결합 및 탄소-수소(C-H) 결합이 혼합되어 있는 구조를 갖는다. 그리고, 하드마스크막(14)은 실리콘산화질화막(SiON)으로 형성한다.
도 1b에 도시된 바와 같이, 포토레지스트패턴(16)을 식각장벽으로 반사방지막(15)과 하드마스크막(14)을 순차적으로 식각한 후, 하드마스크막패턴(14A)을 식각장벽으로 비정질카본막(13)을 식각한다.
비정질카본막(13)의 식각은 산소를 포함한 플라즈마(plasma)를 이용하는 건식식각으로 진행한다. 그리고, 포토레지스트패턴(16)과 반사방지막(15)은 비정질카본막(13) 식각시 제거된다.
도 1c에 도시된 바와 같이, 식각된 비정질카본막패턴(13A)을 식각장벽으로 피식각층(12)을 식각한다.
피식각층(12)의 식각은 CF계의 식각가스에 O2 및 Ar 가스를 첨가한 플라즈마로 진행한다. 이로써, 피식각층패턴(12A)이 형성된다.
그런데, 피식각층(12) 식각시, 하드마스크막패턴(14A)이 제거되어 비정질카본막패턴(13A)이 노출될 경우에는 식각플라즈마 내의 불소(F) 또는 산소(O)에 의하 여 비정질카본막(13A)의 결합구조가 파괴 또는 변형되는 문제가 발생한다. 또한, 높은 에너지를 갖는 플라즈마 이온, 특히 아르곤(Ar) 가스가 기판(11)에 충돌하므로써 기판 온도가 상승하고, 이에 따라 비정질카본막패턴(13A)이 열팽창하여 변형이 발생한다.
위와 같은 문제점을 나타낸 전자현미경사진이 도 2이다.
도 2를 참조하면, 피식각층(12)의 식각과정에 발생한 비정질카본막패턴(13A)의 변형으로 인하여 피식각층(12)의 패터닝이 불균일한 것 볼 수 있다.
따라서, 피식각층(12)의 식각과정에 비정질카본막패턴(13A)의 변형을 방지할 수 있는 기술의 필요성이 제기되고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 비정질카본막을 하드마스크막으로 사용하는 식각공정에서, 비정질카본막의 변형을 방지하여 피식각층의 패턴 균일도를 증가시키는 반도체 소자 제조 방법을 제공하는데 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 소자 제조 방법은 피식각층이 형성된 기판 상에 비정질카본막을 형성하는 단계, 상기 비정질카본막의 화학적 결합력을 완화시키기 위해 열처리하는 단계, 상기 비정질카본막 상에 하드마스크막패턴을 형성하는 단계, 상기 하드마스크막패턴을 식각장벽으로 상기 비정질카본막을 식각하는 단계 및 식각된 비정질카본막을 식각장벽으로 피식각층을 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은 하드마스크막, 즉 비정질카본막의 변형을 방지하고 이를 통해 피식각층의 패턴 균일도를 향상시킨다.
따라서, 식각공정의 안정성을 향상시킬 수 있으며, 나아가 반도체 소자의 신 뢰성 및 안정성을 향상시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도이다.
도 3a에 도시된 바와 같이, 기판(21) 상에 피식각층(22)을 형성하고, 피식각층(22) 상에 비정질카본막(23)을 형성한다.
피식각층(22)은 자신의 하부에 추가적인 적층막을 두고, 이 적층막을 식각하기 위한 식각장벽층이 될 수 있다. 예를 들면, 게이트전극층을 적층시키고, 이 게이트전극층을 식각하기 위한 게이트하드마스크막일 수 있다. 이를 위해 피식각층(22)은 질화막으로 형성할 수 있다.
그리고, 비정질카본막(23)은 탄소-탄소(C-C) 결합 및 탄소-수소(C-H) 결합이 혼합된 구조를 갖는다.
이어서, 비정질카본막(23)의 화학적 결합구조를 완화시키기 위한 열처리 공정을 진행한다.
열처리 공정은 질소 분위기에서 760~1500Torr의 공정압력, 700~1200℃의 공정온도 및 30~4000초의 공정시간 동안 진행한다.
열처리 공정을 진행하게 되면, 비정질카본막(23) 내의 탄소-수소 결합구조의 결합력이 저하되어 수소(H)가 휘발하게 되고, 이에 의해 비정질카본막(23)은 탄소-탄소 결합구조로 변형된다.
이렇게 비정질카본막(23) 내에 탄소-수소 결합구조가 감소하고, 탄소-탄소 결합구조가 증가할 경우, 탄소(carbon)밀도가 증가하고, 이에 따라 비정질카본막(23)의 경도가 높아진다.
도 3b에 도시된 바와 같이, 경도가 높아진 비정질카본막(23) 상에 하드마스크막(24), 반사방지막(25) 및 포토레지스트패턴(26)을 순차적으로 형성한다.
하드마스크막(24)은 비정질카본막(23)을 식각하기 위한 식각장벽층으로, 이를 위해 실리콘산화질화막(SiON)으로 형성한다.
도 3c에 도시된 바와 같이, 포토레지스트패턴(26)을 식각장벽으로 반사방지막(25)과 하드마스크막(24)을 순차적으로 식각한다.
이어서, 하드마스크막(24)을 식각장벽으로 비정질카본막(23)을 식각한다.
비정질카본막(23)의 식각은 산소를 포함한 플라즈마(plasma)를 이용하는 건식식각으로 진행한다.
그리고, 포토레지스트패턴(26)과 반사방지막(25)은 비정질카본막(23) 식각시 소모되어 제거된다. 또는 별도의 제거공정을 진행하여 제거할 수 있다.
도 3d에 도시된 바와 같이, 식각된 비정카본막패턴(23A)을 식각장벽으로 피식각층(22)을 식각한다.
피식각층(22)의 식각은 CF계의 식각가스에 O2 및 Ar 가스를 첨가한 플라즈마로 진행한다. 이로써, 피식각층패턴(22A)이 형성된다.
전술한 바와 같은 본 발명의 실시예는 비정질카본막(23)이 변형되는 문제점을 해결하고자 비정질카본막(23)의 경도를 높인다.
비정질카본막(23)의 경도를 높이는 방법으로 열처리 공정을 진행하는데, 자세하게는 질소 분위기에서 760~1500Torr의 공정압력, 700~900℃의 공정온도 및 30~3000초의 공정시간 동안 진행한다.
열처리 공정을 진행하게 되면, 비정질카본막(23) 내의 탄소-수소 결합구조 중 수소(H)가 휘발하게 되고, 이에 의해 비정질카본막(23)은 탄소-탄소 결합구조로 변형된다.
이렇게 비정질카본막(23) 내에 탄소-수소 결합구조가 감소하고, 탄소-탄소 결합구조가 증가할 경우, 탄소(carbon)밀도가 증가하는 것은 물론 비정질카본막(23)의 경도도 높아지게 된다.
따라서, 피식각층(22) 식각시, 경도가 높아진 비정질카본막패턴(23A)이 노출되어도 플라즈마내의 불소(F), 산소(O) 및 아르곤(Ar) 이온에 의하여 탄소-수소 결합이 국부적으로 끊어지는 현상을 최소화할 수 있어서 비정질카본막패턴(23A)의 변형을 최소화할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치 환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도.
도 2는 비정질카본막의 변형을 촬영한 전자현미경사진
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 기판 22A : 피식각층패턴
23A : 비정질카본막패턴

Claims (6)

  1. 피식각층이 형성된 기판 상에 비정질카본막을 형성하는 단계;
    상기 비정질카본막의 화학적 결합력을 완화시키기 위해 열처리하는 단계;
    상기 비정질카본막 상에 하드마스크막패턴을 형성하는 단계;
    상기 하드마스크막패턴을 식각장벽으로 상기 비정질카본막을 식각하는 단계; 및
    식각된 비정질카본막을 식각장벽으로 피식각층을 식각하는 단계
    를 포함하는 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 열처리하는 단계는 질소 분위기에서 760~1500Torr의 공정압력, 700~1200℃의 공정온도 및 30~4000초의 공정시간 동안 진행하는 반도체 소자 제조 방법.
  3. 제1항에 있어서,
    상기 비정질카본막을 식각하는 단계는 산소를 포함하는 플라즈마로 진행하는 반도체 소자 제조 방법.
  4. 제1항에 있어서,
    상기 하드마스크막패턴은 실리콘산화질화막으로 형성하는 반도체 소자 제조 방법.
  5. 제1항에 있어서,
    상기 피식각층은 질화막으로 형성하는 반도체 소자 제조 방법.
  6. 제5항에 있어서,
    상기 피식각층을 식각하는 단계는 CF계의 식각가스에 O2 및 Ar 가스를 첨가한 플라즈마로 진행하는 반도체 소자 제조 방법.
KR1020070081140A 2007-08-13 2007-08-13 반도체 소자 제조 방법 KR20090016857A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070081140A KR20090016857A (ko) 2007-08-13 2007-08-13 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070081140A KR20090016857A (ko) 2007-08-13 2007-08-13 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20090016857A true KR20090016857A (ko) 2009-02-18

Family

ID=40685765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070081140A KR20090016857A (ko) 2007-08-13 2007-08-13 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20090016857A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022177836A1 (en) * 2021-02-18 2022-08-25 Applied Materials, Inc. Methods, systems, and apparatus for processing substrates using one or more amorphous carbon hardmask layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022177836A1 (en) * 2021-02-18 2022-08-25 Applied Materials, Inc. Methods, systems, and apparatus for processing substrates using one or more amorphous carbon hardmask layers
US11694902B2 (en) 2021-02-18 2023-07-04 Applied Materials, Inc. Methods, systems, and apparatus for processing substrates using one or more amorphous carbon hardmask layers

Similar Documents

Publication Publication Date Title
KR101682081B1 (ko) 붕소-탄소 막들을 건식 스트립핑하는 방법들
TWI492298B (zh) 雙重圖案化蝕刻製程
CN100517605C (zh) 镶嵌结构的制造方法
TW201025447A (en) Manufacturing method of semiconductor device
JP2002110782A (ja) 半導体装置およびその製造方法
KR20090016857A (ko) 반도체 소자 제조 방법
JP2010098101A (ja) 半導体装置の製造方法
KR100875661B1 (ko) 반도체 소자 제조 방법
KR100616187B1 (ko) 반도체 소자의 절연막 형성 방법
KR100849067B1 (ko) 반도체 소자의 제조 방법
JP4550786B2 (ja) 半導体装置の製造方法
KR100524805B1 (ko) 반도체 소자의 트렌치 갭필 방법
KR100596893B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP4380414B2 (ja) 半導体装置の製造方法
US6627533B2 (en) Method of manufacturing an insulation film in a semiconductor device
KR20090095749A (ko) 반도체 소자의 제조 방법
KR100800165B1 (ko) 반도체 소자의 제조방법
KR100732295B1 (ko) 반도체 소자의 제조방법
KR20070002797A (ko) 깊은 콘택을 갖는 반도체소자의 제조 방법
KR20090026985A (ko) 반도체 소자 제조 방법
KR20050116667A (ko) 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법
JPH11274152A (ja) 半導体装置のｓｏｇ層形成方法
KR100649025B1 (ko) 플래시 메모리 소자의 제조방법
KR100769149B1 (ko) 반도체 소자 형성방법
JP2012079792A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination