KR100732295B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100732295B1 KR100732295B1 KR1020000036960A KR20000036960A KR100732295B1 KR 100732295 B1 KR100732295 B1 KR 100732295B1 KR 1020000036960 A KR1020000036960 A KR 1020000036960A KR 20000036960 A KR20000036960 A KR 20000036960A KR 100732295 B1 KR100732295 B1 KR 100732295B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polysilicon layer
- tungsten silicide
- film
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 37
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000001816 cooling Methods 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 42
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 텅스텐 실리사이드막 형성 전, 후의 단계에서 SiH4 가스를 이용하여 일정 두께 이상의 폴리실리콘층을 형성하고, 텅스텐 실리사이드막 형성 후 냉각 챔버에서 기판 표면에 미세 산화막을 형성한 후 캡 폴리실리콘층을 형성함으로써 종래의 텅스텐 실리사이드막 및 캡 폴리실리콘층 형성 공정에서 발생하는 결함(Defect)을 억제하여 안정적인 필름 구조를 확보할 수 있다.
Description
도 1 은 본 발명의 방법에 따라 워드라인을 형성하기 위해 적층된 필름 구조를 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 반도체 기판 3 : 게이트 산화막
4 : 제 1 폴리실리콘층 5 : 하부 폴리실리콘층
6 : 제 2 폴리실리콘층 7 : 텅스텐 실리사이드막(WSix)
6 : 제 2 폴리실리콘층 7 : 텅스텐 실리사이드막(WSix)
9 : 캡 폴리실리콘층
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 워드라인에서 하부 폴리실리콘층 상부 게이트 전극으로 사용되는 텅스텐 실리사이드막 및 캡 폴리실리콘층의 형성 공정에서 발생하는 결함(Defect)을 억제하여 안정적인 필름 구조를 확보할 수 있는 반도체 소자의 제조방법에 관한 것이다.
종래의 텅스텐 실리사이드막을 이용한 워드라인 형성방법은 다음과 같다.
반도체 기판상에 소자분리(isolation) 구조를 형성하고, 이온주입 공정 등을 거친 후 게이트 산화막을 형성하고, 하부 폴리실리콘층을 약 800Å 정도의 두께로 형성한다. 그 다음 텅스텐 실리사이드막을 형성한 후 캡 폴리실리콘층을 약 400Å 의 두께로 형성한 다음, 마스크 산화막/ARC 공정과 마스크를 이용한 식각공정을 수행한 후 후속공정을 거쳐 층간 절연 및 평탄화를 위한 절연막을 형성하는 공정으로 이루어진다.
상기한 종래의 워드라인 형성방법에 있어서, 캡 폴리실리콘층 형성시 상기 캡 폴리실리콘층을 형성하는 챔버의 경우, 어느 정도의 형성 공정을 진행한 후 HCl 가스를 이용한 크리닝 공정을 실시하는데, 이미 텅스텐 실리사이드막의 형성 공정이 진행중인 웨이퍼는 텅스텐 실리사이드막 챔버에서 장시간 홀딩되었다가 상기 캡 폴리실리콘층 챔버로 이동하여 캡 폴리실리콘층을 형성한다.
이때, 상기 캡 폴리실리콘층이 형성되기 전에 챔버 내의 파티클(Particle)이 웨이퍼 표면에 증착되면서 결함이 발생하게 된다.
상기 결함은 식각 공정에서도 제거되지 않으며, 상기 결함에 의해 마스크 공정시 워드 라인이 얇아지거나 끊어지는 현상을 유발하고, 단차가 커지기 때문에 후속 층간 절연막의 매립특성을 열화시켜 결국, 디바이스의 페일(fail)을 유발하는 문제점이 있다.
또한 챔버의 온도가 조금이라도 불안정하게 되면 상기한 결함이 계속 발생하게 될 우려가 있다.
이때, 상기 캡 폴리실리콘층이 형성되기 전에 챔버 내의 파티클(Particle)이 웨이퍼 표면에 증착되면서 결함이 발생하게 된다.
상기 결함은 식각 공정에서도 제거되지 않으며, 상기 결함에 의해 마스크 공정시 워드 라인이 얇아지거나 끊어지는 현상을 유발하고, 단차가 커지기 때문에 후속 층간 절연막의 매립특성을 열화시켜 결국, 디바이스의 페일(fail)을 유발하는 문제점이 있다.
또한 챔버의 온도가 조금이라도 불안정하게 되면 상기한 결함이 계속 발생하게 될 우려가 있다.
삭제
삭제
삭제
따라서 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 본 발명은 텅스텐 실리사이드막 형성 전, 후의 단계에서 SiH4 가스를 이용하여 일정 두께 이상의 폴리실리콘층을 형성하고, 텅스텐 실리사이드막 형성 후 냉각 챔버에서 기판 표면에 미세 산화막을 형성한 후 캡 폴리실리콘층을 형성함으로써 종래의 텅스텐 실리사이드막 및 캡 폴리실리콘층 형성 공정에서 발생하는 결함을 억제하여 안정적인 필름 구조를 확보할 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 방법에 따른 반도체 소자의 제조방법은,
반도체 기판상에 게이트 산화막을 형성하는 단계;
상기 게이트 산화막 상부에 하부 폴리실리콘층을 형성하는 단계;
상기 하부 폴리실리콘층 상부에 텅스텐 실리사이드막을 형성하는 단계;
상기 반도체기판을 냉각 챔버로 이동하여 표면에 산화막을 형성하는 단계; 및
상기 구조물 상에 캡 폴리실리콘층을 형성하는 단계를 포함하는 것과,
상기 하부 폴리실리콘층 형성 단계 후 불산계 케미칼 또는 HF 증기를 이용하여 상기 하부 폴리실리콘층 상부의 산화막 및 불순물을 제거하는 공정을 더 포함하는 것과,
상기 텅스텐 실리사이드막 형성 단계는 소스 가스인 WF6 : SiH4의 비율을 1 : 1-200 으로 하여 실시하는 것과,
상기 텅스텐 실리사이드막 형성공정 전에 WF6를 챔버 내로 유입시키는 공정을 더 포함하는 것과,
상기 산화막 형성 단계는 산소가 함유된 가스를 사용하여 형성하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대해 상세히 설명하기로 한다.
반도체 기판상에 게이트 산화막을 형성하는 단계;
상기 게이트 산화막 상부에 하부 폴리실리콘층을 형성하는 단계;
상기 하부 폴리실리콘층 상부에 텅스텐 실리사이드막을 형성하는 단계;
상기 반도체기판을 냉각 챔버로 이동하여 표면에 산화막을 형성하는 단계; 및
상기 구조물 상에 캡 폴리실리콘층을 형성하는 단계를 포함하는 것과,
상기 하부 폴리실리콘층 형성 단계 후 불산계 케미칼 또는 HF 증기를 이용하여 상기 하부 폴리실리콘층 상부의 산화막 및 불순물을 제거하는 공정을 더 포함하는 것과,
상기 텅스텐 실리사이드막 형성 단계는 소스 가스인 WF6 : SiH4의 비율을 1 : 1-200 으로 하여 실시하는 것과,
상기 텅스텐 실리사이드막 형성공정 전에 WF6를 챔버 내로 유입시키는 공정을 더 포함하는 것과,
상기 산화막 형성 단계는 산소가 함유된 가스를 사용하여 형성하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대해 상세히 설명하기로 한다.
삭제
삭제
삭제
도 1 은 본 발명의 방법에 따라 워드라인을 형성하기 위해 적층된 필름 구조를 도시한 단면도이다.
상기 도면을 참조하면, 반도체 기판(1) 상에 활성 영역을 정의하는 소자 분리막을 형성한 후 이온주입 및 열 공정 등으로 웰 형성 등의 기본공정을 진행하고, 게이트 산화막 형성 전 세정공정을 수행한 후 게이트 산화막(3)을 형성한다.
삭제
다음, 상기 게이트 산화막(3)의 상부에 하부 폴리실리콘층(5)을 형성한다.
이때, 불산계 케미칼을 이용하거나 HF 증기를 이용한 세정 공정을 수행하여 하부 폴리실리콘층(5) 상부의 미세 산화막 및 불순물을 제거한다.
다음에, SiH4 가스를 사용하여 20Å 이상의 제 1 폴리실리콘층(4)을 형성한다.
이어 텅스텐 실리사이드막(7)을 형성한다.
이때, 상기 텅스텐 실리사이드막(7) 형성 공정은 소스 가스인 WF6 : SiH4의 비율을 1 : 1-200 으로 수행하되, 상기 텅스텐 실리사이드막(7) 형성 전에는 상기 텅스텐 실리사이드막(7) 형성 시보다 적은 양의 WF6 를 챔버 내로 유입시킨다.
다음에, 결함 발생을 억제하기 위해 SiH4 가스를 사용하여 40Å 이상의 제 2 폴리실리콘층(6)을 형성한다.
이때, 불산계 케미칼을 이용하거나 HF 증기를 이용한 세정 공정을 수행하여 하부 폴리실리콘층(5) 상부의 미세 산화막 및 불순물을 제거한다.
다음에, SiH4 가스를 사용하여 20Å 이상의 제 1 폴리실리콘층(4)을 형성한다.
이어 텅스텐 실리사이드막(7)을 형성한다.
이때, 상기 텅스텐 실리사이드막(7) 형성 공정은 소스 가스인 WF6 : SiH4의 비율을 1 : 1-200 으로 수행하되, 상기 텅스텐 실리사이드막(7) 형성 전에는 상기 텅스텐 실리사이드막(7) 형성 시보다 적은 양의 WF6 를 챔버 내로 유입시킨다.
다음에, 결함 발생을 억제하기 위해 SiH4 가스를 사용하여 40Å 이상의 제 2 폴리실리콘층(6)을 형성한다.
삭제
삭제
이때, 제 2 폴리실리콘층(6) 형성 공정은 텅스텐 실리사이드막(7)이 형성된 후 챔버 내에서 지체되는 시간을 최대한 줄이기 위해 텅스텐 실리사이드막(7) 형성시보다 높은 압력에서 수행한다.
후속으로 폴리실리콘층 챔버로 이동한 후 캡 폴리실리콘층(9)을 형성하는데, 이때 결함 발생을 방지하기 위해 온도를 600℃ 이하로 하여 진행하는 것이 바람직하다.
삭제
삭제
그 후 패터닝을 위한 마스크 산화막 및 ARC 층(미도시) 등을 형성하고 마스크 형성 공정 및 상기 마스크를 이용한 식각공정 등을 실시한다.
한편, 상기한 본 발명의 방법과는 다른 실시예에 대해 설명하면 다음과 같다.
먼저, 텅스텐 실리사이드 챔버에서 텅스텐 실리사이드막(7)을 형성하고, 캡 폴리실리콘층(9)을 형성하기 전에 시스템에 부착되어 있는 냉각 챔버로 이동하여 챔버내의 산소가 함유된 가스를 사용하여 고온인 웨이퍼(1) 표면에만 미세 산화막이 형성되도록 한다.
이 경우 챔버의 여타 부위는 전혀 손상받지 않으며 냉각 챔버 내에서 미세 산화막 형성을 위한 시간은 수초에 불과하게 된다.
상기의 경우 미세 산화막에 의해 후속 캡 폴리실리콘층(9)을 형성할 때 발생하는 결함은 완전히 억제된다.
이상에서 상술한 바와 같이, 텅스텐 실리사이드막 형성 전, 후의 단계에서 SiH4 가스를 이용하여 일정 두께 이상의 폴리실리콘층을 형성하고, 텅스텐 실리사이드막 형성 후 냉각 챔버에서 기판 표면에 미세 산화막을 형성한 후 캡 폴리실리콘층을 형성하는 본 발명의 방법은 종래의 텅스텐 실리사이드막 및 캡 폴리실리콘층 형성 공정에서 발생하는 결함을 억제하여 안정적인 필름 구조를 확보할 수 있다.
아울러 워드라인 프로파일의 개선 및 공정시간의 감소와 정확한 공정 타켓 조절이 가능하게 되어 안정적인 트랜지스터 특성을 확보할 수 있다.
또한, 공정 조절 능력의 향상과 결함 등의 발생을 현저히 감소시켜 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있다.
Claims (8)
- 반도체 기판상에 게이트 산화막을 형성하는 단계;상기 게이트 산화막 상부에 하부 폴리실리콘층을 형성하는 단계;상기 하부 폴리실리콘층 상부에 텅스텐 실리사이드막을 형성하는 단계;상기 반도체기판을 냉각 챔버로 이동하여 표면에 산화막을 형성하는 단계; 및상기 구조물 상에 캡 폴리실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 하부 폴리실리콘층 형성 단계 후 불산계 케미칼 또는 HF 증기를 이용하여 상기 하부 폴리실리콘층 상부의 산화막 및 불순물을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 텅스텐 실리사이드막 형성 단계는 소스 가스인 WF6 : SiH4의 비율을 1 : 1-200 으로 하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 텅스텐 실리사이드막 형성공정 전에 WF6를 챔버 내로 유입시키는 공정을 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 산화막 형성 단계는 산소가 함유된 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036960A KR100732295B1 (ko) | 2000-06-30 | 2000-06-30 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036960A KR100732295B1 (ko) | 2000-06-30 | 2000-06-30 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002708A KR20020002708A (ko) | 2002-01-10 |
| KR100732295B1 true KR100732295B1 (ko) | 2007-06-25 |
Family
ID=19675249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036960A KR100732295B1 (ko) | 2000-06-30 | 2000-06-30 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100732295B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960015499B1 (ko) * | 1993-07-09 | 1996-11-14 | 현대전자산업 주식회사 | 반도체 소자의 실리사이드 형성시 발생하는 힐락성 헤이즈 제거 방법 |
| KR970013217A (ko) * | 1995-08-22 | 1997-03-29 | 김주용 | 반도체 소자의 텅스텐실리사이드층 형성방법 |
-
2000
- 2000-06-30 KR KR1020000036960A patent/KR100732295B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960015499B1 (ko) * | 1993-07-09 | 1996-11-14 | 현대전자산업 주식회사 | 반도체 소자의 실리사이드 형성시 발생하는 힐락성 헤이즈 제거 방법 |
| KR970013217A (ko) * | 1995-08-22 | 1997-03-29 | 김주용 | 반도체 소자의 텅스텐실리사이드층 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002708A (ko) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0849777A2 (en) | Method of manufacturing a gate electrode | |
| US6468904B1 (en) | RPO process for selective CoSix formation | |
| US20040127002A1 (en) | Method of forming metal line in semiconductor device | |
| JP3851896B2 (ja) | 半導体装置の製造方法 | |
| KR100648859B1 (ko) | 반도체 소자 제조 방법 | |
| US9570582B1 (en) | Method of removing dummy gate dielectric layer | |
| KR100732295B1 (ko) | 반도체 소자의 제조방법 | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| KR100865547B1 (ko) | 스토리지노드를 갖는 반도체소자의 제조방법 | |
| KR100646524B1 (ko) | 반도체 장치 제조 방법 | |
| US20050090115A1 (en) | Post plasma clean process for a hardmask | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| KR100709578B1 (ko) | 티타늄나이트라이드 하부전극을 구비한 반도체 메모리소자의 실린더형 캐패시터 형성방법 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| KR100866683B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100670670B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| KR100650799B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR100415542B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100313785B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| KR100807497B1 (ko) | 반도체 소자의 스페이서 제조 방법 | |
| KR20070096600A (ko) | 반도체 소자의 제조방법 | |
| JP2003297829A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20200043737A1 (en) | Method for silicidation of semiconductor device, and corresponding semiconductor device | |
| KR100661237B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100755073B1 (ko) | 반도체 소자의 콘택 홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |