KR20090026985A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20090026985A
KR20090026985A KR1020070092117A KR20070092117A KR20090026985A KR 20090026985 A KR20090026985 A KR 20090026985A KR 1020070092117 A KR1020070092117 A KR 1020070092117A KR 20070092117 A KR20070092117 A KR 20070092117A KR 20090026985 A KR20090026985 A KR 20090026985A
Authority
KR
South Korea
Prior art keywords
etched
etching
layer
amorphous carbon
film
Prior art date
Application number
KR1020070092117A
Other languages
English (en)
Inventor
이해정
박현식
이재균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070092117A priority Critical patent/KR20090026985A/ko
Publication of KR20090026985A publication Critical patent/KR20090026985A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 비정질카본막을 식각장벽으로 질화막 식각시, 비정질카본막의 변형을 방지하여 식각되는 질화막의 패턴균일도를 증가시키는 반도체 소자 제조 방법에 관한 것이다. 이를 위해 본 발명은, 기판 상에 피식각층을 형성하는 단계, 상기 피식각층 상에 비정질카본막패턴을 형성하는 단계, 상기 비정질카본막패턴을 식각장벽으로 하고, 적어도 -10℃ 이하의 기판온도에서 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자 제조 방법을 제공하여 질화막 식각시 발생하는 비정질카본막의 변형을 최소화한다.
질화막, 비정질카본막, 피식각층, 패턴균일도, 변형

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 비정질카본막의 변형을 방지하여 식각되는 질화막의 패터닝균일도를 증가시키는 반도체 소자 제조 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 마스크(mask) 작업시 포토레지스트의 두께를 감소시켜야 하고, 이로 인해 포토레지스트만으로는 피식각층의 식각이 어려워지고 있다.
이를 위해 포토레지스트의 하부에 하드마스크막(hardmask)을 개재시키는 방식이 제안되었다. 그리고, 하드마스크막으로는 비정질카본막(amorphous carbon layer)이 대표되고 있으며, 비정질카본막을 보다 효율적으로 식각하기 위해 비정질카본막 상에 실리콘산화질화막(SiON)과 반사방지막(bottom reflective coating layer)을 추가로 형성한다.
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도이다.
도 1a에 도시된 바와 같이, 기판(11) 상에 질화막(12), 비정질카본막(13), 실리콘산화질화막(14), 반사방지막(15) 및 포토레지스트패턴(16)을 순차적으로 형성한다.
비정질카본막(13)은 탄소-탄소(C-C) 결합 및 탄소-수소(C-H) 결합이 혼합되어 있는 결합상태를 갖는다.
도 1b에 도시된 바와 같이, 포토레지스트패턴(16)을 식각장벽으로 반사방지막(15)과 실리콘산화질화막(14)을 순차적으로 식각한 후, 실리콘산화질화막(14)을 식각장벽으로 비정질카본막(13)을 식각한다.
비정질카본막(13)의 식각은 산소를 포함한 플라즈마(plasma)를 이용하는 건식식각으로 진행한다. 그리고, 포토레지스트패턴(16)과 반사방지막(15)은 비정질카본막(13) 식각시 소모되어 제거된다.
도 1c에 도시된 바와 같이, 비정질카본막패턴(13A)을 식각장벽으로 질화막(12)을 식각한다.
질화막(12)의 식각은 CF계의 식각가스에 O2 및 Ar 가스를 첨가한 플라즈마로 진행한다. 이로써, 질화막패턴(12A)이 형성된다.
그러나, 질화막(12) 식각시에 실리콘산화질화막패턴(14A)이 소모되어 비정질카본막패턴(13A)이 노출될 경우에는 식각플라즈마 내의 불소(F) 또는 산소(O)에 의하여 비정질카본막패턴(13A)의 결합구조가 파괴 또는 변형되는 문제가 발생한다. 또한, 높은 에너지를 갖는 플라즈마 이온이 기판(11)에 충돌하므로써 기판 온도가 상승하고, 이에 따라 비정질카본막패턴(13A)이 열팽창하여 변형이 발생한다.
위와 같은 문제점을 나타낸 전자현미경사진이 도 2이다.
도 2를 참조하면, 질화막(12)의 식각과정에 발생한 비정질카본막패턴(13A)의 변형으로 인하여 질화막패턴(12)이 불균일한 것 볼 수 있다.
따라서, 피식각층(12)의 식각과정에 제1하드마스크막패턴(13A)의 변형을 방지할 수 있는 기술의 필요성이 제기되고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 비정질카본막을 식각장벽으로 질화막 식각시, 비정질카본막의 변형을 방지하여 식각되는 질화막의 패터닝균일도를 증가시키는 반도체 소자 제조 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 기판 상에 피식각층을 형성하는 단계, 상기 피식각층 상에 비정질카본막패턴을 형성하는 단계, 상기 비정질카본막패턴을 식각장벽으로 하고, 적어도 -10℃ 이하의 기판온도에서 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은 질화막 식각시 발생하는 비정질카본막의 변형을 최소화하여 식각되는 질화막의 패터닝 균일도를 증가시킨다.
따라서, 반도체 소자의 고집적화를 이룰 수 있으며 수율을 향상시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 실시예는 비정질카본막을 식각장벽으로 질화막 식각시, 기판온도를 적어도 -10℃ 이하로, 자세하게는 -30~-10℃로 유지한 상태에서 NF3 또는 SF6를 식각가스로 진행한다.
기판온도가 적어도 -10℃ 이하일 경우, 비정질카본막의 변형이 방지되는데, 이는 온도가 낮을수록 반응속도가 떨어지는 것으로 비정질카본막의 결합구조의 변형 및 끊어짐을 방지할 수 있다.
따라서, 식각되는 질화막의 패터닝 균일도가 증가한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도이다.
도 3a에 도시된 바와 같이, 기판(21) 상에 피식각층(22)을 형성하고, 피식각층(22) 상에 제1하드마스크막(23), 제2하드마스크막(24), 반사방지막(25) 및 포토레지스트패턴(26)을 순차적으로 형성한다.
피식각층(22)은 자신의 하부에 추가적인 적층막을 두고, 이 적층막을 식각하기 위한 식각장벽층이 될 수 있다. 예를 들면, 게이트전극층을 적층시키고, 이 게이트전극층을 식각하기 위한 게이트하드마스크막일 수 있다.
이를 위해 피식각층(22)은 질화막으로 형성하는 것이 바람직하다.
제1하드마스크막(23)은 탄소-탄소(C-C) 결합 및 탄소-수소(C-H) 결합이 혼합되어 있는 비정질카본막으로 형성한다.
제2하드마스크막(24)은 제1하드마스크막(23)을 식각하기 위한 식각장벽층으로, 이를 위해 실리콘산화질화막으로 형성한다.
도 3b에 도시된 바와 같이, 포토레지스트패턴(26)을 식각장벽으로 반사방지막(25)과 제2하드마스크막(24)을 순차적으로 식각한다.
이어서, 제2하드마스크막(24)을 식각장벽으로 제1하드마스크막(23)을 식각한다.
제1하드마스크막(23)의 식각은 산소를 포함한 플라즈마(plasma)를 이용하는 건식식각으로 진행한다.
그리고, 포토레지스트패턴(26)과 반사방지막(25)은 제1하드마스크막(23) 식각시 제거된다. 또는 별도의 제거공정을 진행하여 제거할 수 있다.
도 3c에 도시된 바와 같이, 식각된 제1하드마스크막패턴(23A)을 식각장벽으로 피식각층(22)을 식각한다.
피식각층(22)의 식각은 유도결합 플라즈마(ICP) 또는 정전결합 플라즈마(CCP) 타입(type)의 고밀도 플라즈마 식각장치에서 NF3 또는 SF6의 메인가스에 수소를 첨가한 플라즈마로 진행한다.
NF3 가스로 피식각층(22)을 식각할 경우의 공정조건은 5~30mTorr의 챔버압 력, -30~-10℃의 기판온도 및 10~100SCCM의 유량으로 진행한다. 그리고, 첨가되는 수소의 유량은 5~50SCCM이다.
SF6 가스로 피식각층(22)을 식각할 경우의 공정조건은 5~30mTorr의 챔버압력, -30~-10℃의 기판온도 및 5~50SCCM의 유량으로 진행한다. 그리고, 첨가되는 수소의 유량은 5~50SCCM이다.
이로써, 패터닝 균일도가 증가된 피식각층패턴(22A)이 형성된다.
전술한 바와 같은 본 발명의 실시예는, 질화막으로 형성된 피식각층(22)의 식각공정에서 Ar가스를 배제하여 기판으로의 물리적 충격을 최소화하였으며, 기판온도를 -30~-10℃로 유지하여 열팽창 및 불소이온에 의해 비정질카본막으로 형성된 제1하드마스크막패턴(23A)의 결합구조가 변경 및 끊어지는 문제점을 해결한다.
보다 자세하게 설명하면, 질화막으로 형성된 피식각층(22) 식각시 발생되는 비휘발성 폴리머의 흡착계수(sticking coefficient)는 온도가 낮아질수록 커진다. 따라서, 기판온도를 -30~-10℃로 유지하면 제1하드마스크막패턴(23A)의 측벽에 비휘발성 폴리머가 흡착되어 불소이온이 제1하드마스크막패턴(23A)의 결합을 끊는 것을 방지한다. 또한, 기판온도를 -30~-10℃로 유지하면, 제1하드마스크막패턴(23A)이 외부작용에 반응하는 속도가 떨어져서 결합구조가 변경 및 끊어지는 현상이 감소한다.
또한, 피식각층(22)의 식각가스로 질화막에 대한 화학적 식각특성이 우수한 NF3 또는 SF6 가스로 제한하며, 수소가스를 첨가하여 피식각층(22) 측벽면의 과도식 각을 억제한다. 따라서, 피식각층패턴(22A)의 수직 식각형상을 용이하게 구현할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도.
도 2는 질화막의 식각과정에 발생한 비정질카본막패턴의 변형으로 인하여 질화막패턴이 불균일한 것을 촬영한 전자현미경사진.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 기판 22 : 피식각층
23 : 제1하드마스크막 24 : 제2하드마스크막
25 : 반사방지막 26 : 포토레지스트패턴

Claims (8)

  1. 기판 상에 피식각층을 형성하는 단계;
    상기 피식각층 상에 비정질카본막패턴을 형성하는 단계;
    상기 비정질카본막패턴을 식각장벽으로 하고, 적어도 -10℃ 이하의 기판온도에서 상기 피식각층을 식각하는 단계
    를 포함하는 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 피식각층을 식각하는 단계는 -30~-10℃의 범위를 갖는 기판온도로 진행하는 반도체 소자 제조 방법.
  3. 제1항에 있어서,
    상기 피식각층을 식각하는 단계는 NF3 또는 SF6 가스를 식각가스로 진행하는 반도체 소자 제조 방법.
  4. 제1항에 있어서,
    상기 피식각층을 식각하는 단계는 NF3 또는 SF6 가스에 수소를 첨가하여 진행하는 반도체 소자 제조 방법.
  5. 제1항에 있어서,
    상기 피식각층을 식각하는 단계는 5~30mTorr의 챔버압력으로 진행하는 반도체 소자 제조 방법.
  6. 제3항 또는 제4항에 있어서,
    상기 NF3 가스의 유량은 10~100SCCM으로 진행하는 반도체 소자 제조 방법.
  7. 제3항 또는 제4항에 있어서,
    상기 SF6 가스의 유량은 5~50SCCM으로 진행하는 반도체 소자 제조 방법.
  8. 제4항에 있어서,
    상기 수소의 유량은 5~50SCCM으로 진행하는 반도체 소자 제조 방법.
KR1020070092117A 2007-09-11 2007-09-11 반도체 소자 제조 방법 KR20090026985A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070092117A KR20090026985A (ko) 2007-09-11 2007-09-11 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092117A KR20090026985A (ko) 2007-09-11 2007-09-11 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20090026985A true KR20090026985A (ko) 2009-03-16

Family

ID=40694760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092117A KR20090026985A (ko) 2007-09-11 2007-09-11 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20090026985A (ko)

Similar Documents

Publication Publication Date Title
US8658541B2 (en) Method of controlling trench microloading using plasma pulsing
US6372655B2 (en) Two etchant etch method
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US20130224960A1 (en) Methods for etching oxide layers using process gas pulsing
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
US7029992B2 (en) Low oxygen content photoresist stripping process for low dielectric constant materials
CN101764081B (zh) 连接孔的制造方法
TWI579919B (zh) 製造半導體元件的乾蝕刻氣體和方法
CN102779741B (zh) 一种栅极刻蚀方法
KR100792365B1 (ko) 반도체 소자의 리세스 게이트 제조 방법
JP2010098101A (ja) 半導体装置の製造方法
KR20080060363A (ko) 반도체 소자의 패턴 형성 방법
KR20090026985A (ko) 반도체 소자 제조 방법
CN114664648A (zh) 一种硅刻蚀方法
KR100875661B1 (ko) 반도체 소자 제조 방법
JP2005136097A (ja) 半導体装置の製造方法
US8580694B2 (en) Method of patterning hard mask layer for defining deep trench
KR100777925B1 (ko) 금속 배선 형성 방법
JP3581770B2 (ja) サイドウォールの形成方法
CN101752285A (zh) 沟槽的形成方法
KR20090016857A (ko) 반도체 소자 제조 방법
TW201442110A (zh) 一種在矽基底刻蝕通孔的方法
TWI536428B (zh) 定義深溝渠用之硬罩幕層的圖案化方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination