KR100825019B1 - 커패시터 제조방법 - Google Patents

Abstract

본 발명은 스토리지노드콘택이 형성된 반도체기판 상에 PE-TEOS막과 폴리실리콘 하드마스크를 차례로 형성하는 단계; 상기 폴리실리콘 하드마스크와 PE-TEOS막을 선택적으로 식각하여 컵모양 구조물을 만드는 단계; SiN막 증착 및 건식식각을 통해 상기 컵모양 구조물의 측벽에 식각방지막을 형성하는 단계; 상기 식각방지막이 잔류하는 컵모양 구조물을 포함한 전면에 커패시터 스토리지노드 형성을 위한 비정질실리콘을 증착하는 단계; 상기 비정질실리콘의 표면에 MPS를 성장시키는 단계; 상기 컵모양 구조물이 매립되도록 전면에 USG산화막을 증착하는 단계; 상기 PE-TEOS막의 표면이 드러날때까지 CMP를 진행하여 셀간 분리를 행하는 단계; 및 잔류하고 있는 상기 USG산화막을 습식식각을 통해 제거하는 단계를 포함하고, 본 발명은 USG막에 대한 습식식각 선택비가 높은 SiN을 식각방지막으로 사용하여 셀간 분리를 위한 PE-TEOS절연막이 USG막의 습식식각시 식각되는 것을 방지한다.

SiN, 식각방지막, DRAM, 커패시터, 스토리지노드, USG, 습식식각

Description

커패시터 제조방법{Method of fabricating capacitor}

도1a 내지 1e는 종래기술에 의한 컵모양의 커패시터 제조 방법을 도시한 공정순서도.

도2는 종래기술의 문제점을 나타낸 도면.

도3a 내지 3e는 본 발명에 의한 컵모양의 커패시터 제조 방법을 도시한 공정순서도.

* 도면의 주요부분에 대한 부호의 설명

21 : 반도체기판 22 : 층간절연막

23 : 스토리지노드콘택 24 : SiN식각저지층

25 : PE-TEOS막 26 : 하드마스크

27 : SiN막 28 : 비정질실리콘

29 : MPS 30 : USG산화막

본 발명은 반도체 메모리소자의 커패시터 형성방법에 관한 것으로, 특히 SN을 식각장벽층으로 사용하여 DRAM의 커패시터를 제조하는 방법에 관한 것이다.

현재 256M DRAM, 512M DRAM 에서는 내부 MPS 컵타입 커패시터를 채택하고 있다. 이러한 내부 MPS 컵타입 커패시터 제조방법을 도1a 내지 도 1e을 참조하여 공정순서에 따라 설명하면 다음과 같다.

먼저, 도1a에 나타낸 바와 같이 반도체기판(1)상에 형성된 층간절연막(2)을 관통하여 반도체기판(1)에 연결되는 스토리지노드콘택(3)을 형성한 후, 층간절연막상에 SiN식각저지층(4), PE-TEOS막(5), 폴리실리콘 하드마스크층(6)을 차례로 형성한 후, 그위에 컵타입의 커패시터 스토리지노드 패터닝을 위한 마스크(7)를 형성한다.

이어서 도1b에 나타낸 바와 같이 마스크(7)를 이용하여 폴리실리콘 하드마스크(6)를 식각한 후, 마스크(7)을 제거하고 식각처리된 하드마스크(6)을 마스크로 하여 PE-TEOS막(5)을 식각하고 PE-TEOS막(5) 식각후 노출된 SiN식각저지층(4)을 식각하여 스토리지노드콘택(3)을 오픈시킨다.

이때, 하드마스크(6)가 소정 두께 손실된다.

도 1c에 도시된 바와 같이, 반도체기판(1) 전면에 비정질실리콘층(8)을 증착한 후, 비정질실리콘층(8) 표면에 MPS(9)를 성장시키고, 전면에 USG산화막(10)을 증착한다. 이때, USG산화막(10) 증착시 보이드(10a)가 발생된다.

도1d에 나타낸 바와 같이 PE-TEOS막(5)의 표면이 노출될때까지 CMP공정을 통 해 셀간 분리를 행한다. 이때, 하드마스크(6)와 USG산화막(10)까지 연마되어 보이드(10a)가 노출된다.

도1e에 도시된 바와 같이 상기 USG산화막(10)을 습식식각에 의해 제거한다.

상기와 같은 공정에 있어서, 커패시터 스토리지노드의 면적 증가를 위해서 MPS를 과도하게 성장시키게 되면 스토리지노드를 이루는 비정질실리콘층(8)에 크랙이 발생할 가능성이 있으며, 이러한 크랙을 통하여 USG산화막(10)의 습식식각 공정시 습식식각액이 침투하여 PE-TEOS절연막(5)이 식각되어 보이드(11)를 유발할 수 있다. 이에 따라 후속공정에서 Ta₂O₅/TiN을 증착할 경우, 보이드(11) 사이를 통해 증착되어 인접한 스토리지노드들간의 브릿지가 발생하게 된다. 도2에 실제 제조공정에서 발생한 보이드의 사진을 나타내었다.

이에 따라 스토리지노드 폴리실리콘의 크랙을 방지하기 위해서는 일정 수준이하로 MPS의 성장을 억제해야 하는데 이럴 경우 커패시터 면적 감소로 인해 커패시터 용량이 감소하는 문제가 발생한다.

본 발명은 상기 문제점을 해결하기 위한 것으로써, USG산화막에 대한 습식식각 선택비가 100:1 정도로 높은 SiN을 식각방지막으로 이용하여 USG산화막의 습식식각시 셀간 분리를 위한 PE-TEOS절연막이 식각되는 것을 방지함으로써 신뢰성 있는 커패시터를 제조하는 커패시터 제조방법을 제공하는데 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 커패시터 제조 방법은, 스토리지노드콘택이 형성된 반도체기판 상에 PE-TEOS막과 폴리실리콘 하드마스크를 차례로 형성하는 단계; 상기 폴리실리콘 하드마스크와 PE-TEOS막을 선택적으로 식각하여 컵모양 구조물을 만드는 단계; SiN막 증착 및 건식식각을 통해 상기 컵모양 구조물의 측벽에 식각방지막을 형성하는 단계; 상기 식각방지막이 잔류하는 컵모양 구조물을 포함한 전면에 커패시터 스토리지노드 형성을 위한 비정질실리콘을 증착하는 단계; 상기 비정질실리콘의 표면에 MPS를 성장시키는 단계; 상기 컵모양 구조물이 매립되도록 전면에 USG산화막을 증착하는 단계; 상기 PE-TEOS막의 표면이 드러날때까지 CMP를 진행하여 셀간 분리를 행하는 단계; 및 잔류하고 있는 상기 USG산화막을 습식식각을 통해 제거하는 단계를 포함하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도3a 내지 도 3e을 참조하여 본 발명에 의한 커패시터 제조방법을 공정순서에 따라 설명한다.

먼저, 도3a에 나타낸 바와 같이 반도체기판(21)상에 형성된 층간절연막(22)을 관통하여 반도체기판(21)에 연결되는 스토리지노드콘택(23)을 형성한 후, 층간절연막상에 SiN식각저지층(24), PE-TEOS막(25), 폴리실리콘의 하드마스크(26)를 차례로 형성한 후, 그위에 컵타입의 커패시터 스토리지노드 패터닝을 위한 마스크(도시 생략)를 형성한다.

이어서, 마스크를 이용하여 하드마스크(26)를 식각한 후, 마스크를 제거하고 식각처리된 하드마스크(26)를 마스크로 하여 PE-TEOS막(25)을 식각하고 PE-TEOS막(25) 식각후 노출된 SiN식각저지층(24)을 식각하여 스토리지노드콘택(23)을 오픈시킨다.

다음에 반도체기판(21) 전면에 식각방지막으로 사용될 SiN막(27)을 20~200Å의 두께로 얇게 증착한다. 이때, SiN막(27)은 LPCVD 또는 PECVD등의 방식을 이용하여 100~900℃에서 증착하는 것이 바람직하다.

이어서 도3b에 나타낸 바와 같이 상기 증착된 SiN막(27)을 예컨대 플라즈마를 이용하여 건식식각한다. 이때, 건식식각의 직진성에 의해 평탄한 부분은 식각이 되고 수직부분은 식각이 되지 않는다. 따라서 PE-TEOS막(25)을 포함한 스토리지노드가 형성될 영역의 측면에만 SiN막(27a)이 남아 있게 된다.

다음에 도3c에 나타낸 바와 같이 커패시터 스토리지노드 형성을 위해 비정질실리콘(28)을 전면에 증착한 후, 계속해서 비정질실리콘(28) 표면에 MPS(29)를 성장시킨다.

계속해서, 전면에 USG산화막(30)을 증착하여 컵모양의 구조물을 매립한다. 이때, 종래와 동일하게 USG산화막(30)에 보이드가 발생하나, 이 보이드에 대한 도시는 생략하기로 한다.

다음에 도3d에 나타낸 바와 같이 PE-TEOS막(25)의 표면이 드러날때까지 USG산화막(30)을 CMP하여 셀간 분리를 행한다. 이때, 스토리지노드가 형성될 부분에 USG산화막(30a)이 잔류한다.

도 3e에 도시된 바와 같이 USG산화막(30a)을 습식식각에 의해 제거한다.

상기와 같이 진행되는 본 발명의 경우, 커패시터 용량 증대를 위해 스토리지노드 형성을 위한 MPS(29)를 과도하게 성장시켜 비정질실리콘(28)에 크랙이 발생하더라도 셀간 분리를 위한 PE-TEOS막(25)의 측면에 증착된 SiN막(27a)이 USG산화막(30a)의 습식식각시 습식식각액에 의해 PE-TEOS막(25)이 식각되는 것을 방지해주므로 PE-TEOS막(25)내에 보이드가 생성되는 일은 없게 된다. 보이드의 발생이 없으므로 후속공정에서 Ta₂O₅/TiN을 증착하여도 인접한 스토리지노드들간 브릿지가 유발되는 일은 없다. 이와 같은 이유로 스토리지노드 폴리실리콘의 크랙 발생을 억제할 필요가 없으므로 MPS를 과도하게 성장시킬 수 있어 커패시터 면적 증가를 통한 커패시터 용량 증대를 도모할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 USG막에 대한 습식식각 선택비가 높은 SiN을 식각방지막으로 사용하여 셀간 분리를 위한 PE-TEOS절연막이 USG막의 습식식각시 식각되는 것을 방지함으로써 보다 신뢰성 있는 DRAM 커패시터의 제조를 가능하게 한다. 본 발명에 의하 면, 커패시터 면적을 증가시켜 궁극적으로는 커패시터 용량을 증대시킬 수 있다.

Claims (5)

1. 스토리지노드콘택이 형성된 반도체기판 상에 PE-TEOS막과 폴리실리콘 하드마스크를 차례로 형성하는 단계;

   상기 폴리실리콘 하드마스크와 PE-TEOS막을 선택적으로 식각하여 컵모양 구조물을 만드는 단계;

   SiN막 증착 및 건식식각을 통해 상기 컵모양 구조물의 측벽에 식각방지막을 형성하는 단계;

   상기 식각방지막이 잔류하는 컵모양 구조물을 포함한 전면에 커패시터 스토리지노드 형성을 위한 비정질실리콘을 증착하는 단계;

   상기 비정질실리콘의 표면에 MPS를 성장시키는 단계;

   상기 컵모양 구조물이 매립되도록 전면에 USG산화막을 증착하는 단계;

   상기 PE-TEOS막의 표면이 드러날때까지 CMP를 진행하여 셀간 분리를 행하는 단계; 및

   잔류하고 있는 상기 USG산화막을 습식식각을 통해 제거하는 단계

   를 포함하는 커패시터 제조방법.
2. 제1항에 있어서,

   상기 SiN막은 20~200Å의 두께로 증착하는 것을 특징으로 하는 커패시터 제조방법.
3. 제1항에 있어서,

   상기 SiN막은 LPCVD 또는 PECVD을 이용하여 100~900℃에서 증착하는 것을 특징으로 하는 커패시터 제조방법.
4. 제1항에 있어서,

   상기 SiN막의 건식식각은, 플라즈마를 이용하여 진행하는 커패시터 제조 방법.
5. 제1항에 있어서,

   상기 PE-TEOS막 아래에 SiN 식각저지층을 더 형성하고, 상기 SiN 식각저지층은 상기 컵모양 구조물 형성시 상기 스토리지노드콘택을 오픈시키도로 식각되는 것을 특징으로 하는 커패시터 제조방법.

Images