JPH04245662A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04245662A JPH04245662A JP1062791A JP1062791A JPH04245662A JP H04245662 A JPH04245662 A JP H04245662A JP 1062791 A JP1062791 A JP 1062791A JP 1062791 A JP1062791 A JP 1062791A JP H04245662 A JPH04245662 A JP H04245662A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- oxide film
- groove
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000002955 isolation Methods 0.000 claims abstract description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 12
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 12
- 239000007864 aqueous solution Substances 0.000 claims abstract description 9
- 229920006395 saturated elastomer Polymers 0.000 claims abstract description 5
- 239000012212 insulator Substances 0.000 claims description 21
- 239000007791 liquid phase Substances 0.000 claims description 17
- 238000001947 vapour-phase growth Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 9
- 239000002253 acid Substances 0.000 claims description 7
- 238000001459 lithography Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- 238000001312 dry etching Methods 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 abstract 1
- 239000001257 hydrogen Substances 0.000 abstract 1
- -1 hydrogen hexafluoro silicate Chemical class 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000012808 vapor phase Substances 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- OEIMLTQPLAGXMX-UHFFFAOYSA-I tantalum(v) chloride Chemical compound Cl[Ta](Cl)(Cl)(Cl)Cl OEIMLTQPLAGXMX-UHFFFAOYSA-I 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】 本発明は、半導体デバイスの
微細素子分離技術を改良した半導体装置の製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device that improves fine element isolation technology for semiconductor devices.
【0002】0002
【従来の技術】集積回路は共通の半導体シリコン基板上
において、互いに絶縁層分離された複数の能動素子を含
んでいる。従来の素子分離技術による半導体装置の製造
方法では、半導体基板は埋込絶縁物を介してアクテイブ
領域とフィールド領域とに分離され、素子はアクテイブ
領域につくられるが、従来、上記分離は(図4)に示す
工程によって行われていた。2. Description of the Related Art An integrated circuit includes a plurality of active elements separated from each other by an insulating layer on a common semiconductor silicon substrate. In a conventional method for manufacturing a semiconductor device using element isolation technology, a semiconductor substrate is separated into an active region and a field region via a buried insulator, and elements are formed in the active region. ).
【0003】まず、半導体シリコン基板11上にレジス
トパターン12を形成する(図4(a))。レジストパ
ターン12をマスクとして、ドライエッチングにより半
導体シリコン基板11を素子分離に必要な深さまでエッ
チングする(図4(b))。レジストパターン12を除
去し、基板の溝が完全に埋まるまで、半導体シリコン基
板11上に酸化膜41を堆積する(図4(c))。酸化
膜41上に平坦化のためにレジスト42を塗布する(図
4(d))。レジスト42および酸化膜41に対して等
しいエッチ速度を有する条件のもとにドライエッチング
を行い、半導体シリコン基板表面を露出させ素子分離を
形成する(図4(e))。First, a resist pattern 12 is formed on a semiconductor silicon substrate 11 (FIG. 4(a)). Using the resist pattern 12 as a mask, the semiconductor silicon substrate 11 is etched by dry etching to a depth necessary for element isolation (FIG. 4(b)). The resist pattern 12 is removed, and an oxide film 41 is deposited on the semiconductor silicon substrate 11 until the groove in the substrate is completely filled (FIG. 4(c)). A resist 42 is applied on the oxide film 41 for planarization (FIG. 4(d)). Dry etching is performed on the resist 42 and the oxide film 41 under conditions of equal etch rate to expose the surface of the semiconductor silicon substrate and form element isolation (FIG. 4(e)).
【0004】以上のような方法により、半導体デバイス
の絶縁膜による素子分離を行うことができる。しかし、
この方法では、酸化膜上にレジストを塗布し平坦化し、
エッチバックの工程が必要となり、工程数が増える。し
かも、分離幅つまり基板の溝の幅が狭い所と広い所が混
在している場合、完全に平坦化するためには複雑な工程
が必要となる。[0004] By the method described above, it is possible to perform element isolation using an insulating film of a semiconductor device. but,
In this method, a resist is applied on the oxide film and flattened.
An etch-back process is required, increasing the number of steps. Moreover, if the separation width, that is, the width of the groove in the substrate, is narrow in some places and wide in others, a complicated process is required to achieve complete planarization.
【0005】[0005]
【発明が解決しようとする課題】上記のように、この従
来の製造方法では、(図4(d))に示すように酸化膜
上にレジストを塗布し平坦化し、エッチバックの工程が
必要となり、工程数が増える。しかも、分離幅つまり基
板の溝の幅が狭い所と広い所が混在している場合、完全
に平坦化するためには複雑な工程が必要となる。また、
ウェハ面内で均一にエッチバックするのは非常に困難で
あり、均一に素子分離を形成することが困難となる。従
って、従来の素子分離技術を用いると、工程が複雑にな
り、均一な素子分離が得られず、半導体集積回路の低コ
スト化,高信頼性にとって大きな障害になるという欠点
がある。[Problems to be Solved by the Invention] As mentioned above, in this conventional manufacturing method, as shown in FIG. 4(d), it is necessary to apply a resist on the oxide film, planarize it, and etch back. , the number of processes increases. Moreover, if the separation width, that is, the width of the groove in the substrate, is narrow in some places and wide in others, a complicated process is required to achieve complete planarization. Also,
It is very difficult to etch back uniformly within the wafer surface, making it difficult to uniformly form element isolation. Therefore, when conventional element isolation techniques are used, the process becomes complicated and uniform element isolation cannot be obtained, which is a major obstacle to lowering the cost and achieving high reliability of semiconductor integrated circuits.
【0006】本発明は、上記課題を解決するもので、微
細素子分離を実現した半導体装置の製造方法を提供する
ことを目的としている。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that achieves fine element isolation.
【0007】[0007]
【課題を解決するための手段】本発明は、リソグラフィ
ー技術により半導体基板上にレジストパターンを形成す
る工程と、前記レジストパターンをマスクとして、前記
半導体基板をエッチングして溝を形成する工程と、前記
溝部に選択的に絶縁物を液相成長させ、前記溝部を埋め
込んで素子分離領域を形成する工程と、前記レジストパ
ターンを除去する工程とを備えて成ることを特徴とする
半導体装置の製造方法を提供するものである。また特に
、前記絶縁物の液相成長は、ケイフッ化水素酸に二酸化
シリコンを溶解した飽和水溶液にアルカリ水溶液を添加
することによって二酸化シリコンを析出させ、シリコン
酸化膜を堆積することを特徴とする上記の半導体装置の
製造方法を提供する。そして、望ましくは、前記絶縁物
の液相成長は、40℃以下で成長させることを特徴とす
る上記の半導体装置の製造方法を提供する。[Means for Solving the Problems] The present invention includes a step of forming a resist pattern on a semiconductor substrate by lithography technology, a step of etching the semiconductor substrate using the resist pattern as a mask to form a groove, and a step of etching the semiconductor substrate using the resist pattern as a mask. A method for manufacturing a semiconductor device, comprising the steps of: selectively growing an insulator in a liquid phase in a trench to fill the trench to form an element isolation region; and removing the resist pattern. This is what we provide. In particular, the liquid phase growth of the insulator is characterized in that silicon dioxide is precipitated by adding an alkaline aqueous solution to a saturated aqueous solution in which silicon dioxide is dissolved in hydrofluorosilicic acid, thereby depositing a silicon oxide film. A method for manufacturing a semiconductor device is provided. Further, the present invention provides the method for manufacturing a semiconductor device described above, wherein the liquid phase growth of the insulator is preferably performed at a temperature of 40° C. or lower.
【0008】また、本発明は、リソグラフィー技術によ
り半導体基板上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記半導体基板
をエッチングして溝を形成する工程と、前記溝部に選択
的に絶縁物を気相成長させ、前記溝部を埋め込んで素子
分離領域を形成する工程と、前記レジストパターンを除
去する工程とを備えて成ることを特徴とする半導体装置
の製造方法を提供するものである。また特に、前記絶縁
物の気相成長は、ケイフッ化水素酸とアルカリ水溶液の
蒸気を用いて、シリコン酸化膜を堆積することを特徴と
する上記の半導体装置の製造方法を提供する。そして、
望ましくは、前記絶縁物の気相成長は、200℃以下で
成長させることを特徴とする上記の半導体装置の製造方
法を提供する。The present invention also includes a step of forming a resist pattern on a semiconductor substrate by lithography technology;
a step of etching the semiconductor substrate using the resist pattern as a mask to form a groove; a step of selectively growing an insulator in the groove in a vapor phase to fill the groove to form an element isolation region; The present invention provides a method for manufacturing a semiconductor device, comprising the step of removing a resist pattern. In particular, the present invention provides the method for manufacturing the semiconductor device described above, characterized in that the vapor phase growth of the insulator involves depositing a silicon oxide film using vapors of hydrofluorosilicic acid and aqueous alkaline solution. and,
Preferably, the method for manufacturing a semiconductor device described above is characterized in that the vapor phase growth of the insulator is performed at 200° C. or lower.
【0009】さらに、また、本発明は、半導体基板上に
シリコン酸化膜を堆積する工程と、リソグラフィー技術
により前記シリコン酸化膜上にレジストパターンを形成
する工程と、前記レジストパターンをマスクとして、前
記シリコン酸化膜をエッチングする工程と、前記半導体
基板をエッチングして溝を形成する工程と、前記レジス
トパターンを除去する工程と、前記溝部に選択的に絶縁
物を気相成長させ、前記溝部を埋め込んで素子分離領域
を形成する工程と、前記シリコン酸化膜を除去する工程
とを備えて成ることを特徴とする半導体装置の製造方法
を提供するものである。そして、望ましくは、前記絶縁
物の気相成長は、300℃〜500℃で成長させること
を特徴とする上記の半導体装置の製造方法を提供する。Furthermore, the present invention includes a step of depositing a silicon oxide film on a semiconductor substrate, a step of forming a resist pattern on the silicon oxide film by lithography technology, and a step of depositing a silicon oxide film on the silicon oxide film using the resist pattern as a mask. a step of etching an oxide film, a step of etching the semiconductor substrate to form a groove, a step of removing the resist pattern, and selectively growing an insulator in the groove in a vapor phase to fill the groove. The present invention provides a method for manufacturing a semiconductor device, comprising a step of forming an element isolation region and a step of removing the silicon oxide film. Further, there is provided the method for manufacturing a semiconductor device as described above, wherein the vapor phase growth of the insulator is preferably performed at 300°C to 500°C.
【0010】0010
【作用】本発明は、前記した半導体装置の製造方法によ
り、半導体基板に溝を設け、その溝に選択的に絶縁物を
堆積するため、従来の素子分離技術のように平坦化とエ
ッチバックの工程が必要でなくなる。従って、工程が簡
単になり、均一な素子分離を形成することができる。特
に、絶縁物の選択埋め込みを液相で行うことにより、低
温形成(40℃以下)が可能であり、半導体基板の溝形
成のマスクとして用いたレジストパターンをそのまま液
相選択成長のマスクに用いることが可能であり、さらに
工程が簡単になる。また、絶縁物の選択埋め込みを気相
で行うことにより、液相の場合に比べて成長速度が速く
なる。特に、200℃以下の低温での気相成長は半導体
基板の溝形成のマスクとして用いたレジストパターンを
そのまま気相選択成長のマスクに用いることが可能であ
り、さらに工程が簡単になる。従って、本発明を用いる
ことによって、工程が簡単化され、均一な半導体デバイ
スの微細素子分離の形成に有効に作用する。[Operation] The present invention uses the above-described semiconductor device manufacturing method to form a groove in a semiconductor substrate and selectively deposit an insulator in the groove. The process is no longer necessary. Therefore, the process is simplified and uniform element isolation can be formed. In particular, by performing selective embedding of insulators in the liquid phase, low-temperature formation (below 40°C) is possible, and the resist pattern used as a mask for trench formation on a semiconductor substrate can be used as is as a mask for liquid-phase selective growth. is possible and further simplifies the process. Furthermore, by performing selective embedding of the insulator in the gas phase, the growth rate becomes faster than in the case of the liquid phase. In particular, in vapor phase growth at a low temperature of 200° C. or lower, the resist pattern used as a mask for forming grooves in a semiconductor substrate can be used as is as a mask for vapor phase selective growth, further simplifying the process. Therefore, by using the present invention, the process is simplified and it is effective in forming uniform fine element isolation in a semiconductor device.
【0011】[0011]
【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.
【0012】(図1)は本発明の実施例における半導体
装置の製造方法の工程断面図を示すものである。ホトリ
ソグラフィー技術により、半導体シリコン基板11上に
レジストパターン12を形成した(図1(a))。レジ
ストパターン12をマスクとして、異方性ドライエッチ
ングにより半導体シリコン基板11に深さ0.5μmの
溝を形成した(図1(b))。ケイフッ化水素酸に二酸
化シリコンを溶解した飽和水溶液13に(CH3)4N
OHを添加し、二酸化シリコンを析出させた(図1(c
))。析出した二酸化シリコンを基板上に堆積し、40
℃の成長温度で、基板の溝部に選択的にシリコン酸化膜
15を溝が完全に埋まるまで成長させた(図1(d))
。この場合、シリコン酸化膜はシリコン上には成長する
が、レジスト上には成長しない。その後に、レジストパ
ターン12を除去して、素子分離を形成した(図1(e
))。(FIG. 1) shows a process cross-sectional view of a method for manufacturing a semiconductor device in an embodiment of the present invention. A resist pattern 12 was formed on a semiconductor silicon substrate 11 by photolithography (FIG. 1(a)). Using the resist pattern 12 as a mask, a groove with a depth of 0.5 μm was formed in the semiconductor silicon substrate 11 by anisotropic dry etching (FIG. 1(b)). Add (CH3)4N to a saturated aqueous solution 13 in which silicon dioxide is dissolved in hydrofluorosilicic acid.
OH was added to precipitate silicon dioxide (Fig. 1(c)
)). The precipitated silicon dioxide was deposited on the substrate and
At a growth temperature of °C, a silicon oxide film 15 was selectively grown in the grooves of the substrate until the grooves were completely filled (FIG. 1(d)).
. In this case, the silicon oxide film grows on the silicon, but not on the resist. Thereafter, the resist pattern 12 was removed to form element isolation (FIG. 1(e)
)).
【0013】以上のように、本実施例によれば、半導体
基板に溝を設け、その溝に選択的にシリコン酸化膜を堆
積したため、従来の素子分離技術のように平坦化とエッ
チバックの工程が必要でなくなり、工程が簡単になり、
均一な素子分離を形成することができた。また、シリコ
ン酸化膜の選択埋め込みを液相で行うことにより、低温
形成が可能であり、半導体基板の溝形成のマスクとして
用いたレジストパターンをそのまま液相選択成長のマス
クに用いることが可能であり、さらに工程が簡単化され
た。As described above, according to this embodiment, a groove is provided in the semiconductor substrate and a silicon oxide film is selectively deposited in the groove, so that the planarization and etch-back steps are not required as in conventional element isolation technology. is no longer required, the process is simplified,
Uniform element isolation could be formed. Furthermore, by performing selective embedding of the silicon oxide film in the liquid phase, low-temperature formation is possible, and the resist pattern used as a mask for trench formation on a semiconductor substrate can be used as is as a mask for liquid phase selective growth. , the process was further simplified.
【0014】なお、本実施例において、液相選択成長に
シリコン酸化膜を用いたが、他の液相選択成長可能な絶
縁膜を用いてもよい。また、液相成長の温度を40℃に
したが、それ以下でもよい。In this embodiment, a silicon oxide film is used for selective liquid phase growth, but other insulating films capable of selective liquid phase growth may be used. Furthermore, although the liquid phase growth temperature was set at 40° C., it may be lower than that.
【0015】以下本発明の第2の実施例について図面を
参照しながら説明する。(図2)は本発明の実施例にお
ける半導体装置の製造方法の工程断面図を示すものであ
る。ホトリソグラフィー技術により、半導体シリコン基
板11上にレジストパターン12を形成した(図2(a
))。レジストパターン12をマスクとして、異方性ド
ライエッチングにより半導体シリコン基板11に深さ0
.5μmの溝を形成した(図2(b))。ケイフッ化水
素酸と(CH3)4NOHの蒸気21を基板に吹き付け
、二酸化シリコンを堆積した(図2(c))。前記の方
法により、200℃の成長温度で、基板の溝部に選択的
にシリコン酸化膜15を溝が完全に埋まるまで成長させ
た(図2(d))。この場合、シリコン酸化膜はシリコ
ン上には成長するが、レジスト上には成長しない。その
後に、レジストパターン12を除去して、素子分離を形
成した(図2(e))。A second embodiment of the present invention will be described below with reference to the drawings. (FIG. 2) shows a process cross-sectional view of a method for manufacturing a semiconductor device in an embodiment of the present invention. A resist pattern 12 was formed on a semiconductor silicon substrate 11 by photolithography technology (Fig. 2(a)
)). Using the resist pattern 12 as a mask, the semiconductor silicon substrate 11 is etched to a depth of 0 by anisotropic dry etching.
.. A groove of 5 μm was formed (FIG. 2(b)). Steam 21 of hydrofluorosilicic acid and (CH3)4NOH was blown onto the substrate to deposit silicon dioxide (FIG. 2(c)). By the method described above, a silicon oxide film 15 was selectively grown in the groove portion of the substrate at a growth temperature of 200° C. until the groove was completely filled (FIG. 2(d)). In this case, the silicon oxide film grows on the silicon, but not on the resist. Thereafter, the resist pattern 12 was removed to form element isolation (FIG. 2(e)).
【0016】以上のように、本実施例によれば、半導体
基板に溝を設け、その溝に選択的にシリコン酸化膜を堆
積したため、従来の素子分離技術のように平坦化とエッ
チバックの工程が必要でなくなり、工程が簡単になり、
均一な素子分離を形成することができた。また、シリコ
ン酸化膜の選択埋め込みを低温で行うことにより、半導
体基板の溝形成のマスクとして用いたレジストパターン
をそのまま気相選択成長のマスクに用いることが可能で
あり、さらに工程が簡単化された。As described above, according to this embodiment, a groove is provided in the semiconductor substrate and a silicon oxide film is selectively deposited in the groove, so that the planarization and etch-back steps are not required as in conventional element isolation technology. is no longer required, the process is simplified,
Uniform element isolation could be formed. In addition, by selectively filling the silicon oxide film at low temperatures, the resist pattern used as a mask for trench formation on a semiconductor substrate can be used as a mask for vapor phase selective growth, further simplifying the process. .
【0017】なお、本実施例において、気相選択成長に
シリコン酸化膜を用いたが、他の低温でかつ気相選択成
長可能な絶縁膜を用いてもよい。また、気相成長の温度
を200℃にしたが、それ以下でもよい。In this embodiment, a silicon oxide film was used for selective vapor phase growth, but other insulating films that can be grown selectively in vapor phase at low temperatures may also be used. Further, although the temperature of vapor phase growth was set to 200° C., it may be lower than that.
【0018】(図3)は本発明の実施例における半導体
装置の製造方法の工程断面図を示すものである。半導体
シリコン基板11上にシリコン酸化膜31を0.1μm
堆積し、ホトリソグラフィー技術により、シリコン酸化
膜31上にレジストパターン12を形成した(図3(a
))。レジストパターン12をマスクに用いた異方性ド
ライエッチングにより、シリコン酸化膜31を選択的に
除去し、半導体シリコン基板11に深さ0.5μmの溝
を形成した(図3(b))。レジストパターン12を除
去した(図3(c))。400℃で塩化タンタルとオゾ
ンのガスを用いた気相成長により、基板の溝部に選択的
にタンタル酸化膜32を溝が完全に埋まるまで成長させ
た(図3(d))。この場合、タンタル酸化膜はシリコ
ン上には成長するが、シリコン酸化膜上には成長しない
。その後に、シリコン酸化膜31を除去して、素子分離
を形成した(図3(e))。(FIG. 3) is a cross-sectional view showing a process for manufacturing a semiconductor device according to an embodiment of the present invention. A silicon oxide film 31 with a thickness of 0.1 μm is formed on the semiconductor silicon substrate 11.
A resist pattern 12 was formed on the silicon oxide film 31 by photolithography (FIG. 3(a)).
)). The silicon oxide film 31 was selectively removed by anisotropic dry etching using the resist pattern 12 as a mask, and a groove with a depth of 0.5 μm was formed in the semiconductor silicon substrate 11 (FIG. 3(b)). The resist pattern 12 was removed (FIG. 3(c)). By vapor phase growth using tantalum chloride and ozone gas at 400° C., a tantalum oxide film 32 was selectively grown in the grooves of the substrate until the grooves were completely filled (FIG. 3(d)). In this case, the tantalum oxide film grows on silicon, but not on the silicon oxide film. Thereafter, the silicon oxide film 31 was removed to form element isolation (FIG. 3(e)).
【0019】以上のように、本実施例によれば、半導体
基板に溝を設け、その溝に選択的にタンタル酸化膜を堆
積したため、従来の素子分離技術のように平坦化とエッ
チバックの工程が必要でなくなり、工程が簡単になり、
均一な素子分離を形成することができた。As described above, according to this embodiment, a groove is provided in the semiconductor substrate and a tantalum oxide film is selectively deposited in the groove, so that the planarization and etch-back steps are not required as in conventional element isolation technology. is no longer required, the process is simplified,
Uniform element isolation could be formed.
【0020】なお、本実施例において、気相選択成長に
タンタル酸化膜を用いたが、他の気相選択成長可能な絶
縁膜を用いてもよい。また、気相成長の温度を400℃
にしたが、選択成長が可能な範囲であればよい。In this embodiment, a tantalum oxide film was used for selective vapor phase growth, but other insulating films capable of selective vapor phase growth may be used. In addition, the temperature of vapor phase growth was set to 400℃.
However, it is sufficient as long as selective growth is possible.
【0021】[0021]
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、半導体基板に溝を設け、その溝
に選択的に絶縁物を堆積するため、従来の素子分離技術
のように平坦化とエッチバックの工程が必要でなくなる
。従って、工程が簡単になり、均一な素子分離を形成す
ることができる。特に、絶縁物の選択埋め込みを液相で
行うことにより、低温形成(40℃以下)が可能であり
、半導体基板の溝形成のマスクとして用いたレジストパ
ターンをそのまま液相選択成長のマスクに用いることが
可能であり、さらに工程が簡単になる。この場合、低温
プロセスで素子分離の形成ができるので、熱歪がなく結
晶欠陥のない良好な素子分離ができる。また、絶縁物の
選択埋め込みを気相で行うことにより、液相の場合に比
べて成長速度が速くなる。特に、200℃以下の低温で
の気相成長は半導体基板の溝形成のマスクとして用いた
レジストパターンをそのまま気相選択成長のマスクに用
いることが可能であり、さらに工程が簡単になる。従っ
て、本発明を用いることによって、工程が簡単化され、
均一な微細素子分離の形成に有効に作用するので、超高
密度集積回路の製造の低コスト化,高信頼性に大きく寄
与することができる。As explained above, according to the method of manufacturing a semiconductor device of the present invention, a groove is provided in a semiconductor substrate and an insulator is selectively deposited in the groove, so that it is different from conventional element isolation technology. planarization and etch-back steps are no longer required. Therefore, the process is simplified and uniform element isolation can be formed. In particular, by performing selective embedding of insulators in the liquid phase, low-temperature formation (below 40°C) is possible, and the resist pattern used as a mask for trench formation on a semiconductor substrate can be used as is as a mask for liquid-phase selective growth. is possible and further simplifies the process. In this case, since element isolation can be formed by a low temperature process, good element isolation without thermal distortion and crystal defects can be achieved. Furthermore, by performing selective embedding of the insulator in the gas phase, the growth rate becomes faster than in the case of the liquid phase. In particular, in vapor phase growth at a low temperature of 200° C. or lower, the resist pattern used as a mask for forming grooves in a semiconductor substrate can be used as is as a mask for vapor phase selective growth, further simplifying the process. Therefore, by using the present invention, the process is simplified,
Since it effectively acts on the formation of uniform fine element isolation, it can greatly contribute to lower costs and higher reliability in the production of ultra-high density integrated circuits.
【図1】本発明の第1の実施例における半導体装置の製
造方法の工程断面図である。FIG. 1 is a process cross-sectional view of a method for manufacturing a semiconductor device in a first embodiment of the present invention.
【図2】本発明の第2の実施例における半導体装置の製
造方法の工程断面図である。FIG. 2 is a process cross-sectional view of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図3】本発明の第3の実施例における半導体装置の製
造方法の工程断面図である。FIG. 3 is a process cross-sectional view of a method for manufacturing a semiconductor device according to a third embodiment of the present invention.
【図4】従来の半導体装置の製造方法の工程断面図であ
る。FIG. 4 is a process cross-sectional view of a conventional method for manufacturing a semiconductor device.
11 半導体シリコン基板
12 レジストパターン
13 ケイフッ化水素酸飽和水溶液14
アルカリ水溶液添加
15 シリコン酸化膜
21 蒸気
31 シリコン酸化膜
32 タンタル酸化膜
41 酸化膜
42 レジスト11 Semiconductor silicon substrate 12 Resist pattern 13 Hydrofluorosilicic acid saturated aqueous solution 14
Alkaline aqueous solution addition 15 Silicon oxide film 21 Steam 31 Silicon oxide film 32 Tantalum oxide film 41 Oxide film 42 Resist
Claims (8)
上にレジストパターンを形成する工程と、前記レジスト
パターンをマスクとして、前記半導体基板をエッチング
して溝を形成する工程と、前記溝部に選択的に絶縁物を
液相成長させ、前記溝部を埋め込んで素子分離領域を形
成する工程と、前記レジストパターンを除去する工程と
を備えて成ることを特徴とする半導体装置の製造方法。1. A step of forming a resist pattern on a semiconductor substrate using a lithography technique, a step of etching the semiconductor substrate using the resist pattern as a mask to form a groove, and selectively applying an insulating material to the groove portion. 1. A method of manufacturing a semiconductor device, comprising the steps of: forming an element isolation region by filling the trench by liquid phase growth; and removing the resist pattern.
酸に二酸化シリコンを溶解した飽和水溶液にアルカリ水
溶液を添加することによって二酸化シリコンを析出させ
、シリコン酸化膜を堆積することを特徴とする請求項1
記載の半導体装置の製造方法。[Claim 2] Liquid phase growth of an insulator is characterized in that silicon dioxide is precipitated by adding an alkaline aqueous solution to a saturated aqueous solution in which silicon dioxide is dissolved in hydrofluorosilicic acid, and a silicon oxide film is deposited. Claim 1
A method of manufacturing the semiconductor device described above.
長させることを特徴とする請求項1記載の半導体装置の
製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the liquid phase growth of the insulator is performed at a temperature of 40° C. or lower.
上にレジストパターンを形成する工程と、前記レジスト
パターンをマスクとして、前記半導体基板をエッチング
して溝を形成する工程と、前記溝部に選択的に絶縁物を
気相成長させ、前記溝部を埋め込んで素子分離領域を形
成する工程と、前記レジストパターンを除去する工程と
を備えて成ることを特徴とする半導体装置の製造方法。4. A step of forming a resist pattern on a semiconductor substrate by a lithography technique, a step of etching the semiconductor substrate using the resist pattern as a mask to form a groove, and selectively applying an insulating material to the groove portion. A method for manufacturing a semiconductor device, comprising the steps of forming an element isolation region by vapor phase growth and burying the trench, and removing the resist pattern.
酸とアルカリ水溶液の蒸気を用いて、シリコン酸化膜を
堆積することを特徴とする請求項4記載の半導体装置の
製造方法。5. The method of manufacturing a semiconductor device according to claim 4, wherein in the vapor phase growth of the insulator, a silicon oxide film is deposited using vapors of hydrofluorosilicic acid and an alkaline aqueous solution.
成長させることを特徴とする請求項4記載の半導体装置
の製造方法。6. The method of manufacturing a semiconductor device according to claim 4, wherein the vapor phase growth of the insulator is performed at a temperature of 200° C. or lower.
する工程と、リソグラフィー技術により前記シリコン酸
化膜上にレジストパターンを形成する工程と、前記レジ
ストパターンをマスクとして、前記シリコン酸化膜をエ
ッチングする工程と、前記半導体基板をエッチングして
溝を形成する工程と、前記レジストパターンを除去する
工程と、前記溝部に選択的に絶縁物を気相成長させ、前
記溝部を埋め込んで素子分離領域を形成する工程と、前
記シリコン酸化膜を除去する工程とを備えて成ることを
特徴とする半導体装置の製造方法。7. A step of depositing a silicon oxide film on a semiconductor substrate, a step of forming a resist pattern on the silicon oxide film by lithography technology, and a step of etching the silicon oxide film using the resist pattern as a mask. a step of etching the semiconductor substrate to form a groove; a step of removing the resist pattern; and selective vapor phase growth of an insulator in the groove to fill the groove to form an element isolation region. 1. A method of manufacturing a semiconductor device, comprising: a step of removing the silicon oxide film.
0℃で成長させることを特徴とする請求項7記載の半導
体装置の製造方法。8. The vapor phase growth of the insulator is carried out at 300°C to 50°C.
8. The method of manufacturing a semiconductor device according to claim 7, wherein the growth is performed at 0°C.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1062791A JPH04245662A (en) | 1991-01-31 | 1991-01-31 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1062791A JPH04245662A (en) | 1991-01-31 | 1991-01-31 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04245662A true JPH04245662A (en) | 1992-09-02 |
Family
ID=11755457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1062791A Pending JPH04245662A (en) | 1991-01-31 | 1991-01-31 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04245662A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07115125A (en) * | 1993-10-14 | 1995-05-02 | Nec Corp | Semiconductor integrated circuit device and manufacture therefor |
EP0660390A2 (en) * | 1993-12-23 | 1995-06-28 | International Business Machines Corporation | Isolation structure using liquid phase oxide deposition |
US5445989A (en) * | 1994-08-23 | 1995-08-29 | United Microelectronics Corp. | Method of forming device isolation regions |
US5453395A (en) * | 1994-03-21 | 1995-09-26 | United Microelectronics Corp. | Isolation technology using liquid phase deposition |
US5561076A (en) * | 1992-04-02 | 1996-10-01 | Nec Corporation | Method of fabricating an isolation region for a semiconductor device using liquid phase deposition |
-
1991
- 1991-01-31 JP JP1062791A patent/JPH04245662A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561076A (en) * | 1992-04-02 | 1996-10-01 | Nec Corporation | Method of fabricating an isolation region for a semiconductor device using liquid phase deposition |
JPH07115125A (en) * | 1993-10-14 | 1995-05-02 | Nec Corp | Semiconductor integrated circuit device and manufacture therefor |
EP0660390A2 (en) * | 1993-12-23 | 1995-06-28 | International Business Machines Corporation | Isolation structure using liquid phase oxide deposition |
JPH07201979A (en) * | 1993-12-23 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | Formation of semiconductor device and integrated circuit device |
EP0660390A3 (en) * | 1993-12-23 | 1997-07-09 | Ibm | Isolation structure using liquid phase oxide deposition. |
US5453395A (en) * | 1994-03-21 | 1995-09-26 | United Microelectronics Corp. | Isolation technology using liquid phase deposition |
US5445989A (en) * | 1994-08-23 | 1995-08-29 | United Microelectronics Corp. | Method of forming device isolation regions |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5837987B2 (en) | Method for forming buried oxide isolation regions | |
JPS58210634A (en) | Preparation of semiconductor device | |
JP2900503B2 (en) | Method of manufacturing a trench insulation structure in a semiconductor substrate | |
JPH0548617B2 (en) | ||
JPH0427702B2 (en) | ||
JP3715480B2 (en) | Method for forming element isolation film of semiconductor device | |
JPH04245662A (en) | Manufacture of semiconductor device | |
JP2690412B2 (en) | Method of manufacturing semiconductor device having growth layer on insulating layer | |
JPH05849B2 (en) | ||
JPH0523056B2 (en) | ||
JPH0473296B2 (en) | ||
JP3897071B2 (en) | Manufacturing method of semiconductor device | |
JPS618944A (en) | Semiconductor device and manufacture thereof | |
JPH0468770B2 (en) | ||
KR940005737B1 (en) | Manufacturing method of soi semiconductor device | |
JPS60501583A (en) | Method of forming semiconductor structures | |
JPS6257232A (en) | Isolation device and making thereof | |
JPH0481329B2 (en) | ||
JPS5994842A (en) | Manufacture of semiconductor device | |
JP2002009144A (en) | Method for manufacturing semiconductor device | |
JPH049371B2 (en) | ||
JP3057511B2 (en) | Method for manufacturing semiconductor device having recess filling step | |
JPS5950540A (en) | Manufacture of semiconductor device | |
JPS59121952A (en) | Manufacture of semiconductor device | |
JPH07235591A (en) | Manufacture of semiconductor device |