KR930010110B1 - 반도체 장치의 소자분리 방법 - Google Patents
반도체 장치의 소자분리 방법 Download PDFInfo
- Publication number
- KR930010110B1 KR930010110B1 KR1019910009059A KR910009059A KR930010110B1 KR 930010110 B1 KR930010110 B1 KR 930010110B1 KR 1019910009059 A KR1019910009059 A KR 1019910009059A KR 910009059 A KR910009059 A KR 910009059A KR 930010110 B1 KR930010110 B1 KR 930010110B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- device isolation
- semiconductor substrate
- nitride film
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 46
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 230000000903 blocking effect Effects 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000010790 dilution Methods 0.000 claims description 6
- 239000012895 dilution Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
제 1a~d 도는 종래 기술에 따른 반도체 장치의 소자분리 방법을 나타내는 공정도,
제 2a~d 도는 이 발명에 따른 반도체 장치의 소자분리 방법을 나타내는 공정도이다.
이 발명은 반도체 장치의 소자분리 방법에 관한 것으로서, 특히 두가지 이상의 소자분리방법이 함께 사용될때의 반도체 장치의 소자분리 방법에 관한 것이다.
최근 반도체 제조기술의 발달과 메모리 소자의 응용분야가 확장되어감에 따라 반도체 장치가 고집적화 되어가는 추세에 있다. 이러한 고집적화 추세는 패턴의 미세화가 필수적이며 특히 반도체 장치에서 많은 면적을 차지하는 소자분리 면적을 최소화하기 위한 연구가 활발히 진행되고 있다.
이러한 소자분리 기술은 LOCOS(Local Oxidation of Silicon), SWAMI(Side Well Masked Isolation), SEPOX(Selective Poly Silicon Oxidation) 등의 넓은 소자분리 면적을 갖는 방식과, 트랜치(trench)에 의한 소자분리 방법 및 선택적 에피텍셜 성장(Selective Epitaxial Growth)법등 그보다 좁은 소자분리 면적을 갖는 방식이 있다.
상기 트랜치에 의한 소자분리 방법은 LOCOS방법에 의해 형성된 같은 깊이의 필드 산화막에 비해 폭이 매우 좁고, CMOS구조에서 래치업(Latch up) 현상을 방지할 수 있는 등의 이점 때문에 CMOS구조에서 n채널과 p채널을 분리하거나, 또는 양극(bipolar) 소자의 분리등에 널리 사용된다.
그리고 넓은 면적 소자분리 방법중 SEPOX방법은 다결정 실리콘을 산화시켜 필드산화막을 형성하는 것으로 기존의 LOCOS방법에 비해 버드 픽(bird's beak)이 작아 반도체 기판의 표면에 발생되는 스트레스 등과 같은 결함을 최소화 할 수 있으므로 트랜치에 의한 소자분리 방법과 병행하여 널리 사용된다.
제 1a~d 도는 종래 기술에 따른 반도체 장치의 소자분리 방법을 나타내는 공정도이다. 상기 소자분리 방법은 SEPOX방법과 트랜치를 이용한 것이다.
제 1a 도를 참조하면, 반도체 기판(1)상에 제 1 산화막(3)과 다결정 실리콘층(5) 및 제 1 질화막(7)을 순차적으로 형성한다. 그다음 제 1 질화막(7)상에 포토레지스트 패턴을 형성한 후 상기 제 1 질화막(7)의 노출부분을 제거하여 제 2 개구부(9)를 형성한다. 그후 반도체 기판(1)과 동일한 도전형의 불순물을 상기 제 2 개구부(9)를 통해 이온주입하여 제 2 채널 저지영역(11)을 형성하고 포토레지스트 패턴을 제거한다.
제 1b 도를 참조하면, 상기 제 2 개구부(9)를 통해 노출된 다결정 실리콘층(5)을 선택적으로 산화시켜 제 2 소자분리영역(13)을 형성한다. 그 다음, 제 1 질화막(7), 산화되지 않은 다결정 실리콘층(5) 및 제 1 산화막(3)를 순차적으로 식각한다.
제 1c 도를 참조하면 상술한 구조의 전표면에 제 2 산화막(15)과 제 2 질화막(17) 및 제 3 산화막(19)을 순차적으로 형성한 후 통상의 포토리소그래피(Photolithography) 방법에 의해 제 1 개구부(21)를 형성한다. 상기 제 1 개구부(21)형성시 반도체 기판(1)에 소정 깊이의 트랜치가 형성된다. 그 다음 제 1 개구부(21)를 통하여 상기 노출된 반도체 기판(1)의 표면에 반도체 기판(1)과 동일한 도전형의 채널저지 이온을 주입하여 제 1 채널저지영역(23)을 형성한다.
제 1d 도를 참조하면, 상기 기판의 전표면에 CVD(Chemical Vapor Deposition) 방법에 의해 제 4 산화막을 도포하여 제 1 개구부(21)를 함몰시킨다. 그 다음 제 4 산화막, 제 3 산화막(19), 제 2 질화막(17) 및 제 2 산화막(15)을 순차적으로 제거하여 제 1 소자분리영역(25)을 형성한다.
상술한 바와같이 종래 기술에 따른 반도체 장치의 소자분리 방법은 넓은 소자분리영역과 좁은 소자분리영역을 확보하기 위한 마스크(MASK)막을 각각 따로 형성하여 사용해야 하며, 채널저지 이온주입 공정을 두번 실시해야 하는 등 공정이 복잡하고 또한 넓은 소자분리영역의 형성시 반도체 기판에 스트레스등의 결함이 발생되어 소자분리의 신뢰성 저하등의 문제점이 있었다. 따라서 이 발명의 목적은 동일기판상에 두가지 이상의 소자분리 공정을 간단하게 행할 수 있는 반도체 장치의 소자분리 방법을 제공함에 있다.
이 발명의 다른 목적은 반도체 기판에 스트레스등과 같은 결함의 생성을 방지하여 소자분리의 신뢰성을 향상시키며 공정을 단순화시킬 수 있는 반도체 장치의 소자분리 방법을 제공함에 있다.
이와같은 목적을 달성하기 위한 이 발명에 따른 반도체 소자의 소자분리 방법은 반도체 기판의 상부에 제 1 산화막 및 질화막과 제 2 산화막을 형성하는 공정과, 소정부분의 제 2 산화막, 질화막, 제 1 산화막 및 반도체 기판을 선택적으로 제거하여 트랜치를 형성하는 공정과, 제 2 산화막을 제거하고, 상기 질화막과 트랜치가 형성된 반도체 기판 표면에 반도체 기판과 동일한 도전형의 이온을 주입하여 이온층과 제 1 채널저지영역을 형성하는 공정과, 상기 질화막의 상부에 상기 트랜치가 함몰되도록 제 3 산화막을 도포한 후 에치백에 의해 제 1 소자분리 영역을 형성하는 공정과, 상기 반도체 기판의 활성화 영역의 질화막 및 제 1 산화막을 제거하여 제 2 소자분리영역을 형성하는 공정과, 상기 질화막의 이온층을 활성화시켜 제 2 채널저지 영역을 형성하는 공정으로 이루어지는 것을 특징으로 한다.
이하, 이 발명에 따른 반도체 장치의 소자분리 방법의 하나의 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 제 2a~d 도는 이 발명에 따른 반도체 장치의 소자분리 방법을 나타내는 공정도이다.
제 2a 도를 찹조하면, P형 반도체 기판(31)의 전표면에 제 1 산화막(33)을 열산화법으로 형성하고, 그 다음 질화막(35)과 제 2 산화막(37)을 CVD방법으로 형성한다. 이때, 상기의 제 1 산화막(33)과 질화막(35)은 후속 이온주입 공정을 행할때 반도체 기판(31)으로 이온이 주입되지 않을 정도의 두께로 형성한다. 그 후 포토리소그래피 방법에 의해 상기 반도체 기판(31)의 소정부분에 개구부(39)를 형성한 후 개구부(39)형성 부위의 반도체 기판(31)에 소정깊이의 트랜치를 형성한다.
제 2b 도를 참조하면, 상기 제 2 산화막(37)을 제거하고, 상술한 구조의 전표면에 보론등 P형 불순물의 이온을 주입하여 상기 트랜치가 형성된 반도체 기판(31)표면에 제 1 채널저지 영역(41)을 형성한다. 이때, 상기 질화막(35)에 제 2 채널저지 영역을 형성하기 위한 이온층(42)이 형성된다. 그 다음 상기 질화막(35)의 상부에 CVD방법으로 개구부(39)가 메꾸어지도록 제 3 산화막(43)을 도포한다.
제 2c 도를 참조하면, 상기 제 3 산화막(43)을 에치백(etch bac)하여 제 1 소자분리영역(45)을 형성한다. 그 다음 통상의 포토리소그래피 방법에 의해 상기 반도체 기판(31)의 활성화 영역상에 있는 질화막(35)과 제 1 산화막(33)이 제 2 소자분리영역(49)이 된다.
제 2d 도를 참조하면, 희석산화법(Dilution Oxdation)에 의해 질화막(35)에 형성되어 있던 이온층(42)의 불순물을 활성화시켜 상기 제 1 산화막(35)의 하부에 제 2 채널저지 영역(47)을 형성한다. 이때, 상기 희석산화법에 사용되는 가스는 N2에 H2O나 O2를 적절한 비율로 혼합하여 사용한다. 그후 상기 희석산화법에 의해 형성된 산화막을 제거한다.
상술한 바와같이 두가지 종류 이상의 소자분리 영역을 동일한 기판상에 형성함에 있어서 제 1 채널저지 영역을 형성하기 위한 이온주입시 제 2 채널저지 영역을 형성하기 위한 이온이 동시에 주입되며, 제 1 소자분리 영역을 한정하기 위한 트랜치를 형성할때 이용되는 질화막을 이용하여 제 2 소자분리영역을 형성한다.
따라서, 이 발명에 따른 반도체 장치의 소자분리 방법은 좁은 소자분리 영역을 형성하기 위해 침적한 질화막으로 넓은 소자분리 영역을 형성하고 채널저지영역들을 형성하기 위한 이온주입을 동시에 하므로 제조공정이 간단하며, 또한 침적된 질화막을 이용하여 넓은 소자분리 영역을 형성하므로 반도체 기판에 스트레스등과 같은 결함을 방지할 수 있어 소자분리의 안전성을 향상시킬 수 있는 이점이 있다.
Claims (3)
- 반도체 기판의 상부에 제 1 산화막, 질화막 및 제 2 산화막을 순차적으로 형성하는 공정과, 상기 제 2 산화막, 질화막, 제 1 산화막 및 반도체 기판의 소정영역을 선택적으로 제거하여 트랜치를 형성하는 공정과, 상기 제 2 산화막을 제거하고 상기 질화막과 트랜치가 형성된 반도체 기판표면에 반도체 기판과 동일한 도전형의 이온을 주입하여 이온층과 제 1 채널 저지영역을 형성하는 공정과, 상기 질화막의 상부에 상기 트랜치가 함몰되도록 제 3 산화막을 도포한 후 에치백에 의해 제 1 소자분리 영역을 형성하는 공정과, 상기 반도체 기판의 활성화 영역의 질화막 및 제 1 산화막을 제거하여 제 2 소자분리영역을 형성하는 공정과, 상기 질화막의 이온층을 활성화시켜 제 2 채널저지 영역을 형성하는 공정으로 이루어지는 반도체장치의 소자분리방법.
- 제 1 항에 있어서, 상기 질화막의 이온층을 희석산화법으로 활성화시키는 반도체 장치의 소자분리방법.
- 제 2 항에 있어서, 상기 희석산화법의 희석가스로 N2를 사용하는 반도체 장치의 소자분리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009059A KR930010110B1 (ko) | 1991-05-31 | 1991-05-31 | 반도체 장치의 소자분리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009059A KR930010110B1 (ko) | 1991-05-31 | 1991-05-31 | 반도체 장치의 소자분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920022496A KR920022496A (ko) | 1992-12-19 |
| KR930010110B1 true KR930010110B1 (ko) | 1993-10-14 |
Family
ID=19315295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910009059A KR930010110B1 (ko) | 1991-05-31 | 1991-05-31 | 반도체 장치의 소자분리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930010110B1 (ko) |
-
1991
- 1991-05-31 KR KR1019910009059A patent/KR930010110B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920022496A (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0146895B1 (en) | Method of manufacturing semiconductor device | |
| US4746630A (en) | Method for producing recessed field oxide with improved sidewall characteristics | |
| JPH0697665B2 (ja) | 集積回路構成体の製造方法 | |
| US5100830A (en) | Method of manufacturing a semiconductor device | |
| US5976952A (en) | Implanted isolation structure formation for high density CMOS integrated circuits | |
| US5045495A (en) | Forming twin wells in semiconductor devices | |
| KR100246691B1 (ko) | 반도체 장치 제조 방법 | |
| US5773336A (en) | Methods of forming semiconductor active regions having channel-stop isolation regions therein | |
| KR930010110B1 (ko) | 반도체 장치의 소자분리 방법 | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| US4762805A (en) | Nitride-less process for VLSI circuit device isolation | |
| US5970355A (en) | Method for fabricating semiconductor device | |
| KR100336567B1 (ko) | 반도체장치의소자분리방법 | |
| US6399462B1 (en) | Method and structure for isolating integrated circuit components and/or semiconductor active devices | |
| KR100198673B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| JPH04155829A (ja) | 半導体装置の製造方法 | |
| KR0140658B1 (ko) | 고집적 반도체 소자의 소자간 분리막 제조 방법 | |
| KR100221624B1 (ko) | 웰영역의 형성방법 | |
| KR100579973B1 (ko) | 반도체 소자의 제조 방법 | |
| KR910008978B1 (ko) | 반도체 장치의 제조방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR0172545B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010906 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |