KR19990038360A - 트랜치 격리 형성 방법 - Google Patents

Abstract

본 발명은 실리콘 기판에 트랜치 격리를 형성하는 방법에 관한 것으로, 트랜치 격리의 형성 과정에서 트랜치 측벽에 형성된 측벽 실리콘 산화막이 측벽에서 들뜨는 불량을 억제하기 위하여 실리콘 기판 상에 트랜치가 형성된 이후에 측벽 실리콘 산화막을 성장하기 전에 PE-TEOS를 증착한 이후에 측벽 실리콘 산화막을 성장시키는 공정을 진행하는 트랜치 격리 형성 방법을 제공한다. 특히, 본 발명에 따른 트랜치 격리 형성 방법은 PE-TEOS 층에 의해 측벽 실리콘 산화막이 보호되기 때문에 이후 공정에 의해 트랜치의 측벽과 측벽 실리콘 산화막의 경계면이 들뜨는 현상을 억제할 수 있는 것을 특징으로 한다. 그리고, 측벽 실리콘 산화막을 성장시키는 공정은 O₂가스, O₂와 HCl의 혼합 가스 또는 H₂와 O₂의 반응 가스와 같은 산화제를 이용한 열산화 공정으로 진행하는 것이 바람직하다.

Description

트랜치 격리 형성 방법(Method for forming trench isolation)

본 발명은 트랜치 격리 형성 방법에 관한 것으로, 더욱 상세하게는 트랜치의 측벽과 측벽에에 증착되는 측벽 실리콘 산화막의 경계면이 들뜨는 불량을 억제할 수 있는 트랜치 격리(Trench Isolation) 형성 방법에 관한 것이다.

실리콘 기판(Silicon Substrate) 상에 형성된 복수개의 트랜지스터(Transistor), MOS(Metal Oxide Silicon)를 서로 격리시키는 방법으로 종래에는 LOCOS(Local Oxidation of Silicon), SEPOX(Selective polysilicon Oxidation Technology) 방법 등이 있으나, 실리콘 기판 상에 형성된 회로가 고집적화됨에 따라 회로 패턴의 폭이 0.35㎛ 이하에서는 종래의 격리 방법이 적합하기 않다. 따라서, 이와 같은 요구에 따라서 실리콘 기판 상에 3.0㎛보다는 깊으며 1.25㎛ 보다는 폭이 가는 스롯(Slot) 또는 트랜치를 형성할 수 있는 실리콘 식각 기술이 대두되었다. 이와 같은 실리콘 식각 방법을 트랜치 식각 방법이라 한다.

일반적으로 실리콘 기판 상에 형성된 트랜치는 CMOS(Complementray MOS)와 바이폴라 회로(Bipolar Circuits)를 격리시키는 데 사용하지만, 트랜치의 내측에 수직 캐패시터(Vertical Capacitors) 또는 트랜지스터를 형성할 수도 있다.

이상적인 트랜치 구조는 실리콘 기판의 내부에 안쪽으로 경사진 내측벽과 라운드진 바닥면을 갖는 것이다. 즉, 경사진 내측벽은 에칭 공정 진행 중에 형성된 부증착물(Redeposition)에 의해 형성되며, 등각의 증착 공정 중에 트랜치의 내부에 보이드(Void)가 형성되는 것을 억제하기 위하여 필요하다. 그리고, 라운드진 바닥면은 전기장이 집중되는 것을 방지하기 위하여 필요하다.

이와 같은 트랜치 격리의 형성 공정은 일반적인 CMOS 공정에서 진행할 수 있다. 그리고, 이와 같은 트랜치 격리 구조는 에피택셜 실리콘 기판(Epitaxial Silicon Substrate)과 함께 사용할 수 있다. 트랜치는 에피택셜 층(Epitaxial Layer)을 관통할 수 있는 충분한 깊이로 식각되며, 바이폴라 트랜지스터를 분리시키는데 효과적이다.

종래 기술에 따른 트랜치 격리의 형성 방법을 도 1을 참조하여 설명하면, 먼저 실리콘 기판이 구비된 상태에서, 실리콘 기판의 상부면에 실리콘 산화막(SiO₂), 실리콘 질화막(Si₃N₄) 및 하드 마스크(Hard Mask)를 차례로 증착한다.(1) 여기서, 하드 마스크는 고온 산화(High Temperature Oxidation; HTO)에 의해 형성된 실리콘 산화막이며, 실리콘 기판에 대한 반응성 이온 식각(Reactive Ion Etching) 공정을 진행하는 동안 식각 마스크(Etching Mask)로서 이용된다.

다음으로 트랜치로 형성될 부분의 하드 마스크, 실리콘 질화막, 실리콘 산화막을 제거하여 실리콘 기판의 상부면이 노출되도록 사진 식각(Photo Etching) 공정을 진행하게 된다.(2)

다음으로 포토레지스트(Photoresist)를 제거하는 에싱/스트립(Asing/Strip) 공정을 거친 후 하드 마스크와 실리콘 질화막을 마스크로 하여 실리콘 기판을 건식 식각 방법으로 식각하여 길고 가는 홈인 트랜치를 형성하게 된다.(3) 한편, 실리콘 기판의 건식 식각 방법으로는 주로 반응성 이온 식각 방법이 이용되며, 화학적 식각보다는 물리적 식각의 비율이 높다.

트랜치가 형성된 이후에 트랜치의 측벽에 절연층인 측벽 실리콘 산화막을 성장시킨다.(4) 측벽 실리콘 산화막을 성장시키는 이유는 트랜치 식각(3)이후 외부에 노출된 실리콘 기판을 보호하고, 이온 주입 공정시 비결정질 층(Amorphous Layer)으로, 활성(Active)쪽에서 필드(Filed)로의 자동도핑 장벽(Autodopping Barrier)의 효과를 기대하기 때문이다.

그리고, 트랜치를 절연 물질로 메우기 위하여 2층 이상의 박막을 증착시키게 된다. 즉, PE-TEOS(Plasma Enhanced ―Tetra Ethyl OrthoSilicate)를 실리콘 기판의 상부면 및 트랜치에 증착시키고, 평탄화 공정을 진행하게 되며, 평탄화 공정은 아르곤(Ar)을 이용한 에치백(Etch-Back) 공정으로 진행된다.(5) 다음으로, 트랜치를 포함하는 실리콘 기판 상부면에 O₃TEOS 및 PE-TEOS를 증착시키고(6) 열처리(Annealing )공정(7)을 거쳐 트랜치를 절연 물질로 메우게 된다.

마지막으로, 실리콘 기판의 상부면까지 화학적 기계적 연마(Chemical Mechenical Polishing; CMP) 기술로 연마하는 평탄화 공정이 진행됨으로써 트랜치 격리의 형성이 완료된다.(8)

이와 같은 트랜치 식각 공정을 이용한 트랜치 격리의 형성 방법에 있어서, 두께가 얇은 측벽 실리콘 산화막이 성장된 이후에 2회 이상의 박막을 증착하는 과정에서 이온 또는 원자들이 측벽 실리콘 산화막과 측벽의 경계면으로 확산되어 과포화된 상태로 되거나 열적 스트레스에 의해 측벽 실리콘 산화막이 측벽에서 들떠 경계면이 취약하게 되는 불량이 발생될 수 있다. 이 경우 트랜치의 측벽의 취약성 때문에 반도체 칩의 정상적인 구동이 불가능하게 된다.

이와 같은 실리콘 기판의 측벽과 측벽 실리콘 산화막의 경계면이 취약하다는 사실은 도 2에 도시된 바와 같이 실리콘 기판(10)에 형성된 트랜치(13)의 단면 구조를 검사하기 위한 수직 주사형 전사현미경(Vertical-Scanning Electro Microscope; V-SEM)으로 촬영하여 살펴보면, 실리콘 기판(10)과 측벽 실리콘 산화막(12a) 사이에 빈 공간(15)이 형성된 것을 확인할 수 있다. 이와 같은 빈 공간(15)은 트랜치(13)의 단면을 보기 위하여 트랜치(13)의 단면을 화학적으로 처리할 때 실리콘 기판(10)과 측벽 실리콘 산화막(12a)의 경계면에 형성된 물질이 식각되어 빈 공간(15)이 형성되는 것으로 파악된다. 즉, 실리콘 기판(10)과 측벽 살리콘 산화막(12a)의 경계면의 취약성을 나타내는 것이다.

한편, 도 2는 실리콘 기판(10)의 상부의 실리콘 산화막(12), 실리콘 질화막(14), 하드 마스크(16) 및 트랜치(13)를 덮고 있는 PE-TEOS 층(18)과, O3 TEOS·PE-TEOS 층(17)이 연마되기 전의 상태를 도시하고 있다.

따라서, 본 발명의 목적은 트랜치 격리의 형성 과정에 있어서, 실리콘 기판의 측벽과 측벽 실리콘 산화막의 경계면이 들뜨는 불량을 억제할 수 있는 트랜치 격리 형성 방법을 제공하는 데 있다.

도 1은 종래 기술에 따른 트랜치 격리 형성 방법의 흐름도,

도 2는 도 1의 형성 방법에 의해 형성된 트랜치 격리의 단면도로서, V-SEM을 촬영한 사진을 개략적으로 나타낸 도면,

도 3은 본 발명에 따른 트랜치 격리 형성 방법의 흐름도,

도 4 내지 도 12는 본 발명에 따른 트랜치 격리 형성방법을 설명하기 위한 단면도이다.

* 도면의 주요 부분에 대한 설명 *

30 : 실리콘 기판 31 : 포토레지스트

32, 32a : 실리콘 산화막 33 : 트랜치

34 : 실리콘 질화막 36 : 하드 마스크

37 : O3 TEOS·PE-TEOS 층 38 : PE-TEOS 층

40 : 트랜치 격리

상기 목적을 달성하기 위하여, 본 발명은 실리콘 기판 상에 트랜치가 형성된 이후에 트랜치의 측벽에 측벽 실리콘 산화막을 성장하기 전에 PE-TEOS를 증착한 이후에 측벽 실리콘 산화막을 성장시키는 공정을 진행하는 트랜치 격리 형성 방법을 제공한다. 특히, 본 발명에 따른 트랜치 격리 형성 방법은 PE-TEOS 층에 의해 측벽 실리콘 산화막이 보호되기 때문에 이후 공정에 의해 트랜치의 측벽과 측벽 실리콘 산화막의 경계면이 들뜨는 현상을 억제되는 것을 특징으로 한다.

그리고, 측벽 실리콘 산화막을 성장시키는 공정은 O₂가스, O₂와 HCl의 혼합 가스 또는 H₂와 O₂의 반응 가스와 같은 산화제를 이용한 열산화(Thermal Oxidation) 공정으로 진행하는 것이 바람직하다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

도 3을 참조하여 본 발명에 따른 트랜치 격리의 형성 공정을 설명하면, 먼저 실리콘 기판이 구비된 상태에서, 실리콘 기판의 상부면에 실리콘 산화막, 실리콘 질화막 및 하드 마스크를 차례로 증착한다.(51) 여기서, 하드 마스크는 고온 산화에 의해 형성된 실리콘 산화막이며, 실리콘 기판의 반응성 이온 식각을 진행하는 동안 식각 마스크로서 이용된다.

다음으로 트랜치로 형성될 부분의 하드 마스크, 실리콘 질화막, 실리콘 산화막을 제거하여 실리콘 기판의 상부면이 노출되도록 사진 식각 공정을 진행한다.(52)

다음으로 포토레지스트를 제거하는 에싱/스트립 공정을 거친 후 하드 마스크와 실리콘 질화막을 마스크로 하여 실리콘 기판을 건식 식각하여 길고 가는 홈인 트랜치를 형성하게 된다.(53) 실리콘 기판의 건식 식각 방법으로는 주로 반응성 이온 식각 방법이 이용되며, 화학적 식각보다는 물리적 식각의 비율이 높다.

전술된 바와 같은 실리콘 기판 상에 트랜치를 형성하는 공정까지는 종래 기술과 동일하다. 하지만, 본 발명에서는 트랜치가 형성된 이후에 트랜치 내부에 PE-TEOS 증착과 평탄화 공정(54)을 진행한 이후에 측벽 실리콘 산화막을 성장시키는 공정을 진행한다.(55)

그리고, 트랜치를 포함하는 실리콘 기판 상부면에 O₃TEOS 및 PE-TEOS를 증착시키고(56) 열처리 공정(57)을 거친다.

마지막으로 실리콘 기판 상부면의 실리콘 산화막까지 화학적 기계적 연마 기술로 실리콘 기판 상부면까지 연마하는 평탄화 공정이 진행됨으로써 트랜치 격리의 형성 공정이 완료된다.(58)

트랜치 격리를 형성하는 공정 단계를 도 4 내지 도 11에 도시된 실리콘 기판의 단면도를 참조하여 좀더 상세히 설명하겠다.

도 4를 참조하면, 실리콘 기판(30)이 구비된 상태에서 실리콘 기판(30)의 상부면에 실리콘 산화막(32), 실리콘 질화막(34) 및 하드 마스크(36)를 차례로 증착시킨다. 여기서, 실리콘 산화막(32)과, 실리콘 질화막(34)은 화학적 기상 증착(chemical Vapor Deposition; CVD) 방법에 의해 형성된다.

다음으로 도 5 내지 도 7을 참조하면, 트랜치(도 8의 33)로 형성될 부분의 하드 마스크(36), 실리콘 질화막(34), 실리콘 산화막(32)을 제거하여 실리콘 기판(30)의 상부면이 노출되도록 사진 식각 공정을 진행하게 된다.

먼저 도 5를 참조하면, 실리콘 기판(30)의 하드 마스크(36) 상에 마스크 패턴을 형성하기 위하여 포토레지스트(31)가 도포되며, 트랜치로 형성될 부분의 포토레지스트(31)를 현상하여 하드 마스크(36)의 상부면이 노출될 수 있는 홈(31a)을 형성한다.

다음으로 도 6을 참조하면, 포토레지스트(31)를 마스크로 하여 포토레지스트의 홈(31a)을 통하여 실리콘 기판(30)의 상부면까지 하드 마스크(36), 실리콘 질화막(34) 및 실리콘 산화막(32)을 차례로 건식 식각(Dry Etching)하게 된다. 도면 부호 39는 실리콘 기판(30)의 상부면이 노출된 홈을 가리킨다.

다음으로 도 7을 참조하면, 실리콘 기판(30)의 상부면까지 식각한 이후에 포토레지스트(31)를 제거하는 에싱/스트립 공정이 진행된다.

이와 같은 사진 식각 공정 이후에 실리콘 기판(30) 상에 트랜치(33)를 형성하기 위한 공정이 진행된다. 즉, 도 8을 참조하면, 포토레지스트를 제거하는 에싱/스트립(Asing/strip) 공정이 진행된 후에 하드 마스크(36)와 실리콘 질화막(34)을 마스크로 하여 실리콘 기판(30)을 건식 식각하여 길고 가는 홈인 트랜치(33)를 형성하게 된다. 실리콘 기판(30)의 건식 식각 방법으로는 주로 반응성 이온 식각 방법이 이용되며, 화학적 식각보다는 물리적 식각의 비율이 높다.

다음으로 도 9에 도시된 바와 같이 트랜치(33)가 형성된 이후에 종래에는 측벽 실리콘 산화막(도 10의 32a)을 성장시키는 공정이 진행되었지만, 본 발명에서는 측벽 실리콘 산화막을 성장시키기 이전에 트랜치(33)를 포함하는 하드 마스크(36) 상에 PE-TEOS(38)를 1000Å∼5000Å 두께로 증착하고 아르곤을 이용한 에치백 공정을 진행한다. 여기서, PE-TEOS(38) 증착은 상압 화학적 기상 증착 공정(Atmospheric CVD)으로 진행된다.

다음으로 트랜치의 실리콘 기판(10)과 접하는 측벽에 측벽 실리콘 산화막(32a)을 성장시키는 공정이 진행되는데, 도 10을 참조하면, 측벽 실리콘 산화막(32a) 성장 방법은 열산화 방법으로―600℃∼1200℃ 사이의 온도에서 O₂또는 H₂0, HCl 등의 산화제를 사용한 산화 방법을 이용하여―실리콘 기판(10)과 접하는 경계면에 측벽 실리콘 산화막(32a)을 성장시킨다. 즉, 열산화 방법은 600℃∼1200℃ 사이의 온도의 반응실에 실리콘 기판(10)을 집어 넣은 상태에서 O₂가스, O₂와 HCl의 혼합 가스 또는 H₂와 O₂의 반응 가스를 불어넣어 측벽 실리콘 산화막(32a)을 성장시키게 된다. 이때, 측벽 실리콘 산화막(32a)의 형성 구조는 산화제가 확산이나 안쪽으로의 운동에 의해 측벽 실리콘 산화막(32a)과 실리콘 기판(30)의 경계면으로 들어가서 산화가 일어나며, 측벽 실리콘 산화막(32a)의 45%가 원래 실리콘 기판(30)을 잠식한 부분이며, 이러한 수치는 실리콘과 측벽 실리콘 산화막의 밀도 차이의 결과이다. 따라서, 기존의 공정에서 문제가 되는 실리콘 기판과 측벽 실리콘 산화막 계면에서의 이온/원자들의 과포화나, 열적 스트레스에 의한 수축 현상 등을 해소할 수 있다. 즉, 측벽 실리콘 산화막(32a)이 PE-TEOS 층(38)에 의해 보호되기 때문에 이후의 트랜치(33) 내부를 메우는 공정을 진행하더라도 측벽 실리콘 산화막(32a)에 대한 영향은 거의 없다. 물론, 측벽 실리콘 산화막(32a)은 실리콘 기판에 형성된 트랜치(33)의 내측벽에 형성되며, 실리콘 기판(30) 상부면의 실리콘 산화막(32)과 연결된다.

다음으로 도 11에 도시된 바와 같이 PE-TEOS 층(38)에 O₃TEOS와 PE-TEOS(37)을 증착하여 트랜치(33)를 메우게 된다. 여기서, O₃TEOS 또한 상압 화학적 기상 증착 공정으로 진행된다. 그리고, O₃TEOS·PE-TEOS 층(37)은 각각 3000Å∼7000Å 두께로 증착되어 형성되며, O₃TEOS를 증착한 이후에 PE-TEOSO₃를 증착해도되며, PE-TEOS를 증착한 이후에 O₃TEOS를 증착해도 된다.

마지막으로 도 12를 참조하면, 실리콘 기판(30)의 실리콘 질화막(34) 상부면까지 화학적 기계적 연마 기술로 연마하는 평탄화 공정으로 연마되며, 실리콘 질화막(34)은 식각 공정에 의해 제거됨으로써 트랜치 격리(40)의 형성이 완료되며, 이후에 실리콘 기판(30) 상에 반도체 제조에 필요한 공정을 진행하게 된다.

한편, 도 11은 실리콘 기판(30)에 형성된 트랜치(33)의 단면 구조를 검사하기 위해서 V-SEM으로 촬영한 것을 개략적으로 나타낸 도면으로서, 트랜치(33)의 측벽과 측벽 실리콘 산화막(32a) 사이에 도 2와 같은 빈 공간이 형성되지 않았음을 확인할 수 있다. 그리고, 도 11은 실리콘 기판(30)의 상부의 실리콘 산화막(32), 실리콘 질화막(34), 하드 마스크(36) 및 트랜치(33)를 덮고 있는 PE-TEOS 층(38)과, O₃TEOS·PE-TEOS 층(37)이 연마되기 전의 상태를 도시하고 있다.

따라서, 본 발명의 구조를 따르면 트랜치 격리를 형성하는 공정에 있어서, 트랜치에 PE-TEOS 층을 증착한 이후에 열산화 방법으로 PE-TEOS 층 내부의 트랜치 측벽에 측벽 실리콘 산화막을 형성함으로써, 측벽 실리콘 산화막이 PE-TEOS 층에 의해 보호되기 때문에 측벽 실리콘 산화막이 트랜치 측벽에서 들뜨는 현상을 억제할 수 있다.

Claims (6)

1. 실리콘 기판 상에 트랜치 격리를 형성하는 방법으로서,

   상기 실리콘 기판 상부에 실리콘 산화막, 실리콘 질화막, 하드 마스크를 차례로 증착하는 단계와;

   트랜치로 형성될 상기 실리콘 기판 상부의 상기 실리콘 산화막, 실리콘 질화막 및 하드 마스크를 식각하여 상기 실리콘 기판의 상부면이 노출되게 식각하는 단계와;

   상기 노출된 실리콘 기판을 트랜치 식각하는 단계와;

   상기 트랜치를 포함한 실리콘 기판의 상부에 PE-TEOS를 증착하는 단계와;

   상기 PE-TEOS 층 내부의 트랜치 측벽에 측벽 실리콘 산화막을 성장시키는 단계; 및

   상기 트랜치를 절연 물질로 채우는 단계;를 포함하는 트랜치 격리 형성 방법.
2. 제 1항에 있어서, 상기 측벽 실리콘 산화막은 열산화 공정으로 성장되는 것을 특징으로 하는 트랜치 격리 형성 방법.
3. 제 2항에 있어서, 상기 열산화 공정은 600℃∼1200℃ 사이의 온도에서 진행되는 것을 특징으로 하는 트랜치 격리 형성 방법.
4. 제 2항 또는 제 3항에 있어서, 상기 열산화 공정은 O₂가스, O₂와 HCl의 혼합 가스 또는 H₂와 O₂의 반응 가스와 같은 산화제를 사용하는 것을 특징으로 하는 트랜치 격리 형성 방법.
5. 제 1항에 있어서, 상기 트랜치는 O₃TEOS와 PE-TEOS와 같은 절연 물질로 채워지는 것을 특징으로 하는 트랜치 격리 형성 방법.
6. 제 5항에 있어서, 상기 절연 물질은 상압 화학적 기상 증착 방법으로 형성되는 것을 특징으로 하는 트랜치 격리 형성 방법.