KR970072297A - 반도체 장치의 소자분리막 형성 방법 - Google Patents

반도체 장치의 소자분리막 형성 방법 Download PDF

Info

Publication number
KR970072297A
KR970072297A KR1019960011290A KR19960011290A KR970072297A KR 970072297 A KR970072297 A KR 970072297A KR 1019960011290 A KR1019960011290 A KR 1019960011290A KR 19960011290 A KR19960011290 A KR 19960011290A KR 970072297 A KR970072297 A KR 970072297A
Authority
KR
South Korea
Prior art keywords
forming
film
trench
semiconductor device
insulating material
Prior art date
Application number
KR1019960011290A
Other languages
English (en)
Other versions
KR100195208B1 (ko
Inventor
박문한
신유균
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960011290A priority Critical patent/KR100195208B1/ko
Priority to JP9067755A priority patent/JPH104136A/ja
Priority to US08/834,245 priority patent/US5885883A/en
Publication of KR970072297A publication Critical patent/KR970072297A/ko
Application granted granted Critical
Publication of KR100195208B1 publication Critical patent/KR100195208B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 장치의 소자분리막 형성 방법에 대해 기재되어 있다. 이는, 반도체기판 상에 형성된 식각패턴을 이용하여 트렌치를 형성하는 단계, 트렌치 내부를 절연물질층으로 채우는 단계, 트렌치가 절연물질층으로 채워져 있는 결과물 기판 전면을 산화 분위기에 노출시킴으로써 트렌치 내벽과 절연물질층 사이에 보충산화막을 형성하는 단계 및 식각패턴을 제거하는 단계를 포함하는 것을 특징으로 한다. 따라서, 본 발명에 의하면, 트렌치의 가장자리부의 프로파일을 개선할 수 있고, 트렌치 가장자리부가 노출되는 것을 방지할 수 있다.

Description

반도체 장치의 소자분리막 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2F도는 본 발명에 의한 소자분리막 형성 방법을 공정 순서별로 설명하기 위해 도시한 단면도들이다.

Claims (16)

  1. 반도체기판 상에 형성된 식각패턴을 이용하여 트렌치를 형성하는 제1단계; 상기 트렌치 내부를 절연물질 층으로 채우는 제2단계; 상기 트렌치가 절연물질층으로 채워져 있는 결과물 기판 전면을 산화 분위기에 노출시킴으로써 상기 트렌치 내벽과 절연물질층 사이에 보충산화막을 형성하는 제3단계; 및 상기 식각패턴을 제거하는 제4단계를 포함하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  2. 제1항에 있어서, 상기 제1단계는, 반도체기판 상에 패드산화막 및 식각방지층을 차례대로 적층하는 공정, 비활성영역의 반도체기판이 노출되도록 반도체기판 상에 적층되어 있는 물질층들을 패터닝하여 상기 식각패턴을 형성하는 공정 및 상기 식각패턴을 식각마스크로하여 반도체기판을 식각함으로써 상기 트렌치를 형성하는 공정으로 진행하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  3. 제2항에 있어서, 상기 패드산화막은 상기 반도체기판을 산화하는 것에 의해 형성하고, 상기 식각방지층은, 소정의 식각 고정에 대해, 상기 반도체기판을 구성하는 물질에 대한 식각선택비가 큰 물질로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  4. 제3항에 있어서, 상기 식각방지층은 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  5. 제4항에 있어서, 상기 식각방지층 상에 산화막을 더 적층하는 단계를 추가하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  6. 제1항에 있어서, 상기 제2단계는, 트렌치가 형성되어 있는 결과물 기판 전면에 상기 트렌치를 완전히 매몰하도록 절연물질층을 형성하는 공정 및 상기 식각패턴의 표면이 노출될 때까지 상기 절연물질층을 식각하는 공정으로 진행하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  7. 제6항에 있어서, 상기 절연물질층을 식각하는 공정은 화학 물질적 폴리슁 공정으로 진행하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  8. 제1항 및 제6항 중 어느 한 항에 있어서, 상기 제1단계 후, 상기 트렌치의 내벽을 산화하여 완충/프로파일 조절막을 형성하는 단계를 추가하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  9. 제8항에 있어서, 상기 완충/프로파일 조절막은, 소정의 식각 공정에 대해, 상기 절연물질층을 구성하는 물질의 식각율보다 작은 식가율을 갖는 물질로 구성되도록 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  10. 제9항에 있어서, 상기 완충/프로파일 조절막은, 완충 신화 식각액(B. O. E)을 사용한 식각 공정에 대해, 상기 절연물질층을 구성하는 물질의 식각율보다 400A/min～700A/min 정도 작은 식각율을 갖는 물질로 구성되도록 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  11. 제9항에 있어서, 상기 완충/프로파일 조절막은 열 산화 공정으로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  12. 제6항 및 제11항 중 어느 한 항에 있어서, 상기 절연물질층은 화학기상중착법으로 중착된 산화막으로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  13. 제1항에 있어서, 상기 보충산화막은 상기 제3단계의 산화 공정에 의해 반도체기판 및 절연물질층에 스트레스 및/또는 결함이 발생하지 않을 정도의 조건으로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  14. 제13항에 있어서, 상기 보충산화막은 950℃～1,100℃ 정도의 온도에서 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  15. 제13항 및 제14항 중 어느 한 항에 있어서, 상기 보충산화막은 100A～500A 정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  16. 제1항 및 제13항 중 어느 한 항에 있어서, 상기 보충산화막은 상기 트렌치의 측벽에서보다 가장자리부에서 더 두껍게 형성되는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019960011290A 1996-04-15 1996-04-15 반도체 장치의 소자분리막 형성 방법 KR100195208B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960011290A KR100195208B1 (ko) 1996-04-15 1996-04-15 반도체 장치의 소자분리막 형성 방법
JP9067755A JPH104136A (ja) 1996-04-15 1997-03-21 半導体装置の素子分離膜の形成方法
US08/834,245 US5885883A (en) 1996-04-15 1997-04-15 Methods of forming trench-based isolation regions with reduced susceptibility to edge defects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011290A KR100195208B1 (ko) 1996-04-15 1996-04-15 반도체 장치의 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR970072297A true KR970072297A (ko) 1997-11-07
KR100195208B1 KR100195208B1 (ko) 1999-06-15

Family

ID=19455735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011290A KR100195208B1 (ko) 1996-04-15 1996-04-15 반도체 장치의 소자분리막 형성 방법

Country Status (3)

Country Link
US (1) US5885883A (ko)
JP (1) JPH104136A (ko)
KR (1) KR100195208B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376875B1 (ko) * 2000-06-30 2003-03-19 주식회사 하이닉스반도체 반도체 장치의 소자 분리막 형성방법
KR100505604B1 (ko) * 1998-05-28 2005-09-26 삼성전자주식회사 트렌치 소자분리 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811346A (en) * 1997-04-14 1998-09-22 Vlsi Technology, Inc. Silicon corner rounding in shallow trench isolation process
US6087243A (en) * 1997-10-21 2000-07-11 Advanced Micro Devices, Inc. Method of forming trench isolation with high integrity, ultra thin gate oxide
KR100248888B1 (ko) * 1998-01-07 2000-03-15 윤종용 트랜치 격리의 형성 방법
KR19990065100A (ko) * 1998-01-07 1999-08-05 윤종용 반도체 장치의 소자 분리막 형성방법
JPH11204788A (ja) 1998-01-19 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
KR100275908B1 (ko) * 1998-03-02 2000-12-15 윤종용 집적 회로에 트렌치 아이솔레이션을 형성하는방법
KR100317434B1 (ko) * 1998-03-12 2001-12-22 아끼구사 나오유끼 반도체 장치와 그 제조 방법
KR100280107B1 (ko) 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
US6239002B1 (en) * 1998-10-19 2001-05-29 Taiwan Semiconductor Manufacturing Company Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
KR100451494B1 (ko) * 1998-10-29 2004-12-03 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
KR20000073736A (ko) * 1999-05-13 2000-12-05 황인길 반도체 소자에서 트렌치에 의한 소자분리방법
US6682978B1 (en) 1999-08-30 2004-01-27 Advanced Micro Devices, Inc. Integrated circuit having increased gate coupling capacitance
US6576949B1 (en) 1999-08-30 2003-06-10 Advanced Micro Devices, Inc. Integrated circuit having optimized gate coupling capacitance
KR100338767B1 (ko) 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
KR100378322B1 (ko) * 1999-12-31 2003-03-29 종근당바이오 주식회사 암세포 특이성 유전자 발현시스템
TW439194B (en) * 2000-01-24 2001-06-07 United Microelectronics Corp Manufacturing method of shallow trench isolation region
US6232635B1 (en) 2000-04-06 2001-05-15 Advanced Micro Devices, Inc. Method to fabricate a high coupling flash cell with less silicide seam problem
US6610580B1 (en) * 2000-05-02 2003-08-26 Advanced Micro Devices, Inc. Flash memory array and a method and system of fabrication thereof
GB0015371D0 (en) * 2000-06-23 2000-08-16 Novartis Res Found Tumour-cell specific gene expression and its use in cancer therapy
KR100652359B1 (ko) * 2000-08-18 2006-11-30 삼성전자주식회사 금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법
KR100379612B1 (ko) 2000-11-30 2003-04-08 삼성전자주식회사 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법
KR20020056664A (ko) * 2000-12-29 2002-07-10 박종섭 반도체소자의 소자분리막 형성방법
US20040065937A1 (en) * 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
KR100826790B1 (ko) * 2002-12-05 2008-04-30 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 제조 방법
EP1573801A1 (en) * 2002-12-19 2005-09-14 Advanced Micro Devices, Inc. Trench isolation structure for a semiconductor device with a different degree of corner rounding and a method of manufacturing the same
KR100967673B1 (ko) 2003-06-30 2010-07-08 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US6917093B2 (en) * 2003-09-19 2005-07-12 Texas Instruments Incorporated Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits
KR100523648B1 (ko) * 2003-12-31 2005-10-24 동부아남반도체 주식회사 반도체소자의 소자 분리 방법
KR100588643B1 (ko) 2004-12-24 2006-06-12 동부일렉트로닉스 주식회사 셀로우 트렌치 소자 분리막 제조 방법
US7223698B1 (en) * 2005-02-10 2007-05-29 Advanced Micro Devices, Inc. Method of forming a semiconductor arrangement with reduced field-to active step height
JP2011134837A (ja) * 2009-12-24 2011-07-07 Sanyo Electric Co Ltd 半導体装置の製造方法
CN109216257B (zh) 2017-07-03 2020-12-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566179B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
TW286435B (ko) * 1994-07-27 1996-09-21 Siemens Ag
US5679599A (en) * 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505604B1 (ko) * 1998-05-28 2005-09-26 삼성전자주식회사 트렌치 소자분리 방법
KR100376875B1 (ko) * 2000-06-30 2003-03-19 주식회사 하이닉스반도체 반도체 장치의 소자 분리막 형성방법

Also Published As

Publication number Publication date
US5885883A (en) 1999-03-23
JPH104136A (ja) 1998-01-06
KR100195208B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970072297A (ko) 반도체 장치의 소자분리막 형성 방법
KR100870616B1 (ko) 트랜치 절연 영역 형성 방법
KR960043106A (ko) 반도체장치의 절연막 형성방법
KR940016682A (ko) 집적회로에서 전기적 분리 구조 및 그 형성방법
KR970053500A (ko) 반도체 소자의 소자분리막 형성방법
KR970077486A (ko) 반도체 장치의 트렌치 소자 분리 방법
KR970072380A (ko) 반도체 장치 및 그 제조 방법
KR960026585A (ko) 반도체소자의 소자분리 산화막의 제조방법
KR100235951B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
JPH11163118A (ja) 半導体装置の製造方法
KR970077773A (ko) 반도체장치의 트렌치 소자분리방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR100744089B1 (ko) 반도체 소자 제조 방법
KR960026727A (ko) 고주파 반도체 장치의 제조방법
KR980006060A (ko) 반도체 소자의 소자분리막 제조방법
KR950021354A (ko) 반도체 소자의 층간 절연막 형성방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR970072311A (ko) 반도체 장치의 평탄화 방법
KR940004745A (ko) 층간절연층의 평탄화법
KR960026604A (ko) 반도체소자의 제조방법
KR930020675A (ko) 반도체장치의 제조방법
KR970077484A (ko) 반도체장치의 소자분리막 형성방법
KR970003839A (ko) 반도체장치의 다층 배선구조 및 그 형성방법
KR980006075A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 17