KR100652359B1 - 금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법 - Google Patents

금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법 Download PDF

Info

Publication number
KR100652359B1
KR100652359B1 KR1020000047810A KR20000047810A KR100652359B1 KR 100652359 B1 KR100652359 B1 KR 100652359B1 KR 1020000047810 A KR1020000047810 A KR 1020000047810A KR 20000047810 A KR20000047810 A KR 20000047810A KR 100652359 B1 KR100652359 B1 KR 100652359B1
Authority
KR
South Korea
Prior art keywords
film
metal silicide
layer
trench isolation
isolation layer
Prior art date
Application number
KR1020000047810A
Other languages
English (en)
Other versions
KR20020014487A (ko
Inventor
박지순
정주혁
김성태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000047810A priority Critical patent/KR100652359B1/ko
Publication of KR20020014487A publication Critical patent/KR20020014487A/ko
Application granted granted Critical
Publication of KR100652359B1 publication Critical patent/KR100652359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

본 발명은 접합층 상에 금속 실리사이드막을 구비하는 반도체 소자의 금속 실리사이드막 프로파일을 개선한 반도체 소자의 제조방법에 관한 것이다. 본 발명은 먼저, 반도체 기판의 소정 영역에 트렌치 소자분리막을 형성하되, 트렌치 소자분리막의 표면이 반도체 기판의 표면보다 높게 돌출되도록 형성한다. 이어서, 돌출된 트렌치 소자분리막을 식각하면서 식각 부산물을 트렌치 소자분리막 주변에 재증착시킨다. 이어서, 트렌치 소자분리막을 포함한 반도체 기판 전면에 고융점 금속막을 형성하고 열처리하여 금속 실리사이드막을 형성한다. 본 발명에 따르면, 접합층 가장자리에서 금속 실리사이드막은 형성되지 않아 접합층 가장자리가 일정한 두께를 확보하게 되고, 접합층 가장자리에서 접합 누설전류의 증가를 방지함으로써 완성된 소자의 특성이나 신뢰도를 개선할 수 있다.
금속 실리사이드, 트렌치 소자분리, 접합 누설전류

Description

금속 실리사이드막의 프로파일이 개선된 반도체 소자의 제조방법{Manufacturing method of semiconductor device improved in profile of metal silicide film}
도 1은 종래의 방법에 따라 반도체 소자의 접합층 상에 금속 실리사이드막을 형성했을 때의 그 수직 구조를 도시한 단면도이다.
도 2 내지 도 5는 본 발명의 방법에 따라 금속 실리사이드막의 프로파일이 개선된 반도체 소자를 제조하는 과정을 도시한 단면도들이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 접합층 상에 금속 실리사이드막을 구비하는 반도체 소자의 금속 실리사이드막 프로파일을 개선한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 반도체 소자는 기판 상에 활성영역과 비활성영역을 정의하는 소자분리막을 형성한 후에, 소정의 물질층을 적층하고 패터닝하여 트랜지스터나 커패시터 등의 단위 소자들을 형성함으로써 제조된다.
최근, 반도체 소자의 집적도가 증가함에 따라 상기 소자분리막으로서, 기판 을 선택적으로 산화시켜 형성한 LOCOS(Local Oxidation of Silicon) 산화막을 사용하는 대신에, 트렌치(trench) 소자분리막을 사용하는 경우가 늘고 있다.
한편, 반도체 소자의 집적도의 증가와 함께, 동작속도를 증가시키기 위해 배선이나 트랜지스터의 각 전극 등의 도전층의 저항을 줄일 것이 요구된다. 이에 따라, 배선이나 전극을 종래 통상적으로 사용되던 다결정 실리콘 대신에 금속 실리사이드막(metal silicide film)으로 형성하는 반도체 소자가 늘고 있다. 이러한 금속 실리사이드막은 텅스텐(W), 타이타늄(Ti), 코발트(Co) 등의 고융점 금속과 실리콘(Si)을 열처리하여 형성한다.
이렇게 배선이나 전극에 금속 실리사이드막을 형성함으로써, 그 저항을 낮게 하여 저전압, 고속 장치에 매우 유용하게 사용mf고 있으나, 특히 트렌치 소자분리막을 사용하는 반도체 소자에서는 트렌치 소자분리 공정과 관련하여 금속 실리사이드막의 프로파일이 불량해지고 그에 따라 완성된 소자의 특성이나 신뢰성이 떨어지는 문제가 있을 수 있다. 이를 도면을 참조하여 설명하면 다음과 같다.
도 1을 참조하면, 실리콘 기판(10)을 식각하여 트렌치를 형성하고 여기에 절연물질을 매립하여 형성한 트렌치 소자분리막(12)이 형성되어 있다. 또한, 트렌치 소자분리막(12)들 사이의 활성영역 즉, 소스/드레인 영역에는 기판(10)에 소정의 불순물이 주입되어 형성된 접합층(junction layer, 13)이 형성되어 있고, 접합층(13)의 표면에는 금속 실리사이드막(14)이 형성되어 있다.
그런데, 금속 실리사이드막(14)의 프로파일을 보면, 소자분리막(12)과 접하는 가장자리 부분이 두껍게 되어 있고, 그에 따라 접합층(13)은 그 가장자리 부분(B)이 매우 얇게 된다. 이렇게 접합층(13)의 가장자리 부분이 얇게 되면, 이 부분에서 접합 누설전류가 증가하여 완성된 소자의 특성과 신뢰성이 떨어지게 된다. 금속 실리사이드막(14)의 프로파일이 이와 같이 가장자리 부분에서 두껍게 되는 것은 트렌치 소자분리막(12)의 형성공정중 불가피하게 발생하는 홈(groove 또는 dent, A 참조) 때문이다. 즉, 금속 실리사이드막(14)을 형성하기 위해 기판(10) 전면에 증착되는 코발트 등의 고융점 금속이 이 홈(A)에도 증착되어 접합층(13) 가장자리의 실리콘이 실리사이드화하면서 상대적으로 실리사이드화하지 않고 남아있는 접합층(13)의 두께가 얇아지게 된다.
특히, 이러한 문제점은 점차 접합층의 깊이가 얕아지는 현재의 경향에서 더욱 심각한 문제가 된다. 또한, 접합층(13)의 가장자리가 얇아지는 것은 통상 붕소(B)를 불순물로 사용하는 P형 접합층의 경우에 더욱 심각한데, 이는 접합층을 형성하기 위해 붕소이온을 주입한 다음 열처리하는 과정에서 붕소가 통상 실리콘 산화막으로 이루어진 소자분리막(12) 쪽으로 편석(segregation)되면서 접합층의 가장자리가 더 얇아지기 때문이다.
본 발명이 이루고자 하는 기술적 과제는 접합층의 가장자리 부분 두께가 얇아지지 않도록 금속 실리사이드막의 프로파일을 개선한 반도체 소자의 제조방법을 제공하는 것이다.
상기의 기술적 과제를 달성하기 위해 본 발명에 따른 반도체 소자의 제조방 법은, 접합층 상부의 금속 실리사이드막의 가장자리 부분을 얇게 함으로써, 접합층 가장자리가 일정 두께를 확보할 수 있도록 한다.
구체적으로, 먼저 반도체 기판의 소정 영역에 트렌치 소자분리막을 형성하되, 트렌치 소자분리막의 표면이 반도체 기판의 표면보다 높게 돌출되도록 형성한다. 이어서, 돌출된 트렌치 소자분리막을 식각하면서 식각부산물을 트렌치 소자분리막 주변에 재증착시킨다. 이어서, 트렌치 소자분리막을 포함한 반도체 기판 전면에 고융점 금속막을 형성하고 열처리하여 금속 실리사이드막을 형성한다.
여기서, 상기 트렌치 소자분리막의 식각 및 재증착은, 플라즈마 식각에 의해 수행되는 것이 바람직하다.
이와 같이 본 발명에 따르면, 트렌치 소자분리막 주변에 재증착된 절연물에 의해 트렌치 소자분리막 주변에는 실리사이드화가 진행되지 않게 되어 금속 실리사이드막의 가장자리 부분이 얇아지게 되고, 그에 따라 접합층의 가장자리가 일정한 두께를 확보한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명은 이하의 실시예에 한하지 않고 다양하게 변형 또는 수정되어 실시될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭하며, 설명의 편의와 명확성을 위해 각 요소의 두께나 크기는 과장되었다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따라, 금속 실리사이드막의 프로파일 및 그에 따른 접합층의 프로파일이 개선된 반도체 소자를 제조하는 과정을 나타낸 단면도들이다.
도 2를 참조하면, 반도체 기판(100) 상에 기판 표면보다 소정 높이(H)만큼 높게 돌출된 트렌치 소자분리막(120)을 형성하고, 소자분리막(120)들 사이에 불순물이 확산되어 형성된 접합층(130)을 형성한다. 이를 좀더 구체적으로 설명하면 다음과 같다.
표면에 패드 산화막(미도시)이 형성된 반도체 기판(100)의 비활성영역 즉, 소자분리막을 형성할 영역을 소정 깊이로 식각하여 트렌치를 형성한다. 이 트렌치를 형성하기 위한 식각마스크는 통상 실리콘 질화막과 실리콘 산화막의 이중막으로 형성한다. 이 식각마스크중 아래층인 실리콘 질화막은 트렌치 매립후 평탄화를 위한 전면 에치백(etch back) 또는 화학기계적 연마시 식각 정지막 또는 연마 정지막의 역할도 수행한다. 또한, 식각마스크를 이루는 실리콘 질화막의 두께는 트렌치 소자분리막(120)의 돌출 높이(H)를 결정하는 요소가 되는데, 응용에 따라 다르겠지만, 대략 50∼2000Å 정도가 되도록 한다. 이 돌출 높이(H)가 너무 얕으면 돌출의 효과가 없고, 너무 높으면 이후에 게이트 전극을 형성하기 위한 도전층의 증착시 균일한 증착이 어렵게 된다.
트렌치가 형성되면 식각에 의한 손상을 치유하기 위해 트렌치 측벽에 측벽 산화막(미도시)을 형성하고, 라이너층(110)으로서 실리콘 질화막을 얇게 형성한다. 이 라이너층(110)은 이후에 매립되는 절연막의 치밀화(densification)를 위한 열처리시 가해지는 스트레스를 완화하기 위해 형성한다. 이어서, 기판(100) 전면에 실리콘 산화막과 같은 절연막을 두껍게 증착하여 트렌치를 매립하고, 치밀화를 위한 고온 열처리를 수행한다.
이어서, 전면 에치백 또는 화학기계적 연마 공정을 수행하여 트렌치 내부에만 절연막을 남김으로써 트렌치 소자분리막(120)을 형성한다. 이때, 식각마스크로 사용된 실리콘 질화막과 실리콘 산화막의 이중막중 실리콘 산화막은 매립 절연막과 함께 제거되고 실리콘 질화막이 남는다. 남은 실리콘 질화막을 습식식각에 의해 제거하면, 도 2에 도시된 바와 같이 트렌치 소자분리막이 소정 높이(H)로 돌출되고, 동일한 실리콘 질화막으로 이루어진 라이너층(110)의 일부가 함께 제거되면서 트렌치 소자분리막(120) 가장자리에 홈(A)이 형성된다.
이어서, 게이트 전극을 형성하기 위한 다결정 실리콘을 기판 전면에 증착하고 패터닝하여 소정 패턴의 게이트 전극(미도시)을 형성한다. 게이트 전극이 형성되면 이를 이온주입 마스크로 이용하여 소스/드레인 영역이 될 활성영역에 불순물 이온을 주입하고, 불순물 확산을 위한 열처리를 함으로써 접합층(130)을 형성한다.
도 3을 참조하면, 소자분리막(122)의 높이가 낮아졌고 소자분리막(122) 주변 즉, 접합층(130)의 가장자리를 따라 절연막(124)이 형성되었음을 알 수 있다. 이 절연막(124)은 소자분리막(122)이 식각되어 생긴 부산물이 재증착되어 형성된 것이다. 즉, 도 2에 도시된 상태에서, 돌출된 소자분리막(120)을 전면 식각하여 그 높이를 낮춤과 동시에 소자분리막(120)이 식각되어 생긴 부산물을 소자분리막(122) 주변에 재증착시킨다.
구체적으로, 소자분리막(120)의 식각과 그 주변에의 재증착은 고주파(RF)를 사용하는 플라즈마 식각에 의해 가능하다. 특히 고밀도 플라즈마 식각을 이용하면 플라즈마를 사용하지 않는 일반적인 화학적 식각과는 달리, 식각되어 생긴 부산물 이 주변에 재증착되는 특성이 있다. 따라서, 소자분리막(122)을 이루는 실리콘 산화물은 소자분리막(122) 주변 특히 홈(도 2의 A 참조) 주변에 재증착된다. 소자분리막(122)의 식각 두께를, 응용에 따라 다르겠지만, 대략 30∼100Å 정도가 되도록 하면 재증착되는 절연막(124)도 그와 비슷한 두께 또는 그보다 약간 작은 두께로 된다.
이어서, 도 4에 도시된 바와 같이, 높이가 낮아진 소자분리막(122)과 재증착되어 형성된 절연막(124)을 포함한 기판 전면에 고융점 금속 예컨대 코발트를 스퍼터링 등의 방법으로 증착하여 금속막(140)을 형성한다.
이어서, 실리사이드화를 위한 열처리를 수행하면 기판(100)을 이루는 실리콘과 금속막(140)의 금속이 반응하여 금속 실리사이드가 형성되고, 소자분리막(122) 및 재증착된 절연막(124) 상에 증착된 금속은 실리사이드화하지 않고 남는다. 실리사이드화하지 않은 금속을 습식식각에 의해 제거하면 도 5와 같이 된다.
도 5로부터 알 수 있듯이, 접합층(132) 가장자리에서는 재증착된 절연막(124)이 실리사이드화를 방지하므로, 금속 실리사이드막(142)은 접합층(132)의 가장자리 상부에는 형성되지 않게 된다. 따라서, 접합층(130)의 가장자리는 일정한 두께를 확보하게 되고, 접합층 가장자리에서 접합 누설전류의 증가를 방지할 수 있다.
이상 상술한 바와 같이 본 발명에 따르면, 트렌치 소자분리막을 소정 높이로 돌출시켜 형성하고 소자분리막을 전면 식각하면서 그 주변에 식각되어 생긴 부산물 을 재증착시킴으로써, 소자분리막 주변에서는 금속 실리사이드막이 형성되지 않도록 한다. 따라서, 접합층 가장자리에서 금속 실리사이드막은 형성되지 않아 접합층 가장자리가 일정한 두께를 확보하게 되고, 접합층 가장자리에서 접합 누설전류의 증가를 방지함으로써 완성된 소자의 특성이나 신뢰도를 개선할 수 있다.

Claims (3)

  1. 반도체 기판의 소정 영역에 상기 반도체 기판의 표면으로부터 제 1 높이를 갖는 트렌치 소자분리막을 형성하는 단계;
    상기 트렌치 소자분리막이 형성된 반도체 기판을 플라즈마에 의한 전면 식각을 하여 식각부산물을 상기 트렌치 소자분리막의 노출된 측벽 및 상기 반도체 기판과 상기 트렌치 소자분리막의 경계를 포함하는 일부 영역에 재증착시키면서, 제 2 높이를 갖는 트렌치 소자분리막을 형성하는 단계;
    상기 제 2 높이를 갖는 트렌치 소자분리막이 형성된 반도체 기판 전면에 고융점 금속막을 형성하는 단계; 및
    상기 고융점 금속막이 형성된 반도체 기판을 열처리하여, 상기 고융점 금속의 실리사이드막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 트렌치 소자분리막의 제 1 높이는 상기 반도체 기판의 표면으로부터 50 Å 내지 2000 Å인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 트렌치 소자분리막의 제 2 높이는 상기 제 1 높이로부터 30 Å 내지 100 Å 만큼 감소된 크기를 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020000047810A 2000-08-18 2000-08-18 금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법 KR100652359B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000047810A KR100652359B1 (ko) 2000-08-18 2000-08-18 금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000047810A KR100652359B1 (ko) 2000-08-18 2000-08-18 금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법

Publications (2)

Publication Number Publication Date
KR20020014487A KR20020014487A (ko) 2002-02-25
KR100652359B1 true KR100652359B1 (ko) 2006-11-30

Family

ID=19683773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000047810A KR100652359B1 (ko) 2000-08-18 2000-08-18 금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법

Country Status (1)

Country Link
KR (1) KR100652359B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104136A (ja) * 1996-04-15 1998-01-06 Samsung Electron Co Ltd 半導体装置の素子分離膜の形成方法
KR19990061066A (ko) * 1997-12-31 1999-07-26 김영환 반도체소자의 소자분리막 형성방법
KR19990075025A (ko) * 1998-03-17 1999-10-05 김영환 반도체장치의 소자 격리 방법
KR20000008301A (ko) * 1998-07-11 2000-02-07 윤종용 트렌치 격리의 제조 방법
JP2000101071A (ja) * 1998-09-18 2000-04-07 Denso Corp 半導体装置の製造方法
KR20000028657A (ko) * 1998-10-14 2000-05-25 포만 제프리 엘 얕은 트렌치 격리 소자 및 그 형성 공정

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104136A (ja) * 1996-04-15 1998-01-06 Samsung Electron Co Ltd 半導体装置の素子分離膜の形成方法
KR19990061066A (ko) * 1997-12-31 1999-07-26 김영환 반도체소자의 소자분리막 형성방법
KR19990075025A (ko) * 1998-03-17 1999-10-05 김영환 반도체장치의 소자 격리 방법
KR20000008301A (ko) * 1998-07-11 2000-02-07 윤종용 트렌치 격리의 제조 방법
JP2000101071A (ja) * 1998-09-18 2000-04-07 Denso Corp 半導体装置の製造方法
KR20000028657A (ko) * 1998-10-14 2000-05-25 포만 제프리 엘 얕은 트렌치 격리 소자 및 그 형성 공정

Also Published As

Publication number Publication date
KR20020014487A (ko) 2002-02-25

Similar Documents

Publication Publication Date Title
US6627512B2 (en) Method of manufacturing a semiconductor device
US6165871A (en) Method of making low-leakage architecture for sub-0.18 μm salicided CMOS device
US6753242B2 (en) Integrated circuit device and method therefor
JP4217406B2 (ja) スプリットゲート型フラッシュメモリ素子およびその製造方法
JPH11340461A (ja) 半導体装置及びその製造方法
KR20060129037A (ko) 반도체 제조 동안 ｓｔｉ 디봇 형성 감소 방법
US20080032483A1 (en) Trench isolation methods of semiconductor device
US6773970B2 (en) Method of producing a semiconductor device having improved gate structure
JPH1174508A (ja) 半導体装置及びその製造方法
US6407005B2 (en) Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region
US6352897B1 (en) Method of improving edge recess problem of shallow trench isolation
KR19980020105A (ko) 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법
KR100845103B1 (ko) 반도체소자의 제조방법
US6258697B1 (en) Method of etching contacts with reduced oxide stress
US6333218B1 (en) Method of etching contacts with reduced oxide stress
US7122850B2 (en) Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current
KR100652359B1 (ko) 금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법
KR100618806B1 (ko) 금속 실리사이드막의 프로파일이 개선된 반도체 소자의제조방법
JP4244566B2 (ja) 半導体装置およびその製造方法
US20050156229A1 (en) Integrated circuit device and method therefor
KR100480236B1 (ko) 반도체 소자의 제조 방법
JP2003142694A (ja) Ｓｏｉデバイスの素子分離方法
JP2003188386A (ja) 半導体装置およびその製造方法
US6303497B1 (en) Method of fabricating a contact window
KR100408862B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee