KR100249320B1 - 반도체 소자 분리를 위한 트랜치 제조 방법 - Google Patents

반도체 소자 분리를 위한 트랜치 제조 방법 Download PDF

Info

Publication number
KR100249320B1
KR100249320B1 KR1019980006737A KR19980006737A KR100249320B1 KR 100249320 B1 KR100249320 B1 KR 100249320B1 KR 1019980006737 A KR1019980006737 A KR 1019980006737A KR 19980006737 A KR19980006737 A KR 19980006737A KR 100249320 B1 KR100249320 B1 KR 100249320B1
Authority
KR
South Korea
Prior art keywords
trench
oxide film
buffer layer
semiconductor substrate
device isolation
Prior art date
Application number
KR1019980006737A
Other languages
English (en)
Other versions
KR19990073663A (ko
Inventor
신현동
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019980006737A priority Critical patent/KR100249320B1/ko
Publication of KR19990073663A publication Critical patent/KR19990073663A/ko
Application granted granted Critical
Publication of KR100249320B1 publication Critical patent/KR100249320B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자 분리를 위한 트랜치를 제조하는 방법에 관한 것으로, 반도체 기판에 형성된 높은 종횡비를 갖는 트랜치를 매입하기 전에 버퍼층을 형성하고, 블랑켓 에치를 하여 트랜치 에지 부분을 계단 형상이 아닌 라운딩된 형상으로 형성시킴으로써 트랜치 매입을 위한 산화막 증착시 주름 발생을 방지할 수 있을 뿐만 아니라 트랜치 에지 부분의 코너에서 산화막의 증착 속도가 줄어들게 되어 트랜치 에지 부분의 코너에서 발생되는 산화막의 걸림 현상을 방지할 수 있어 트랜치에 의한 소자 분리의 신뢰성 및 효과를 증대시킬 수 있다.

Description

반도체 소자 분리를 위한 트랜치 제조 방법
본 발명은 반도체 소자 분리 방법에 관한 것으로, 더욱 상세하게는 반도체 소자 분리를 위한 트랜치를 제조하는 방법에 관한 것이다.
일반적으로 반도체 소자 분리 방법으로 LOCOS(local oxidation of silicon)소자 분리가 이용되어 왔다.
LOCOS는 질화막을 마스크로 해서 실리콘 기판 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.
그러나 LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생한다.
이러한 것을 극복하기 위해 LOCOS를 대체하는 소자 분리 기술로서 트랜치 소자 분리가 있다.
트랜치 소자 분리에서는 실리콘 기판에 트랜치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리한 것으로, 종래의 소자 분리를 위한 트랜치 제조 방법을 첨부된 도 1a 내지 도 1d를 참조하여 설명하면 다음과 같다.
먼저, 도 1a에서와 같이 반도체 기판(1)에 후속 공정에서 형성될 질화막과 반도체 기판 사이에 발생하는 스트레스를 흡수하기 위한 패드 산화막(2)을 형성하고, 그 상부에 질화막(3)을 형성한다. 그리고, 패드 산화막(2)과 질화막(3)이 형성된 반도체 기판(1) 상에 감광막(4)을 도포하고, 트랜치 패턴이 형성된 마스크를 통해 감광막(4)을 노광 현상하여 트랜치 형성을 위한 감광막 패턴(4)을 형성한다.
그 다음, 감광막 패턴(4)을 베리어로 하여 드러난 질화막(3)을 식각하여 제거하고, 드러난 패드 산화막(2)을 식각하여 제거하며, 다시 드러난 반도체 기판(1)을 일정 깊이로 식각하여 도 1b에서와 같이 소자 분리 영역을 트랜치(5)로 형성한 후, 남은 감광막 패턴(4)을 제거한다. 그리고, 식각에 의한 트랜치(5) 내부와 반도체 기판(1) 경계면의 손상을 보상하기 위하여 질화막(3)을 베리어로 반도체 기판(1)을 열산화하여 도 1c에서와 같이 트랜치(5)의 하부 및 측벽에 라이너 산화막(6)을 형성한다.
그 다음, 도 1d에서와 같이 트랜치(5)를 매입하기 위하여 반도체 기판(1)에 화학 기상 증착법(CVD ; chemical vapor deposition)으로 산화막(7)을 두껍게 증착한다.
이후, 기계 화학적 연마(CMP ; chemical mechanical polishing) 공정에 의해 질화막(3) 상부의 산화막(7)을 제거하여 트랜치(5) 내부에만 산화막(7)이 매입되도록 함으로써 반도체 기판(1)에 소자 분리 영역을 완성한다.
이와 같은 종래의 방법으로 반도체 소자 분리를 위한 트랜치를 형성하면 반도체 기판의 표면과 트랜치 영역이 만나는 트랜치 에지(edge) 부분은 계단형으로 형성된다. 따라서, 소자의 미세화에 따라 넓이가 좁고 깊이는 깊은 높은 종횡비(high aspect ratio)를 갖는 트랜치를 형성한 후, 트랜치를 매입하기 위하여 산화막을 증착할 경우 트랜치 에지 부분에서 매입된 산화막에 주름이 생길 수 있으며, 트랜치 에지 부분의 코너에서 높은 증착율에 의해 산화막이 걸리는 현상(hanging 현상)으로 트랜치 내부의 산화막에 보이드(void)가 발생됨으로써 소자 분리 효과가 저하된다.
그리고, 이러한 것을 방지하기 위하여 넓이가 넓고 깊이는 얇은 낮은 종횡비(low aspect ratio)를 갖는 트랜치를 형성하면 트랜치의 위쪽 면적(트랜치 폭)이 커지므로 소자의 미세화를 위한 집적도를 높이는 데 한계가 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 반도체 소자 분리를 위한 트랜치를 높은 종횡비로 형성할 경우 트랜치 에지 부분에서 트랜치 매입을 위한 산화막의 주름 발생 및 트랜치 에지 부분의 코너에서 발생되는 산화막의 걸림 현상을 방지하는 데 있다.
도 1a 내지 도 1d는 반도체 소자 분리를 위한 종래의 트랜치 제조 방법을 도시한 공정 순서도이고,
도 2a 내지 도 2e는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 트랜치를 제조하는 방법을 도시한 공정 순서도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 반도체 기판에 형성된 높은 종횡비를 갖는 트랜치를 산화막으로 매입하기 전에 단층 또는 다층의 버퍼층을 얇게 매입한 후, 트랜치 에지 부분을 블랑켓 식각하여 라운딩 되게 하는 것을 특징으로 한다.
상기에서 다층의 버퍼층은 단층 버퍼층의 매입과 매입된 단층 버퍼층의 블랑켓 식각 공정을 반복하여 형성하는 것이 바람직하다.
이하, 첨부된 도면을 참조로 하여 본 발명에 따른 바람직한 일 실시예를 설명하면 다음과 같다.
먼저, 도 2a에서와 같이 반도체 기판(11)에 후속 공정에서 형성될 질화막과 반도체 기판 사이에 발생하는 스트레스를 흡수하기 위한 패드 산화막(12)을 형성하고, 그 상부에 질화막(13)을 형성한다. 그리고, 패드 산화막(12)과 질화막(13)이 형성된 반도체 기판(11) 상에 감광막(14)을 도포하고, 트랜치 패턴이 형성된 마스크를 통해 감광막(14)을 노광 현상하여 트랜치 형성을 위한 감광막 패턴(14)을 형성한다.
그 다음, 감광막 패턴(14)을 베리어로 하여 드러난 질화막(13)을 식각하여 제거하고, 드러난 패드 산화막(12)을 식각하여 제거하며, 다시 드러난 반도체 기판(11)을 일정 깊이로 식각하여 도 2b에서와 같이 소자 분리 영역을 트랜치(15)로 형성한 후, 남은 감광막 패턴(14)을 제거한다(리소그래피(lithography) 공정). 그리고, 식각에 의한 트랜치(15) 내부와 반도체 기판(11) 경계면의 손상을 보상하기 위하여 질화막(13)을 베리어로 반도체 기판(11)을 열산화하여 도 2c에서와 같이 트랜치(15)의 하부 및 측벽에 라이너 산화막(16)을 형성한다.
그 다음, 도 2d에서와 같이 산화막을 얇게 증착하여 버퍼층(17)을 형성하고, 형성된 버퍼층(17)을 블랑켓 식각(blanket etch)하여 트랜치 에지에서의 모양을 원형 또는 부드러운 기울기로 라운딩 되게 한다. 그러면, 후속 공정에서 트랜치(15) 매입을 위한 산화막 증착시 트랜치 에지 부분의 코너에서 산화막의 증착 속도가 줄어들게 된다. 그리고, 얇은 산화막을 증착하여 버퍼층(17)을 형성할 경우 도 2d에서와는 달리 산화막 증착과 블랑켓 식각 공정을 반복하여 버퍼층(17)을 2차 이상의 층으로 하여도 무방하다.
그 다음, 도 2e에서와 같이 버퍼층(17)에 의해 에지 부분이 라운딩된 트랜치(15)가 형성되어 있는 반도체 기판(11)에 전면에 화학 기상 증착법으로 산화막(18)을 두껍게 증착하여 트랜치(15)를 완전히 매입한다.
이후, 기계 화학적 연마 공정에 의해 질화막(13) 상부의 산화막(18)을 제거하여 트랜치(15) 내부에만 산화막(18)이 매입되도록 함으로써 반도체 기판(11)에 소자 분리 영역을 완성한다.
이와 같이 본 발명은 높은 종횡비를 갖는 트랜치를 매입하기 전에 버퍼층을 형성하고, 블랑켓 에치를 하여 트랜치 에지 부분을 계단 형상이 아닌 라운딩된 형상으로 형성시킴으로써 트랜치 매입을 위한 산화막 증착시 주름 발생을 방지할 수 있을 뿐만 아니라 트랜치 에지 부분의 코너에서 산화막의 증착 속도가 줄어들게 되어 트랜치 에지 부분의 코너에서 발생되는 산화막의 걸림 현상을 방지할 수 있어 트랜치에 의한 소자 분리의 신뢰성 및 효과를 증대시킬 수 있다.

Claims (4)

  1. 반도체 기판에 패드 산화막과 질화막을 연속하여 형성한 다음, 리소그래피 공정에 의해 높은 종횡비의 트랜치를 형성하는 단계와;
    상기 트랜치 내부와 반도체 기판 경계면에 라이너 산화막을 형성하는 단계와;
    상기 라이너 산화막이 형성된 트랜치 내부를 산화막으로 완전히 매입하는 단계;
    를 포함하되,
    상기 산화막 매입 단계 이전에 버퍼층을 얇게 매입하는 단계와;
    상기 얇게 매입된 버퍼층을 블랑켓 식각하여 트랜치 에지 부분을 라운딩되게 하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 분리를 위한 트랜치 제조 방법.
  2. 청구항 1 에 있어서, 상기 버퍼층을 다층으로 형성하는 것을 특징으로 하는 반도체 소자 분리를 위한 트랜치 제조 방법.
  3. 청구항 2 에 있어서, 상기 다층의 버퍼층은 단층 버퍼층의 매입과 매입된 단층 버퍼층의 블랑켓 식각 공정을 반복하여 형성하는 것을 특징으로 하는 반도체 소자 분리를 위한 트랜치 제조 방법.
  4. 청구항 1 내지 3 에 있어서, 상기 버퍼층은 산화막인 것을 특징으로 하는 반도체 소자 분리를 위한 트랜치 제조 방법.
KR1019980006737A 1998-03-02 1998-03-02 반도체 소자 분리를 위한 트랜치 제조 방법 KR100249320B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980006737A KR100249320B1 (ko) 1998-03-02 1998-03-02 반도체 소자 분리를 위한 트랜치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980006737A KR100249320B1 (ko) 1998-03-02 1998-03-02 반도체 소자 분리를 위한 트랜치 제조 방법

Publications (2)

Publication Number Publication Date
KR19990073663A KR19990073663A (ko) 1999-10-05
KR100249320B1 true KR100249320B1 (ko) 2000-03-15

Family

ID=19534058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980006737A KR100249320B1 (ko) 1998-03-02 1998-03-02 반도체 소자 분리를 위한 트랜치 제조 방법

Country Status (1)

Country Link
KR (1) KR100249320B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563371B1 (ko) * 1999-12-13 2006-03-22 주식회사 하이닉스반도체 반도체 소자의 소자 격리층 형성 방법
KR100363558B1 (ko) * 2001-02-23 2002-12-05 삼성전자 주식회사 반도체 장치의 트렌치 격리 형성 방법
KR20040006321A (ko) * 2002-07-11 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100444607B1 (ko) * 2002-10-24 2004-08-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
KR19990073663A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
JP2005197644A (ja) 半導体素子及びその素子分離方法
KR100249320B1 (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
KR100564550B1 (ko) 트랜치형 소자분리막을 구비하는 반도체 장치 및 그 제조방법
US6150072A (en) Method of manufacturing a shallow trench isolation structure for a semiconductor device
KR100478496B1 (ko) 반도체 소자의 트렌치 산화막 형성 방법
KR100979230B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100274976B1 (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
KR20040036757A (ko) 얕은 트렌치 소자분리 공정을 이용한 반도체 소자의소자분리방법
JPH08330410A (ja) 素子分離方法、素子分離構造、及び半導体装置
KR100500942B1 (ko) 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR19980048836A (ko) 반도체 소자의 소자분리막 형성방법
KR100732737B1 (ko) 반도체 소자분리막 형성방법
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR101078720B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100422949B1 (ko) 소자분리막 형성 방법
KR100829366B1 (ko) 반도체 소자의 트렌치 및 트렌치 형성 방법
KR100829370B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100292387B1 (ko) 반도체소자분리를위한트랜치제조방법
KR20020044682A (ko) 반도체소자의 소자 격리막 형성 방법
US6482075B1 (en) Process for planarizing an isolation structure in a substrate
KR100485178B1 (ko) 반도체 소자의 트렌치 및 트렌치 형성 방법
KR19990080468A (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
KR100881413B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100245090B1 (ko) 반도체 소자의 소자분리절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee