KR19980015597A - 반도체 소자의 소자 분리막 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조방법에 있어서, 증착 압력에 따른 균일도 특성을 이용하여 트렌치에 매립되도록 증착되는 산화막을 기판의 중앙보다 가장자리 부분을 상대적으로 두껍게 증착함으로써, 폴리싱 후 평탄화된 표면을 갖춘 소자 분리막을 형성할 수 있는 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 반도체 기판을 제공하는 단계; 반도체 기판에 소정 깊이의 트렌치를 형성하는 단계; 상기 반도체 기판 상에 제1절연막을 형성하는 단계; 제1절연막 상부에 제2절연막을 형성하는 단계; 및 제1 및 제2절연막을 반도체 기판 표면이 노출될 때까지 전면 식각하는 단계를 포함하는 것을 특징으로 하며, 여기서 제1절연막은 상압 화학 기상 증착 방식에 의해 증착되는 O3 TEOS 산화막이고, 제2절연막은 저압 화학 기상 증착 방식에 의해 증착되는 TEOS 산화막인 것을 특징으로 한다.

Description

반도체 소자의 소자 분리막 형성방법

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 소자 분리막 형성방법에 관한 것이다.

소자 분리(ISOLATION) 기술이란 집적소자를 구성하는 개별 소자를 전기적 및 구조적으로 서로 분리시켜, 각 소자가 인접한 소자의 간섭을 받지 않고 독자적으로 주어진 기능을 수행할 수 있도록 하는데 필요한 기능을 집적 소자 제조시 부여하는 기술이다. 또한, 최근에는 고밀도 또는 고집적화의 관접에서 소자의 집적도를 높이기 위해서는, 개개의 소자의 면적을 축소시킴과 더불어 소자와 소자 사이의 분리 영역의 폭 및 면적을 축소하는 것이 필요하게 된다.

일반적인 소자 분리 방법으로서 선택적 산화, 즉 로코스(LOCOS; LOCal Oxidation of Silicon)에 의한 분리 기술이 대두되었지만, 이러한 로코스 기술은 버즈 비크(Bird's Beak)의 발생으로 인한 문제가 지적되고 있다. 이에 대하여, 버즈 비크의 발생이 없는 트렌치 기술을 이용한 소자 분리 방법이 제시되고 있다.

즉, 상기된 트렌치 기술을 이용한 소자 분리막 형성방법을 살펴보면, 도시되지는 않았지만, 실리콘을 포함하는 반도체 기판 상부에 소정 깊이의 제1 및 제2트렌치를 형성한다. 그런다음, 결과물 상부에 O₃TEOS 산화막을 제1 및 제2트렌치 영역에 충분히 매립될 수 있는 두께로 증착한다. 그 후, 폴리싱 기술을 이용한 평탄화 공정으로 반도체 기판 표면이 노출될 때까지 O₃TEOS 산화막을 식각함으로써, 제1 및 제2소자 분리막을 형성하게 된다.

그런데, 상기된 종래의 트렌치 기술을 이용한 소자 분리막 형성에 있어서는 다음과 같은 문제가 있게 된다.

트렌치 매립용으로 사용되는 산화막의 증착 속도 특성 및 폴리싱 기술에 의한 산화막의 제거 속도 특성은 기판 내에서 중앙과 가장 자리와의 불균일도를 가중시키는 방향으로 작용하게 된다. 즉, 상기된 산화막의 증착시 기판의 중앙 부분은 두껍게 증착되고 가장자리 부분은 얇게 증착되는 반면, 제거 속도는 중앙 부분은 느리고 가장 자리 부분은 빠르기 때문에, 트렌치에 산화막을 매립한 후, 평탄화된 표면을 갖춘 소자 분리막을 형성하는데 어려움이 있게 된다.

일반적으로, 저압 화학 기상 증착 방식을 이용한 증착 막의 경우, 증착 압력에 따라 기판 내의 균일도 특성이 달라지게 된다. 증착 압력이 높을수록 증착 개스의 평균 자유 행정 거리가 짧아지기 때문에, 면 가장 자리가 중앙에 비해 상대적으로 두껍게 증착되게 된다.

즉, 본 발명은 이러한 증착 압력에 따른 균일도 특성을 이용하여 상기된 종래의 문제점을 해결하기 위해서 창출된 것으로서, 트렌치에 매립되는 산화막을 상압 화학 기상 증착 방식 및 저압 화학 기상 증착 방식에 의해 순차적으로 증착함으로써, 기판의 중앙보다 가장자리 부분을 상대적으로 두껍게 증착하여, 폴리싱 후 평탄화된 표면을 갖춘 소자 분리막을 형성할 수 있는 반도체 소자의 소자 분리막 형성방법을 제공함에 그 목적이 있다.

도 1A 및 도 1D는 본 발명의 일 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 나타낸 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

1:반도체 기판2:트렌치

3:O3 TEOS 산화막4: TEOS 산화막

5:소자 분리막

상기된 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자 분리막 형성방법은 반도체 기판을 제공하는 단계; 상기 반도체 기판에 소정 깊이의 트렌치를 형성하는 단계; 상기 반도체 기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막 상부에 제2절연막을 형성하는 단계; 및, 상기 제1 및 제2절연막을 상기 반도체 기판 표면이 노출될 때까지 전면 식각하는 단계를 포함하는 것을 특징으로 한다.

또한, 상기 제1절연막은 상압 화학 기상 증착 방식에 의해 증착되는 O₃TEOS 산화막이고, 상기 제2절연막은 저압 화학 기상 증착 방식에 의해 증착되는 TEOS 산화막인 것을 특징으로 한다.

상기 구성으로 된 본 발명에 의하면, 트렌치 영역에 매립되는 제1절연막을 상압 화학 기상 증착 방식으로 증착한 후, 저압 화학 기상 증착 방식으로 제2절연막을 압력을 높여 증착함으로써, 트렌치의 매립후 기관 내에서의 산화막을 중앙에 비해 가장자리 부분을 상대적으로 두껍게 증착할 수 있게 되어, 폴리싱 후 평탄화된 소자 분리막을 용이하게 형성할 수 있게 된다.

실시예

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

도 1A 내지 도 1D는 본 발명의 일 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 나타낸 공정 단면도이다.

먼저, 도 1A에 도시된 바와 같이, 실리콘을 포함하는 반도체 기판(1) 상부의 예정된 영역에, 포토리소그라피 공정을 통하여 패턴화된 레지스트막(도시되지 않음)을 형성한 후, 레지스트막을 식각 마스크로하여 하부의 반도체 기판(1)을 소정 깊이 만큼 식각함으로써 제1 및 제2트렌치(2-1, 2-2)를 형성한다.

그런 다음, 도 1B에 도시된 바와 같이, 반도체 기판(1) 상에 상압화학 기상 증착 방식으로 트렌치의 깊이보다 약 2,000Å 작거나 큰 두께로 O₃TEOS 산화막(3)을 증착한다. 이어서, 도 1C에 도시된 바와 같이, O₃TEOS 산화막(3) 상부에 저압 화학 기상 증착 방식으로 트렌치 깊이의 2/3보다 약 2,000Å 작거나 큰 두께로 TEOS 산화막(4)을 증착한다. 이때, 저압 화학 기상 증착 방식에 의한 산화막의 증착에 있어서, 온도범위는 700℃ 이상으로 하고, TEOS의 유속은 100 내지 500 SCCM의 범위로 하며, 압력은 200JmTorr 이상의 범위에서 실시하도록 한다

그런 다음, 도 1D에 도시된 바와 같이, 폴리싱 기술에 의한 평탄화 공정에 의해 TEOS 산화막(4) 및 O₃TEOS 산화막(3)을 반도체 기판(1)표면이 노출될 때까지 전면 식각함으로써, 소자 분리막(5-1, 5-2)을 형성하게 된다.

상기 실시예에 의하면, 트렌치 영역에 매립되는 안정성이 뛰어난 O₃TEOS 산화막을 상압 화학 기상 증착 방식으로 증착한 후, 저압 화학 기상 증착 방식으로 TEOS 산화막을 압력을 높여 증착함으로써, 트렌치의 매립 후의 산화막을 기판 내에서 중앙에 비해 가장자리 부분을 상대적으로 두껍게 증착함으로써, 폴리싱 후 표면의 평탄화를 갖춘 소자 분리막을 형성할 수 있게 된다.

뿐만 아니라, 상압 화학 기상 증착 방식을 이용한 O₃TEOS 산화막에 비하여 저압 화학 기상 증착 방식을 이용한 TEOS 산화막은 쓰로우풋(throughput)이 높기 때문에 생산성을 향상시킬 수 있게 된다.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, 평탄화된 표면을 갖춘 소자 분리막을 형성할 수 있는 반도체 소자의 소자 분리막 형성방법을 실현할 수 있게 된다.

Claims (8)

1. 반도체 기판을 제공하는 단계;

   상기 반도체 기판에 소정 깊이의 트렌치를 형성하는 단계;

   상기 반도체 기판 상에 제1절연막을 형성하는 단계;

   상기 제1절연막 상부에 제2절연막을 형성하는 단계; 및,

   상기 제1 및 제2절연막을 상기 반도체 기판 표면이 노출될 때까지 전면 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
2. 제1항에 있어서, 상기 제1절연막은 상압 화학 기상 증착 방식에 의해 증착되는 O3 TEOS 산화막인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
3. 제1항에 있어서, 상기 제2절연막은 저압 화학 기상 증착 방식에 의해 증착되는 TEOS 산화막인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
4. 제1항에 있어서, 상기 제1절연막은 상압 화학 기상 증착 방식에 의해 증착되는 O₃TEOS 산화막이고, 상기 제2절연막은 저압 화학 기상 증착 방식에 의해 증착되는 TEOS 산화막인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
5. 제1항 또는 제2항에 있어서, 상기 제1절연막은 상기 트렌치 깊이보다 2000Å이 작거나 큰 두께로 증착하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
6. 제1항 또는 제3항에 있어서, 상기 제2절연막을 상기 트렌치 깊이의 2/3보다 2000Å이 작거나 큰 두께로 증착하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
7. 제6항에 있어서, 상기 제2절연막은 700 내지 800℃의 온도에서 TEOS의 유속이 100SCCM 내지 500SCCM으로 200 내지 300mTorr의 압력에서 증착하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
8. 제1항에 있어서, 상기 전면 식각은 폴리싱 공정으로 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.