KR100419787B1 - 반도체 소자의 트렌치 산화막 형성 방법 - Google Patents

Abstract

반도체 소자의 트렌치 산화막 형성 방법에 관한 것으로, 그 목적은 트렌치 바닥에 전위가 발생하는 것을 방지하는 데 있다. 이를 위하여 본 발명에서는 트렌치 산화막을 형성할 때, 저압화학기상증착(LPCVD) 또는 상압화학기상증착(APCVD) 방법을 이용하여 540℃ 이상의 온도에서, 티이오에스(TEOS)를 5900 sccm 이상의 유량으로, 오존이 약 5 중량% 이상 포함된 산소를 3000~6000 sccm 유량으로 흘려주는 조건으로 형성함으로써, 트렌치 산화막에 유발되는 스트레스를 최소화한다.

Description

반도체 소자의 트렌치 산화막 형성 방법 {Formation method of trench oxide in semiconductor device}

본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 소자 분리 영역인 트렌치 내에 매입하는 산화막을 형성하는 방법에 관한 것이다.

일반적으로 반도체 소자를 제조하기 위해서는 첫 단계로서 반도체 기판을 활성영역 및 필드영역으로 구분하는 격리공정을 수행하고, 그 다음, 격리공정을 통해 활성영역으로 정의된 반도체 기판 상에 각 개별 소자를 제조한다.

최근 주로 사용되는 반도체 소자의 격리공정으로는 트렌치 격리(STI : shallow trench isolation) 공정이 있다. 트렌치 격리공정에서는 반도체 기판 내에 트렌치를 형성하고 트렌치 산화막을 형성하여 트렌치 내부를 매입시킴으로써 필드영역의 크기를 목적한 트렌치의 크기로 제한한다.

그러면, 종래 트렌치 산화막 형성 방법에 대해 첨부된 도면을 참조하여 설명한다.

도 1a 내지 도 1d는 종래 트렌치 산화막 형성 방법을 도시한 단면도이다.

먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1)의 상면에 패드 산화막(2) 및 질화막(3)을 차례로 형성한 후, 질화막(3)의 상면에 감광막 패턴(4)을 형성하고, 감광막 패턴(4)을 마스크로 이용한 사진식각공정을 통해 노출된 질화막(3), 패드산화막(2) 및 목적하는 소정깊이의 반도체 기판(1)을 식각하여 트렌치(5)를 형성한다.

다음, 감광막패턴(4)을 제거하고, 도 1b에 도시된 바와 같이, 트렌치(5)의 내벽에 열산화막(6)을 형성한 후, 식각된 반도체 기판(1)을 포함하여 질화막(3)의 상부에 트렌치 산화막(7)을 두껍게 형성하여 트렌치(5)를 매입하고, 트렌치 산화막의 막질 향상을 위해 열처리를 수행한다.

트렌치 산화막(7)을 형성할 때에는 일반적으로 저압화학기상증착(LPCVD : low pressure chemical vapor deposition) 또는 상압화학기상증착(APCVD : atmospheric pressure chemical vapor deposition) 방법을 이용한다.

트렌치 산화막의 형성조건은 특별히 한정되지는 않으며 제조하고자 하는 소자의 종류에 따라서 달라지나, 일례를 들면, 증착온도가 500℃ 정도이고, 증착시 티이오에스(TEOS : tetra ethyl ortho silicate)를 1600 sccm 정도의 유량으로 흘려주고, 산소를 7000 sccm 정도 흘려주면서 형성하기도 한다.

다음, 트렌치 산화막(7)을 화학기계적으로 연마하여 평탄화시킨다. 이를 위해, 먼저 트렌치 산화막(7)의 상면에 감광막 패턴(4)에 비해 위상이 180˚ 반전된 리버스 패턴(8)을 형성하고, 리버스 패턴(8)을 마스크로 이용한 사진식각공정을 통해 노출된 트렌치산화막(7)을 식각하여 그 하부의 실리콘 질화막(3)을 노출시킨다. 그리고 리버스 패턴(8)을 제거한 후, 도 1c에 도시된 바와 같이, 질화막(3)을 버퍼층으로 하여 화학기계적으로 연마함으로써 트렌치산화막(7)을 평탄화시킨다.

다음, 도 1d에 도시된 바와 같이, 질화막(3)을 습식식각하여 제거함으로써 트렌치 격리 공정을 완료한다.

반도체 소자 제조 중에는 스트레스가 유발되기 쉬운데, 가급적 스트레스가 작을수록 소자에 미치는 악영향이 줄어든다.

그러나 종래에는, 트렌치 산화막의 형성시 산화막에 인장 스트레스가 유발되고, 트렌치 산화막의 막질 향상을 위해 수행하는 열처리 후에는 압축 스트레스가 유발되므로, 열처리를 거치면서 스트레스의 종류가 바뀌고 이로써 산화막이 받는 스트레스의 총 크기는 더욱 커진다. 보통 열처리 후에 산화막이 받는 스트레스는 대략 -200 MPa 정도 된다.

따라서, 이와 같이 트렌치 산화막 증착시 산화막 자체의 높은 스트레스와 열처리 후의 과도한 스트레스에 의하여 트렌치 바닥의 취약한 부분인 모서리 부분에 전위(dislocation)가 발생하는데, 이러한 전위는 소자의 오동작을 유발하는 문제점이 있었다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 트렌치 바닥에 전위가 발생하는 것을 방지하는 데 있다.

도 1a 내지 도 1d는 종래 트렌치 산화막 형성 방법을 도시한 단면도이다.

도 2a 내지 도 2d는 본 발명에 따른 트렌치 산화막 형성 방법을 도시한 단면도이다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 트렌치 산화막을 형성할 때, 저압화학기상증착(LPCVD) 또는 상압화학기상증착(APCVD) 방법을 이용하여 540℃ 이상의 온도에서, 티이오에스(TEOS)를 5900 sccm 이상의 유량으로, 오존이 약 5 중량% 이상 포함된 산소를 3000~6000 sccm 유량으로 흘려주는 조건으로 형성하여 트렌치 산화막에 유발되는 스트레스를 최소화하는 것을 특징으로 한다.

이 때, 트렌치 산화막은 7000Å 이하의 두께로 형성하는 것이 바람직하다.

또한, 트렌치 산화막 형성 후에 수행하는 열처리는 로(furnace) 또는 급속열처리(RTP : rapid thermal processing) 장치 내에서 1000℃의 온도 및 질소 분위기로 30분 동안 수행하는 것이 바람직하다.

이하, 본 발명에 따른 트렌치 산화막 형성 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 2a 내지 도 2d는 본 발명에 따른 트렌치 산화막 형성 방법을 도시한 단면도이다.

먼저, 도 2a에 도시된 바와 같이, 반도체 기판(11)의 상면에 패드 산화막(12) 및 질화막(13)을 차례로 형성한 후, 질화막(13)의 상면에 감광막 패턴(14)을 형성하고, 감광막 패턴(14)을 마스크로 이용한 사진식각공정을 통해 노출된 질화막(13), 패드산화막(12) 및 목적하는 소정깊이의 반도체 기판(11)을 식각하여 트렌치(15)를 형성한다.

다음, 감광막패턴(14)을 제거하고, 도 2b에 도시된 바와 같이, 트렌치(15)의 내벽에 열산화막(16)을 형성한 후, 식각된 반도체 기판(11)을 포함하여 질화막(13)의 상부에 트렌치 산화막(17)을 두껍게 형성하여 트렌치(15)를 매입하고, 트렌치 산화막(17)의 막질 향상을 위해 열처리를 수행한다.

트렌치 산화막(17)은 저압화학기상증착(LPCVD : low pressure chemical vapor deposition) 또는 상압화학기상증착(APCVD : atmospheric pressure chemical vapor deposition) 방법을 이용하여 7000Å 이하의 두께로 형성한다.

이 때, 본 발명에서는 트렌치 산화막(17)의 형성조건을 특별한 조건으로 한정하는데, 그 조건이란, 증착온도가 540℃ 이상이고, 증착시 티이오에스(TEOS : tetra ethyl ortho silicate)를 5900 sccm 이상의 유량으로 흘려주고, 오존이 약 5 중량% 이상 포함된 산소를 3000~6000 sccm 흘려주는 것이다. 특히, 오존이 12.5 중량% 포함된 산소를 4600 sccm 흘려주면 더욱 바람직하다.

상기한 증착 조건으로 트렌치 산화막(17)을 형성하면, 열처리 이후의 트렌치 산화막이 받는 스트레스는 대략 -27 MPa 정도로서, 종래에 비해 매우 낮다.

열처리는 일반적인 열처리 퍼니스(furnace) 또는 급속열처리(RTP : rapid thermal processing) 장치 내에서 약 1000℃ 정도의 온도 및 질소 분위기로 약 30분 동안 수행한다.

다음, 트렌치 산화막(17)을 화학기계적으로 연마하여 평탄화시킨다. 이를 위해, 먼저 트렌치 산화막(17)의 상면에 감광막 패턴(14)에 비해 위상이 180˚ 반전된 리버스 패턴(18)을 형성하고, 리버스 패턴(18)을 마스크로 이용한 사진식각공정을 통해 노출된 트렌치산화막(17)을 식각하여 그 하부의 실리콘 질화막(13)을 노출시킨다. 그리고 리버스 패턴(18)을 제거한 후, 도 2c에 도시된 바와 같이, 질화막(13)을 버퍼층으로 하여 화학기계적으로 연마함으로써 트렌치산화막(17)을 평탄화시킨다.

다음, 도 2d에 도시된 바와 같이, 질화막(13)을 습식식각하여 제거함으로써 트렌치 격리 공정을 완료한다.

상술한 바와 같이, 본 발명에서는 540℃ 이상의 온도에서 TEOS를 5900 sccm 이상의 유량으로, 오존이 약 5 중량% 이상 포함된 산소를 3000~6000 sccm 유량으로 흘려주는 조건으로 트렌치산화막을 형성하는데, 이로써, 트렌치산화막에 발생하는 스트레스가 -27 MPa 정도로 종래에 비해 매우 낮은 효과가 있다.

따라서, 트렌치산화막이 받는 스트레스가 낮기 때문에 스트레스에 기인한 소자의 불량발생률 감소를 방지하여 수율을 향상시키는 효과가 있다.

Claims (4)

1. 반도체 기판의 상면에 질화막을 형성하는 단계;

   상기 질화막의 상면에 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로 이용하여 노출된 질화막 및 목적하는 소정깊이의 반도체 기판을 식각하여 트렌치를 형성하는 단계;

   상기 식각된 반도체 기판을 포함하여 상기 질화막의 상부에, 저압화학기상증착 및 상압화학기상증착 중의 어느 한 방법을 이용하여, 540℃ 이상의 온도에서, 티이오에스를 5900 sccm 이상의 유량으로 흘려주고, 오존이 약 5 중량% 이상 포함된 산소를 3000~6000 sccm 흘려주면서, 트렌치 산화막을 형성하는 단계; 및

   상기 반도체 기판을 퍼니스 또는 급속열처리 장치 내에서 1000℃의 온도 및 질소 분위기로 30분 동안 열처리하는 단계

   를 포함하는 반도체 소자의 트렌치 산화막 형성 방법.
2. 제 1 항에 있어서,

   상기 열처리하는 단계 후에는, 상기 트렌치 산화막을 화학기계적으로 연마하여 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 산화막 형성 방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 트렌치 산화막을 7000Å 이하의 두께로 형성하는 것을 특징으로 하는반도체 소자의 트렌치 산화막 형성 방법.
4. 삭제