KR920013667A - 반도체 소자 격리 방법 - Google Patents

반도체 소자 격리 방법 Download PDF

Info

Publication number
KR920013667A
KR920013667A KR1019900020764A KR900020764A KR920013667A KR 920013667 A KR920013667 A KR 920013667A KR 1019900020764 A KR1019900020764 A KR 1019900020764A KR 900020764 A KR900020764 A KR 900020764A KR 920013667 A KR920013667 A KR 920013667A
Authority
KR
South Korea
Prior art keywords
forming
oxide film
semiconductor device
device isolation
nitride film
Prior art date
Application number
KR1019900020764A
Other languages
English (en)
Other versions
KR0166816B1 (ko
Inventor
최봉균
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900020764A priority Critical patent/KR0166816B1/ko
Publication of KR920013667A publication Critical patent/KR920013667A/ko
Application granted granted Critical
Publication of KR0166816B1 publication Critical patent/KR0166816B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

내용 없음

Description

반도체 소자 격리 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정 단면도.

Claims (3)

  1. 기판위에 초기 산화막과 제1질화막을 형성하고 감광제를 사용하여 상기 제1질화막을 식각하는 공정과, 제2질화막을 형성하고 에치 백하여 측벽을 형성한 후 제1필드 산화막을 형성하는 공정과, 상기 제1필드 산화막을 제거하고 필드영역내에 얇은 산화막을 형성한후 전체 표면에 제3질화막을 형성하는 공정과, 상기 제3질화막을 에치 백하여 제거하고 필드영역형성을 위한 이온 주입 후 제2필드 산화막을 형성하고 제1질화막을 제거하는 공정을 차례로 실시함을 특징으로 하는 반도체 소자 격리 방법.
  2. 제1항에 있어서, 제1필드산화막과 제2필드산화막의 두께를3500~6000Å, 으로 형성함을 특징으로 하는 반도체 소자 격리방법.
  3. 제1항에 있어서, 제1질화막 내지 제3질화막의 두께를 각각 1000~3000Å, 2000~3000Å, 400~800Å으로 형성함을 특징으로 하는 반도체 소자 격리 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900020764A 1990-12-17 1990-12-17 반도체 소자 격리 방법 KR0166816B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900020764A KR0166816B1 (ko) 1990-12-17 1990-12-17 반도체 소자 격리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900020764A KR0166816B1 (ko) 1990-12-17 1990-12-17 반도체 소자 격리 방법

Publications (2)

Publication Number Publication Date
KR920013667A true KR920013667A (ko) 1992-07-29
KR0166816B1 KR0166816B1 (ko) 1999-02-01

Family

ID=19307663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020764A KR0166816B1 (ko) 1990-12-17 1990-12-17 반도체 소자 격리 방법

Country Status (1)

Country Link
KR (1) KR0166816B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311172B1 (ko) * 1993-12-09 2001-12-15 김영환 반도체소자분리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311172B1 (ko) * 1993-12-09 2001-12-15 김영환 반도체소자분리방법

Also Published As

Publication number Publication date
KR0166816B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR890003028A (ko) 고저항 다결정 실리콘의 제조방법
KR920013667A (ko) 반도체 소자 격리 방법
KR920013669A (ko) 반도체 소자중 모오스 소자의 격리 방법
KR940016887A (ko) 반도체 소자의 미세 게이트전극 형성방법
KR920015602A (ko) 모스소자의 격리 방법
KR910020835A (ko) P/r 제거공정이 필요없는 고에너지 이온주입 저지를 위한 식각방법
KR920013600A (ko) 반도체 장치의 플래이너 격리영역 형성방법
KR930003320A (ko) 반도체 소자의 격리영역 형성방법
KR920010917A (ko) 트랜치를 이용한 스택커패시터의 제조방법
KR920003467A (ko) 필드산화막 형성방법
KR920020636A (ko) 반도체 장치의 제조공정
KR970008475A (ko) 반도체 소자 격리영역 형성방법
KR970052785A (ko) 반도체 소자 제조방법
KR920022494A (ko) 반도체 장치의 소자 격리 방법
KR920013775A (ko) 트랜치 사용 트랜지스터 제조방법
KR960019603A (ko) 박막 트랜지스터의 제조방법
KR970024167A (ko) 반도체장치의 트윈웰 제조방법
KR920015471A (ko) 반도체장치의 메탈 콘택 형성방법
KR920005318A (ko) 텅스텐 실리사이드 전극의 보호방법
KR920022552A (ko) 라운드 트랜치 게이트를 갖는 반도체메모리소자의 제조방법
KR950001945A (ko) 필드산화막 형성방법
KR910013511A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR920013724A (ko) 반도체 메모리 소자의 커패시터 제조방법
KR920013625A (ko) 반도체장치의 이온 주입 방법
KR920015450A (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee