KR970008475A - 반도체 소자 격리영역 형성방법 - Google Patents

반도체 소자 격리영역 형성방법 Download PDF

Info

Publication number
KR970008475A
KR970008475A KR1019950020363A KR19950020363A KR970008475A KR 970008475 A KR970008475 A KR 970008475A KR 1019950020363 A KR1019950020363 A KR 1019950020363A KR 19950020363 A KR19950020363 A KR 19950020363A KR 970008475 A KR970008475 A KR 970008475A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
semiconductor device
device isolation
isolation region
Prior art date
Application number
KR1019950020363A
Other languages
English (en)
Other versions
KR0156149B1 (ko
Inventor
임근식
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950020363A priority Critical patent/KR0156149B1/ko
Publication of KR970008475A publication Critical patent/KR970008475A/ko
Application granted granted Critical
Publication of KR0156149B1 publication Critical patent/KR0156149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자 격리영역형성에 관한 것으로, 특히 필드산화막 형성시 발생되는 버즈믹(Bird's Beak)현상을 제거하여 고집적 반도체 소자의 격리에 적합하도록 한 반도체 소자 격리영역 형성방법에 관한 것이다.
본 발명의 반도체 소자격리영역 형성방법은 기판상에 제1절연막과 제2절연막을 차례로 형성하는 공정, 상기 제2절연막을 선택적으로 제거하여 액티브영역에만 남도록 패터닝하는 공정, 상기 액티브영역이외의 격리영역에 필드 이온주입을 하는공정, 상기 전면에 제3절연막을 형성하는 공정, 상기 제3절연막을 에치백하는 공정, 상기 제2, 제3절연막을 마스크로 이용하여 상기 제1절연막을 식각하는 공정, 상기 노출된 기판에 필드산화막을 형성함을 특징으로 한다.

Description

반도체 소자 격리영역 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 소자격리영역 형성 공정단면도.

Claims (1)

  1. 기판상에 제1절연막과 제2절연막을 차례로 형성하는 공정 상기 제2절연막을 선택적으로 제거하여 액티브영역에만 남도록 패터닝하는 공정, 상기 액티브영역이외의 격리영역에 필드 이온주입을 하는 공정, 상기 전면에 제3절연막을 형성하는 공정, 상기 제3절연막을 에치백하는 공정, 상기 제2, 제3절연막을 마스크로 이용하여 상기 제1절연막을 식각하는 공정, 상기 노출된 기판에 필드산화막을 형성함을 특징으로 하는 반도체 소자 격리영역 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950020363A 1995-07-11 1995-07-11 반도체 소자 격리영역 형성방법 KR0156149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950020363A KR0156149B1 (ko) 1995-07-11 1995-07-11 반도체 소자 격리영역 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020363A KR0156149B1 (ko) 1995-07-11 1995-07-11 반도체 소자 격리영역 형성방법

Publications (2)

Publication Number Publication Date
KR970008475A true KR970008475A (ko) 1997-02-24
KR0156149B1 KR0156149B1 (ko) 1998-12-01

Family

ID=19420333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020363A KR0156149B1 (ko) 1995-07-11 1995-07-11 반도체 소자 격리영역 형성방법

Country Status (1)

Country Link
KR (1) KR0156149B1 (ko)

Also Published As

Publication number Publication date
KR0156149B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR950015715A (ko) 반도체 장치의 소자 분리막 형성방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR970008475A (ko) 반도체 소자 격리영역 형성방법
KR970003813A (ko) 반도체 소자의 필드산화막 형성방법
KR920010743A (ko) 반도체소자의 격리영역 형성방법
KR960026609A (ko) 반도체 소자의 필드산화막 형성방법
KR900007078A (ko) 금속산화 반도체 소자의 격리산화막 형성방법
KR970054532A (ko) 반도체소자의 소자분리막 제조방법
KR970053419A (ko) 반도체장치의 제조방법
KR950007056A (ko) 반도체 소자의 소자격리 산화막 형성방법
KR970053430A (ko) Sepox법을 이용한 반도체장치의 소자분리방법
KR920015602A (ko) 모스소자의 격리 방법
KR950021387A (ko) 이중 로코스 공정에 의한 반도체 소자의 필드산화막 형성방법
KR960026610A (ko) 반도체 소자의 필드산화막 형성방법
KR970053120A (ko) 반도체장치의 제조방법
KR920013600A (ko) 반도체 장치의 플래이너 격리영역 형성방법
KR960039272A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR960026557A (ko) 반도체 소자 및 그 제조방법
KR970052660A (ko) 반도체 소자의 아이솔레이션 방법
KR950021399A (ko) 반도체소자의 소자분리막 제조방법
KR950021365A (ko) 반도체 장치의 소자분리막 제조방법
KR940016589A (ko) 필드산화막 제조방법
KR960026575A (ko) 반도체 소자의 소자분리막 형성방법
KR910013511A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR970052785A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee