JP2006121082A - 集積回路の領域に、特にトランジスタの電極にコンタクト・パッドを生成するための方法 - Google Patents

集積回路の領域に、特にトランジスタの電極にコンタクト・パッドを生成するための方法 Download PDF

Info

Publication number
JP2006121082A
JP2006121082A JP2005302800A JP2005302800A JP2006121082A JP 2006121082 A JP2006121082 A JP 2006121082A JP 2005302800 A JP2005302800 A JP 2005302800A JP 2005302800 A JP2005302800 A JP 2005302800A JP 2006121082 A JP2006121082 A JP 2006121082A
Authority
JP
Japan
Prior art keywords
region
area
orifice
integrated circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005302800A
Other languages
English (en)
Inventor
Damien Lenoble
ダミエン・レノーブ
Philippe Coronel
フィリップ・コーネル
Robin Cerutti
ロビン・セルティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Publication of JP2006121082A publication Critical patent/JP2006121082A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】コンパクト・パッドの生成について改善された方法を提供する。
【解決手段】領域（５１）は、該領域の表面の少なくとも一部に伸長する区域（５１０）であって、該領域に対して選択的に除去することが可能な材料から形成される区域を作成するよう、局所的に変更される。該領域は、絶縁材料（７）で覆われており、該区域の表面に出現するオリフィス（９０）が、該絶縁材料内に形成される。該選択的に除去が可能である材料は、該区域に代わってキャビティ（５２０）を形成するように、該区域から、オリフィスを介して除去される。キャビティおよびオリフィスは、少なくとも１つの導電性材料（９１）で充填される。
【選択図】図１０

Description

本発明は、集積回路の特にその製作に関し、より具体的には、集積回路の或る領域上におけるコンタクト・パッドの生成に関する。
現今では、コンタクト・パッド(contact pad)は、一般的に集積回路の或る領域（例えばトランジスタのソース、ドレインまたはゲート上、または他の場合には抵抗を形成するポリシリコンのライン上）に形成される。該形成は、該領域の上側部分をシリサイド化(silicidation)し（すなわち、金属シリサイドの形成）、次いで、例えば二酸化珪素のような絶縁材料を該領域に堆積させてから、当業者に一般にバイア（ｖｉａ）と呼ばれている開口部を作り、そのバイアを、シリサイド化した区域に接触するように金属で充填することによって行われる。こうして、該バイアは、シリサイド化した半導体領域と集積回路のメタライゼーション・レベルとの間に電気的な結合が形成されることを可能にする。
上記のような方法は、多くの欠点を有する。とりわけ、例えば複雑さおよび生産コストを挙げることができるが、シリサイド層の抵抗の問題、および、金属シリサイドとシリコン間のインターフェースの問題も挙げることができる。このインターフェースが正確でないと、接合部の破壊、抵抗の増加、または金属シリサイドの剥離さえもたらすことがある。シリサイド化した区域とバイアを満たす金属との間のインターフェースは、完全に制御されなければならない。したがって、劣悪な品質のインターフェースを得るリスクを最小限にするように、バイアを開いた後に、コンタクトの底部を清浄にする必要がある。その結果、複雑さおよび生産コストがさらに増加する。
本発明の目的は、これらの欠点を改善することである。
本発明の一つの目的は、従来技術で現在使用されている製作方法とは根本的に異なるコンタクト・パッドを生成するための方法を提案することである。
また、本発明の他の目的は、実施が極めて簡単であり、非常に良い歩留まりを伴い、特に、従来技術で実施されているコンタクトの底部を清浄にするステップを必要とせずに、コンタクト・パッドを生成するための方法を提案することである。
本発明のさらなる他の目的は、非常に低い抵抗を持ち、さらには、シリサイド化によって従来技術で得られるものよりも低い抵抗を有するコンタクト・パッドを提案することである。
本発明のさらなる他の目的は、相互接続の集積密度を保持するために、バイアのアパーチャ(aperture)を増やすことなく、コンタクトの抵抗を減少させることである。
本発明の一つの側面によれば、集積回路の少なくとも１つの領域上に少なくとも１つのコンタクト・パッドを生成するための方法が提案される。該領域は、該領域の表面の少なくとも一部に伸長する区域を生成するよう局所的に変更される。該区域は、該領域の材料に対して選択的に除去することができる材料で形成される。該領域は、絶縁材料で覆われ、該区域の表面に出現するオリフィスが、該絶縁材料に生成される。該選択的に除去可能な材料は、該区域に代わってキャビティが形成されるように、該区域からオリフィスを介して除去される。キャビティおよびオリフィスは、少なくとも１つの導電性材料、例えば金属材料で充填される。こうして、例えば、該領域上に、完全に金属的なコンタクト・パッドを得ることができる。
本発明のこの側面によれば、このようにして提供されるのは、具体的には、集積回路の半導体領域上に、メタライゼーションと、このメタライゼーションを集積回路のより上位のメタライゼーション・レベルに接続するための相互接続バイアと、を同時に生成することである。これは、特に実行が容易で、コストはほとんどかからない。導電材料および温度の選択範囲が非常に広いので、歩留まりが非常に良い。この点に関して、キャビティおよびエッチング・オリフィスを１種類の同じ金属で充填することを、限定的ではなく想定することが可能であり、また、いくつか他の異なる金属または金属化合物、さもなければ当業者にＩＴＯ（(Indium Tin Oxide)インジウムすず酸化物）という用語で知られているような例えば酸化インジウムなどの、１つまたは複数の金属酸化物で充填することを、限定的でなく想定することも可能である。
さらに本発明の一実施方法によれば、選択的に除去可能な材料の層の除去が行われるので、バイアを開いた後のコンタクトの底部を清浄にする問題は、ここではなんら問題にはならず、したがってこのようにして得られるインターフェースは、実質的に申し分ないものである。
さらに、その上にコンタクト・パッドが作成される領域の表面に配置された金属化層は、非常に低い抵抗を有し、いずれにしろ金属シリサイドのものよりも低い抵抗を有することができる。
さらに、この金属化層の厚さは、意図する用途に応じて決めることができ、かつ容易に調整することができる。
さらに、その上に金属コンタクトを生成する必要があるコンポーネントを製作するための方法の或る遅い時点で、メタライゼーションが実行される。その結果、サーマル・バジェット(thermal budget)は低い。サーマル・バジェットが小さく、接合部のメタライゼーションをごく小さな厚みにわたって行うことができるので、表面接合を、非常に小さな深さにわたって生成することができる。
さらに、特に有利な実施例によれば、キャビティのアパーチャはオリフィスのアパーチャよりも大きいので、導電コンタクト（すなわち、導電材料で充填された区域）の面積を増やすことが可能になり、その結果、バイアの寸法、つまりオリフィスの寸法を増すことなく、コンタクトの抵抗を減らすことできる。又これが可能なのは、キャビティの位置および寸法の定義が、オリフィスのエッチングの前に行われ、キャビティの実際の形成が、該エッチングの後に、エッチング加工されたオリフィスを介して実施されるからである。
本発明は、具体的には、トランジスタのような能動コンポーネント、または抵抗器、例えばポリシリコンから形成される抵抗線のような受動コンポーネントの領域上のコンタクト・パッドに適用されることができる。こうして、本発明は、あらゆる種類のデバイス、特にバイポーラ・トランジスタに対するアクセスについての抵抗を減らすことを可能にする。
本発明は、また、その上にコンタクト・パッドを有する必要がある集積回路の能動または受動の任意の要素に適用されることができる。
上記の領域を局所的に変更することにより結果として得られる区域の厚さは、どのような厚さでもよく、当業者ならば、想定した用途に応じてどのようにその厚みを選択するかを知るであろう。このような状況であるから、その区域が非常に薄い表面区域であることが特に有利であり、これは、本発明による方法を実施することにより、容易に可能となる。この点に関し、該表面区域の厚さは、例えば５０ｎｍより小さい。
その上にコンタクト・パッドを作成することが求められる上記領域の材料は、例えばシリコン・ベースの材料、例えば単結晶シリコンまたはポリシリコンである。この場合、選択的に除去可能な材料は、シリコン・ゲルマニウム合金であることができる。
上記区域は、ドーパントの注入、例えばゲルマニウムの注入によって形成され、この注入を、例えば、レジストでマスクすることにより局所化させることができ、または、集積回路の既存の特徴部分に対して自己整合させることができる。或る場合には、酸素または窒素を注入することも可能である。
上記オリフィスは、絶縁材料内に、化学的エッチングまたはプラズマ・エッチングにより形成されることができる。
一実施方法によれば、上記材料は、選択的なエッチングによって上記区域から除去される。
或る場合では、該領域の表面全体を金属化することもできる。換言すると、このような実施方法によれば、該区域は、該領域の表面全体にわたって伸長する。
上記領域は、電界効果トランジスタのソース、ドレインまたはゲート領域であることができ、またはバイポーラ・トランジスタのエミッタ、コレクタまたはベース領域であることができる。
本発明をＭＯＳトランジスタの製作に適用するとき、該製作は、一実施方法によれば、
ａ）トランジスタのゲート、ソース、およびドレイン領域を形成すること、および、
ｂ）前述したようにして、該ソースおよびドレインの領域上に、それぞれの金属コンタクト・パッドを同時に生成すること、
を含む。該ソースおよびドレイン領域において出現するオリフィスが形成される該悦円材料は、ステップａ）で得られた構造を覆う。
こうして、本発明の一実施方法により、ＭＯＳトランジスタのソースおよびドレイン領域に対して自己整合されたメタライゼーションを得ることができ、下にある接合部を短絡させる問題を伴わずに、それを行うことが可能となる。
メタライゼーション、および、ゲート領域上の金属コンタクト・パッドを同時に生成することも可能である。
こうして、例えばＭＯＳトランジスタの場合、ドレインおよびゲートのメタライゼーションと、これらメタライゼーションを集積回路のより上にあるメタライゼーション・レベルに接続するバイアとが、同時にかつ自己整合方式で生成される点で、本発明は注目に値する。
本発明の他の側面は、上記で規定された方法によって得られた、完全に金属的なコンタクト・パッドを備える領域を少なくとも１つ有する集積回路である。
この領域は、受動または能動のコンポーネントの一部を形成することができる。
こうして、このコンポーネントは、ポリシリコン・ラインから形成される抵抗器、または、上記に規定された製作方法によって得られるトランジスタである。
本発明の他の利点および特徴は、非制限的な実施例および実現方法の詳細説明を調べることにより、また図面から、明らかになるであろう。
本発明による方法を実現するための一つの方法の主なステップを詳細に説明する。
図１において、能動区域(active zone)１が、例えばシリコン基板である基板ＳＢ上の２つの絶縁区域２の間に形成され、該絶縁区域は、絶縁トレンチであることができる。これら絶縁トレンチは、例えばＤＴＩ（Deep Trench Isolation(深いトレンチ絶縁)）タイプの深いトレンチであっても、ＳＴＩ（Shallow Trench Isolation(浅いトレンチ絶縁)）タイプの浅いトレンチであってもよい。
ポリシリコンから形成されることのできる初期ゲート領域４は、それ自体が周知である手法によって、能動領域１上に生成される。
次に、ソースおよびドレイン領域が生成される（図２）。これらは、例えばドーパント注入４０を２度、ゲートを囲むスペーサ３の形成の前後にそれぞれ実行することにより生成される。ドーパントの性質は、回路ＩＣのトランジスタがｎ形かｐ形かにしたがって決められる。初期ゲート４は、イオン注入のためのマスクとして機能するので、初期ゲート領域４および絶縁領域２により境界づけられた能動領域１と自己整合（セルフアライン）されたソースおよびドレイン領域が得られる。
ドーパントはまた、ゲートにも注入される。
これらの様々な注入により、図３に示されているような拡散されたソース領域５１、拡散されたドレイン領域６１、および拡散されたゲート領域４１を生成することができる。当然ながら、この場合、トランジスタのゲートは絶縁ゲートであり、簡単のために図示されていないが、ゲート酸化物によって基板１から分離されていることに注意されたい。
その後、例えばゲルマニウムの注入４００が、集積回路ＩＣで実行される（図４）。したがって、これは「フル・シート(full sheet)」注入である。
図５に示されるように、この注入４００のエネルギーは、領域４１、５１および６１のそれぞれに、表面区域４１０、５１０および６１０を形成するよう選択される。これら表面区域４１０、５１０および６１０は、領域４１、５１および６１を形成するシリコンに対して選択的に除去することができる材料から形成される。より具体的には、この場合、これらの区域４１０、５１０および６１０は、シリコン−ゲルマニウム合金ＳｉＧｅから形成される。
材料を再結晶させ、それによって、領域５１、６１および４１を形成する材料と、ソース区域５１０、６１０および４１０で選択的に除去可能な材料との間をより良好に画定するように、アニール(anneal, 焼なまし)を行うステップをさらに実行することもできる。このアニールは、例えば８００から９００度で実行されることができる。
その後、回路の表面が、周知の手法によって絶縁材料７の層で覆われる。ここで、該層７は、例えば二酸化ケイ素から形成される（図６）。この層７の上には、周知の手法で得られるレジスト層８が置かれ（図７）、その中に、オリフィス９が、周知の手法で形成される。該オリフィスは、接続バイアの位置９を形成することとなる。
次に、ソース区域５１０、ドレイン区域６１０、およびゲート区域４１０（図８）まで延び下がるエッチング・オリフィス９０を得るように、絶縁材料７が、レジスト・マスクにおいてオリフィス９を介して異方性エッチングされる。
区域５１０、６１０、および４１０に存在する選択的に除去可能な材料が、拡散されたソース領域５２、ドレイン領域６２、およびゲート領域４２の上に位置するキャビティ５２０、６２０、および４２０を得るために選択的に除去されるのは（図９）オリフィス９０を介してである。
ここで、キャビティの寸法が、オリフィスのアパーチャ（開口）より大きいことに注意されたい。
この選択的な除去は、任意の既知の手段、例えば４０ｍｌの７０％ＨＮＯ３＋２０ｍｌのＨ２Ｏ２＋５ｍｌの０．５％ＨＦを含む溶液のような酸化化学剤を用いて、または等方性プラズマ・エッチングによって、実行されることができる。
次に、１つまたは複数の導電材料が周知の方法で堆積され、先に得られたキャビティを同時に充填して、ソース領域５２、ドレイン領域６２およびゲート領域４２を得ることを可能にし（図１０）、これらの領域の上には、導電性の区域、例えばメタライゼーション５３、６３および４３と、接続バイア９１があり、該接続バイアは、該メタライゼーションと集積回路の表面との間を電気的に導通している。
キャビティのアパーチャは、オリフィスのものよりも大きいので、メタライゼーション４３、５３、６３の面積は、バイアのアパーチャよりも大きく、これにより、バイアの横方向の寸法を増加させることなくコンタクト抵抗の減少が可能になり、よって、相互接続の集積密度を維持することが可能になる。
この点に関し、キャビティ４２０、５２０、６２０およびエッチング・オリフィス９０は、タングステン（Ｗ）で充填されることができ、該充填は、例えば、それ自体既知の化学蒸着（ＣＶＤ）により、例えば５００℃から６００℃の温度範囲内で、または、やはりそれ自体既知のＡＬＤ（原子層蒸着）により、例えば２００℃から３００℃の温度範囲で行われることができる。
室温での電気化学蒸着(electrochemical deposition)により、銅（Ｃｕ）、コバルト（Ｃｏ）またはニッケル（Ｎｉ）を使用することも可能である。特に銅の場合には、これを、例えば、化学蒸着による窒化チタン（ＴＩＮ）から形成される、またはタンタル（Ｔａ）から形成されるバリア層に先だって堆積させることが好ましい。
ＡＬＤ型の蒸着により、例えば２００℃と３００℃の温度範囲内で、窒化タンタル（ＴａＮ）を使用することも可能である。
高度にドープされたポリシリコンを、ＬＰＣＶＤ（低圧ＣＶＤ）により炉内で、例えば７００℃と８００℃の間で、または、ＡＬＤ形蒸着により、例えば２００℃から３００℃の範囲内で、使用することが可能である。
アルミニウム（Ａｌ）および小さな％、例えば５％のシリコンを含む金属化合物を使用することも可能である。
ＩＴＯ（インジウムすず酸化物）の名前で知られているような、例えばインジウム酸化物のような金属酸化物を使用することも可能である。
図１１の集積回路を得るために、余剰の金属が、例えば化学機械的な研磨によって除去され、メタライゼーション・レベルＭ０が、既知の手段により生成される。
したがって、図１１は、本発明の一実施例によるトランジスタを備える集積回路ＩＣを表している。
該集積回路は、基板ＳＢを備え、該基板ＳＢには、絶縁区域２同士の間に能動区域１が生成されている。トランジスタＴは、基板ＳＢの能動区域の内および上に生成される。トランジスタの電極（ソース５２、ドレイン６２、およびゲート４２）は、導電性のコンタクト・パッドで覆われており、該コンタクト・パッドは、例えば完全に金属であり、表面のメタライゼーション５３、６３および４３、およびメタライゼーション・レベルＭ０に接続されているバイア９１から形成されている。
本発明は、トランジスタ上の自己整合されたコンタクト・パッドの製作に限定されるものでなく、自己整合性であろうとなかろうと、その上にコンタクト・パッドを作成する必要がある集積回路の任意の受動または能動のコンポーネントに適用される。例として、図１２は、例えば上記に説明した実施方法により、抵抗器を形成し、その上に、完全に金属的なコンタクト・パッドが生成されるポリシリコンのライン７５を概略的に図示している。
より正確には、例えば、下方にある絶縁材料７０の上にある該ポリシリコンの抵抗線７５は、完全に金属的なコンタクト・パッドを局所的に備えている。このコンタクト・パッドは、上記に説明したように、金属の表面区域７５０、および上部絶縁材料７内に作成された金属の相互接続バイア９１を備える。バイア９１が、抵抗器７５のためのメタライゼーション・ライン７５０を集積回路の上側のメタライゼーション・レベルＭｉに接続することを可能にしている。該金属の表面区域は、上記の実施方法を使用して、例えばレジスト・マスクにより局所化されたゲルマニウム注入により得られる。
本発明の一実施例に従う方法の主なステップを概略的に示す図。 本発明の一実施例に従う方法の主なステップを概略的に示す図。 本発明の一実施例に従う方法の主なステップを概略的に示す図。 本発明の一実施例に従う方法の主なステップを概略的に示す図。 本発明の一実施例に従う方法の主なステップを概略的に示す図。 本発明の一実施例に従う方法の主なステップを概略的に示す図。 本発明の一実施例に従う方法の主なステップを概略的に示す図。 本発明の一実施例に従う方法の主なステップを概略的に示す図。 本発明の一実施例に従う方法の主なステップを概略的に示す図。 本発明の一実施例に従う方法の主なステップを概略的に示す図。 本発明の一実施例に従う方法によって集積回路内に得られたトランジスタを概略的に示す図。 本発明の一実施例による、コンタクト・パッドを備えた集積回路の他のコンポーネントを概略的に示す図。
符号の説明
７ 絶縁材料
９０ オリフィス
９１ 導電材料
５１ 領域
２５０ アパーチャ
５１０、７５０ 区域
５２０ キャビティ

Claims (17)

  1. 集積回路の少なくとも１つの領域上に少なくとも１つのコンタクト・パッドを生成するための方法であって、
    前記領域（５１）の表面の少なくとも一部に伸長する区域（５１０）であって、該領域の材料に対して選択的に除去することができる材料から形成される区域を生成するよう、該領域を局所的に変更し、
    前記領域を、絶縁材料（７）で覆い、
    前記区域の表面に現れるオリフィス（９０）を、前記絶縁材料内に形成し、
    前記区域に代わってキャビティ（５２０）を形成するように、前記選択的に除去が可能である材料を、前記区域から前記オリフィスを介して除去し、
    前記キャビティおよび前記オリフィスを、少なくとも１つの導電性材料（９１）で充填する、
    ことを含む方法。
  2. 前記キャビティ（２５０）のアパーチャは、前記オリフィス（９０）のアパーチャよりも大きい、
    請求項１に記載の方法。
  3. 前記区域（５１０）は、厚さが５０ｎｍより小さな表面区域である、
    請求項１または２に記載の方法。
  4. 前記領域の材料は、シリコン・ベースの材料、例えば単結晶シリコンまたはポリシリコンであり、
    前記選択的に除去可能である材料は、シリコン−ゲルマニウム合金である、
    請求項１から３のいずれかに記載の方法。
  5. 前記区域（５１０）は、ドーパントの注入、例えばゲルマニウムの注入により形成される、
    請求項１から４のいずれかに記載の方法。
  6. 前記区域（５１０、７５０）は、局所化されたゲルマニウム注入またはフル・シートのゲルマニウム注入により形成される、
    請求項５に記載の方法。
  7. 前記オリフィス（９０）は、化学的なエッチングまたはプラズマ・エッチングにより形成される、
    請求項１から６のいずれかに記載の方法。
  8. 前記選択的に除去が可能な材料は、選択的エッチングにより前記区域（５１０）から除去される、
    請求項１から７のいずれかに記載の方法。
  9. 前記区域は、前記領域の表面全体にわたって伸長する、
    請求項１から８のいずれかに記載の方法。
  10. 前記領域は、前記集積回路の受動または能動の電子コンポーネントに属する、
    請求項１から９のいずれかに記載の方法。
  11. 前記領域は、電界効果トランジスタのソース、ドレインまたはゲート領域であり、または、バイポーラ・トランジスタのエミッタ、コレクタまたはベース領域である、
    請求項１から１０のいずれかに記載の方法。
  12. ＭＯＳトランジスタを製作するための方法であって、
    （ａ）前記トランジスタのゲート、ソースおよびドレインを形成するステップと、
    （ｂ）請求項１から１１のいずれかに従って、前記ソースおよびドレインの領域上に、それぞれのコンタクト・パッドを同時に生成するステップと、を含み、
    さらに、前記ソースおよびドレイン領域に現れる前記オリフィスが形成される前記絶縁材料は、前記ステップ（ａ）で得られた構造を覆う、
    方法。
  13. 前記ゲート領域上の前記コンタクト・パッドも同時に生成する、
    請求項１２に記載の方法。
  14. 請求項１から１３のいずれかに従う方法によって得られたコンタクト・パッドを備える領域を少なくとも１つの有する集積回路。
  15. 前記領域は、受動または能動のコンポーネントの一部を形成する、
    請求項１４に記載の集積回路。
  16. 前記コンポーネントは、ポリシリコン・ラインから形成される抵抗器である、
    請求項１５に記載の集積回路。
  17. 前記コンポーネントは、請求項１２または１３に従う方法によって得られるトランジスタである、
    請求項１５に記載の集積回路。
JP2005302800A 2004-10-20 2005-10-18 集積回路の領域に、特にトランジスタの電極にコンタクト・パッドを生成するための方法 Pending JP2006121082A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0411123 2004-10-20

Publications (1)

Publication Number Publication Date
JP2006121082A true JP2006121082A (ja) 2006-05-11

Family

ID=34950912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005302800A Pending JP2006121082A (ja) 2004-10-20 2005-10-18 集積回路の領域に、特にトランジスタの電極にコンタクト・パッドを生成するための方法

Country Status (4)

Country Link
US (2) US7601634B2 (ja)
EP (1) EP1650796A3 (ja)
JP (1) JP2006121082A (ja)
CN (1) CN100477156C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131038A (ja) * 2006-11-16 2008-06-05 Internatl Business Mach Corp <Ibm> Ｍｏｓｆｅｔデバイスにおける浮遊体効果を減少させる方法及び構造体
JP2017212448A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 ラップアラウンド接点集積方式

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1894243A2 (en) * 2005-06-16 2008-03-05 Nxp B.V. Semiconductor device having a polysilicon electrode
FR2947384B1 (fr) 2009-06-25 2012-03-30 Commissariat Energie Atomique Procede de realisation d'un transistor a source et drain metalliques
US9876030B1 (en) * 2016-08-24 2018-01-23 Toshiba Memory Corporation Semiconductor device and method for manufacturing same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106846A (ja) * 1981-12-18 1983-06-25 Nec Corp 半導体装置の製造方法
JPH05291506A (ja) * 1992-04-13 1993-11-05 Toshiba Corp 半導体集積回路装置及びその製造方法
JPH08130195A (ja) * 1994-11-01 1996-05-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08186172A (ja) * 1994-12-28 1996-07-16 Yamaha Corp 半導体装置の製造方法および半導体装置
JPH09306990A (ja) * 1996-05-14 1997-11-28 Fujitsu Ltd 電子回路装置及びその製造方法
JP2000286397A (ja) * 1999-03-30 2000-10-13 Nec Corp 半導体装置の製造方法
JP2001127151A (ja) * 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701803B2 (ja) * 1995-08-28 1998-01-21 日本電気株式会社 半導体装置の製造方法
JP2959514B2 (ja) * 1997-03-26 1999-10-06 日本電気株式会社 半導体装置及び半導体装置の製造方法
US6281131B1 (en) * 1998-02-27 2001-08-28 Micron Technology, Inc. Methods of forming electrical contacts
EP1415330B1 (en) * 2001-07-18 2012-02-01 Infineon Technologies AG Selective base etching
KR100434697B1 (ko) * 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 제조방법
KR20040017037A (ko) * 2002-08-20 2004-02-26 삼성전자주식회사 반도체 콘택 구조 및 그 형성 방법
KR100953332B1 (ko) * 2002-12-31 2010-04-20 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
EP1503411A1 (fr) * 2003-07-30 2005-02-02 St Microelectronics S.A. Lignes conductrices enterrées dans des zones d'isolement
US7084025B2 (en) * 2004-07-07 2006-08-01 Chartered Semiconductor Manufacturing Ltd Selective oxide trimming to improve metal T-gate transistor
US7135724B2 (en) * 2004-09-29 2006-11-14 International Business Machines Corporation Structure and method for making strained channel field effect transistor using sacrificial spacer
US7074713B2 (en) * 2004-09-30 2006-07-11 Freescale Semiconductor, Inc. Plasma enhanced nitride layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106846A (ja) * 1981-12-18 1983-06-25 Nec Corp 半導体装置の製造方法
JPH05291506A (ja) * 1992-04-13 1993-11-05 Toshiba Corp 半導体集積回路装置及びその製造方法
JPH08130195A (ja) * 1994-11-01 1996-05-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08186172A (ja) * 1994-12-28 1996-07-16 Yamaha Corp 半導体装置の製造方法および半導体装置
JPH09306990A (ja) * 1996-05-14 1997-11-28 Fujitsu Ltd 電子回路装置及びその製造方法
JP2000286397A (ja) * 1999-03-30 2000-10-13 Nec Corp 半導体装置の製造方法
JP2001127151A (ja) * 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131038A (ja) * 2006-11-16 2008-06-05 Internatl Business Mach Corp <Ibm> Ｍｏｓｆｅｔデバイスにおける浮遊体効果を減少させる方法及び構造体
JP2017212448A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 ラップアラウンド接点集積方式

Also Published As

Publication number Publication date
US20100025773A1 (en) 2010-02-04
US20060091477A1 (en) 2006-05-04
US8299541B2 (en) 2012-10-30
CN100477156C (zh) 2009-04-08
CN1783456A (zh) 2006-06-07
EP1650796A3 (fr) 2010-12-08
US7601634B2 (en) 2009-10-13
EP1650796A2 (fr) 2006-04-26

Similar Documents

Publication Publication Date Title
JP6101688B2 (ja) モノリシックに集積されたアクティブスナバ
TWI270985B (en) Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
TWI485753B (zh) 積體電路元件的形成方法
TWI488289B (zh) 高電壓裝置
US6649481B2 (en) Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits
TWI750020B (zh) 半導體裝置及形成半導體裝置的方法
TW202006917A (zh) 內連線結構及其形成方法
TW201112315A (en) Direct contact in trench with three-mask shield gate process
TW201110324A (en) Semiconductor device and CMOS device and integrated circuit
US11049811B2 (en) Forming interlayer dielectric material by spin-on metal oxide deposition
CN108428743B (zh) 金属/多晶硅栅极沟槽功率mosfet及其形成方法
JP2004274023A (ja) 強い導電埋込層を備えた集積回路
JP4751705B2 (ja) 半導体装置の製造方法
US20200388504A1 (en) Metal Contacts on Metal Gates and Methods Thereof
US11037834B2 (en) Simple contact over gate on active area
JP2006121082A (ja) 集積回路の領域に、特にトランジスタの電極にコンタクト・パッドを生成するための方法
TWI528497B (zh) 製造具有低電阻裝置接觸之積體電路的方法
TWI236090B (en) Trench power MOSFET and method for fabricating the same
US10304839B2 (en) Metal strap for DRAM/FinFET combination
TW200303587A (en) Method of forming different silicide portions on different silicon-containing regions in a semiconductor device
JP2005150375A (ja) 半導体装置およびその製造方法
KR100641552B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
KR100596416B1 (ko) 선택 폴리 증착을 이용한 반도체 제조 방법
JP2004526326A (ja) 金属ビット線コンタクトを製造するための方法
TW201115737A (en) Power MOSFET device with an added tungsten spacer in its contact hole and the manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120327