CN105679809A - 沟槽型超级结的制造方法 - Google Patents
沟槽型超级结的制造方法 Download PDFInfo
- Publication number
- CN105679809A CN105679809A CN201610024799.7A CN201610024799A CN105679809A CN 105679809 A CN105679809 A CN 105679809A CN 201610024799 A CN201610024799 A CN 201610024799A CN 105679809 A CN105679809 A CN 105679809A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- type
- oxide layer
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 23
- 239000000126 substance Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000000407 epitaxy Methods 0.000 claims description 65
- 229910052796 boron Inorganic materials 0.000 claims description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 238000003701 mechanical milling Methods 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- HTCXJNNIWILFQQ-UHFFFAOYSA-M emmi Chemical compound ClC1=C(Cl)C2(Cl)C3C(=O)N([Hg]CC)C(=O)C3C1(Cl)C2(Cl)Cl HTCXJNNIWILFQQ-UHFFFAOYSA-M 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 abstract description 4
- 238000005498 polishing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000002372 labelling Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 150000001638 boron Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种沟槽型超级结的制造方法，包括步骤：步骤一、提供表面形成有N型外延层的半导体衬底。步骤二、在N型外延层中形成多个沟槽。步骤三、在沟槽的底部表面和侧面形成含碳硅外延层。步骤四、在沟槽中填充P型外延层。步骤五、进行化学机械研磨工艺将所述沟槽外部的P型外延层去除形成超级结。本发明能有效增加N型薄层的导电通道的有效宽度，提升器件性能，最大化利用工艺能力。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽型超级结的制造方法。
背景技术
超级结为由形成于半导体衬底中的交替排列的P型薄层和N型薄层组成，现有超级结的制造方法中包括沟槽型超级结的制造方法，这种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(ERIFilling)的方式在刻出的沟槽上填充P型掺杂的硅外延，并且要求填充区域具有完好的晶体结构，以便后续流程制作高性能的器件。
利用深沟槽和外延填充的方法制作超级结器件，对于深沟槽刻蚀和外延填充都是一种挑战，动辄大于10的深宽比，使得这种器件的制作非常困难，在提升器件的性能的同时一般都要求更高的工艺能力。
如图1所示，是现有沟槽型超级结的制造方法形成的超级结在后续热过程之后的结构示意图；现有方法包括如下步骤：
步骤一、提供一半导体衬底如硅衬底101，在所述半导体衬底101表面形成有N型外延层102。
步骤二、采用光刻刻蚀工艺在N型外延层102中形成多个沟槽。
步骤三、采用外延生长中在所述沟槽中填充P型外延层103，P型外延层103会同时延伸到所述沟槽外部的所述N型外延层102表面。
步骤四、进行化学机械研磨工艺将沟槽外部的P型外延层103去除，沟槽区域内的P型外延层103和沟槽外部的表面相平，最后形成由填充于沟槽中的所述P型外延层103组成的P型薄层和由所述沟槽之间的所述N型外延层102组成N型薄层交替排列结构，该P型薄层和N型薄层交替排列的结构即为超级结。
超级结形成之后，后续需要制作超级结器件，后续超级结器件制作过程中会包括P型体区(Pbody)推进等一系列热过程中，已制作完成的P型薄层也称P型柱(P-Pillar)也会受到很大的推进，根据工艺不同，单边推进量可能接近1微米，图1中标记103a所示区域即为P型薄层103在后续热过程后的硼向外横向扩散到N型薄层102中的区域，现有方法形成的P型薄层103会产生较多的外扩，P型薄层103和N型薄层102之间的掺杂会互相抵消效应(counterdope)，最后会使得N型薄层102具有导电性能导电通道的有效宽度变窄，从而会损失器件性能，损失工艺能力。
发明内容
本发明所要解决的技术问题是提供一种沟槽型超级结的制造方法，能有效增加N型薄层的导电通道的有效宽度，提升器件性能，最大化利用工艺能力。
为解决上述技术问题，本发明提供的沟槽型超级结的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成有N型外延层。
步骤二、采用光刻刻蚀工艺在所述N型外延层中形成多个沟槽。
步骤三、采用外延生长在所述沟槽的底部表面和侧面形成含碳硅外延层。
步骤四、采用外延生长工艺在形成有所述含碳硅外延层的所述沟槽中填充P型外延层，所述P型外延层同时延伸到所述沟槽外部的所述N型外延层表面；所述P型外延层的掺杂元素为硼，通过设置所述含碳硅外延层阻挡所述P型外延层中的硼外扩到所述N型外延层中。
步骤五、进行化学机械研磨工艺，所述化学机械研磨工艺将所述沟槽外部的所述P型外延层去除、将所述沟槽区域的所述P型外延层的表面和所述沟槽外的表面相平；由填充于所述沟槽中的所述含碳硅外延层和所述P型外延层组成P型薄层，由各所述沟槽之间的所述N型外延层组成N型薄层，由所述N型薄层和所述P型薄层交替排列组成超级结。
进一步的改进是，步骤一中所述N型外延层的厚度为15微米～60微米。
进一步的改进是，所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述P型外延层为P型硅外延层。
进一步的改进是，步骤二中形成所述沟槽包括如下分步骤：
步骤21、在所述N型外延层表面形成硬质掩模层。
步骤22、在所述硬质掩模层表面涂布光刻胶，进行光刻工艺将所述沟槽形成区域打开。
步骤23、以所述光刻胶为掩模对所述硬质掩模层进行刻蚀，该刻蚀工艺将所述沟槽形成区域的所述硬质掩模层去除、所述沟槽外的所述硬质掩模层保留。
步骤24、去除所述光刻胶，以所述硬质掩模层为掩模对所述N型外延层进行刻蚀形成所述沟槽。
采用所述硬质掩模层之后，在所述步骤四中所述化学机械研磨工艺以所述硬质掩模层为研磨终点，在所述化学机械研磨工艺之后去除所述硬质掩模层。
进一步的改进是，所述硬质掩模层由依次形成于所述N型外延层表面的第一氧化层、第二氮化硅层和第三氧化层叠加而成。
进一步的改进是，步骤24中所述沟槽的刻蚀工艺完成后要求所述第三氧化层的厚度保留一半以上；在所述沟槽形成之后还包括如下步骤：
步骤25、去除所述第三氧化层。
步骤26、采用热氧化工艺在所述沟槽的底部表面和侧面形成牺牲氧化层，之后去除所述牺牲氧化层以对所述沟槽的底部表面和侧面进行修复，去除所述牺牲氧化层时采用所述第二氮化硅层对所述第一氧化层进行保护。
步骤27、去除所述第二氮化硅层。
之后，在所述步骤四中所述化学机械研磨工艺以所述硬质掩模层的所述第一氧化层为研磨终点，在所述化学机械研磨工艺之后去除所述第一氧化层。
进一步的改进是，所述第一氧化层为热氧化层，厚度为100埃米～2000埃米；所述第二氮化硅层的厚度为100埃米～1500埃米；所述第三氧化层的厚度为0.5微米～3微米。
进一步的改进是，步骤25中采用湿法刻蚀工艺去除所述第三氧化层；步骤27中采用热磷酸去除所述第二氮化硅层；去除所述第一氧化层采用湿法刻蚀工艺。
进一步的改进是，步骤三中所述含碳硅外延层的厚度为小于等于0.3微米，碳的体浓度为1e12cm-3～1e17cm-3。
进一步的改进是，步骤三中采用选择性外延生长工艺形成所述含碳硅外延层；或者，步骤三中采用非选择性外延生长工艺形成所述含碳硅外延层。
本发明通过在沟槽形成后，在填充P型外延层之前在沟槽的底部表面和侧面形成一层较薄的含碳硅外延层，利用碳能够阻挡硼外扩的原理，能大大减少超级结器件形成的后续工艺的热过程中P型外延层中的硼外扩到N型外延层中的量，从而能有效增加N型薄层的导电通道的有效宽度，提升器件性能，最大化利用工艺能力。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有沟槽型超级结的制造方法形成的超级结在后续热过程之后的结构示意图；
图2是本发明实施例方法的流程图；
图3A-图3E是本发明实施例方法各步骤中的器件结构示意图；
图4是本发明实施例方法和现有方法形成的超级结在后续热过程中的硼扩散比较图。
具体实施方式
如图2所示，是本发明实施例方法的流程图；如图3A至图3E所示，是本发明实施例方法各步骤中的器件结构示意图；本发明实施例沟槽44型超级结的制造方法包括如下步骤：
步骤一、如图3A所示，提供一半导体衬底1，在所述半导体衬底1表面形成有N型外延层2。
较佳选择为，所述N型外延层2的厚度为15微米～60微米。所述半导体衬底1为硅衬底，所述N型外延层2为N型硅外延层，所述P型外延层6为P型硅外延层。
步骤二、如图3B所示，采用光刻刻蚀工艺在所述N型外延层2中形成多个沟槽4。
较佳为，形成所述沟槽4包括如下分步骤：
步骤21、如图3A所示，在所述N型外延层2表面形成硬质掩模层3。
更优选择为，所述硬质掩模层3由依次形成于所述N型外延层2表面的第一氧化层、第二氮化硅层和第三氧化层叠加而成。所述第一氧化层为热氧化层，厚度为100埃米～2000埃米；所述第二氮化硅层的厚度为100埃米～1500埃米；所述第三氧化层的厚度为0.5微米～3微米。
步骤22、如图3B所示，在所述硬质掩模层3表面涂布光刻胶，进行光刻工艺将所述沟槽4形成区域打开。
步骤23、如图3B所示，以所述光刻胶为掩模对所述硬质掩模层3进行刻蚀，该刻蚀工艺将所述沟槽4形成区域的所述硬质掩模层3去除、所述沟槽4外的所述硬质掩模层3保留。
步骤24、如图3B所示，去除所述光刻胶，以所述硬质掩模层3为掩模对所述N型外延层2进行刻蚀形成所述沟槽4。所述沟槽4的刻蚀工艺完成后要求所述第三氧化层的厚度保留一半以上。
步骤25、去除所述第三氧化层。采用湿法刻蚀工艺去除所述第三氧化层。
步骤26、采用热氧化工艺在所述沟槽4的底部表面和侧面形成牺牲氧化层，之后去除所述牺牲氧化层以对所述沟槽4的底部表面和侧面进行修复，去除所述牺牲氧化层时采用所述第二氮化硅层对所述第一氧化层进行保护。
步骤27、去除所述第二氮化硅层。采用热磷酸去除所述第二氮化硅层。
步骤三、如图3C所示，采用外延生长在所述沟槽4的底部表面和侧面形成含碳硅外延层5。
本发明实施例中，采用选择性外延生长工艺形成所述含碳硅外延层5。在其它实施例中也能为：采用非选择性外延生长工艺形成所述含碳硅外延层5。
较佳选择为，所述含碳硅外延层5的厚度为小于等于0.3微米，碳的体浓度为1e12cm-3～1e17cm-3。
步骤四、如图3D所示，采用外延生长工艺在形成有所述含碳硅外延层5的所述沟槽4中填充P型外延层6，所述P型外延层6同时延伸到所述沟槽4外部的所述N型外延层2表面；所述P型外延层6的掺杂元素为硼，通过设置所述含碳硅外延层5阻挡所述P型外延层6中的硼外扩到所述N型外延层2中。
步骤五、如图3E所示，进行化学机械研磨工艺，所述化学机械研磨工艺将所述沟槽4外部的所述P型外延层6去除、将所述沟槽4区域的所述P型外延层6的表面和所述沟槽4外的表面相平；由填充于所述沟槽4中的所述含碳硅外延层5和所述P型外延层6组成P型薄层，由各所述沟槽4之间的所述N型外延层2组成N型薄层，由所述N型薄层和所述P型薄层交替排列组成超级结。
超级结形成后，在后续形成超级结器件的过程中需要使用到多次热退火，多次热退火的叠加形成的后续热过程会使P型薄层中的硼外扩的N型薄层中，本发明实施例方法通过设置含碳硅外延层后能够大大阻挡这种硼外扩，如图4所示，是本发明实施例方法和现有方法形成的超级结在后续热过程中的硼扩散比较图，左边标记301所对应的超级结为本发明实施例方法形成的超级结，该超级结的器件的各组成部分的标记和图3E相同；右边标记302所对应的超级结为现有方法形成的超级结，该超级结的器件的各组成部分的标记和图1相同。图4中超级结301和302的衬底、N型外延层和沟槽都相同，其中超级结301中增加了含碳硅外延层5，可以看出，超级结301的硼外扩形成的区域6a要远小于超级结302的的硼外扩形成的区域103a，所以本发明实施例方法能大大减少超级结器件形成的后续工艺的热过程中P型外延层中的硼外扩到N型外延层中的量，从而能有效增加N型薄层的导电通道的有效宽度，提升器件性能，最大化利用工艺能力。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种沟槽型超级结的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成有N型外延层；
步骤二、采用光刻刻蚀工艺在所述N型外延层中形成多个沟槽；
步骤三、采用外延生长在所述沟槽的底部表面和侧面形成含碳硅外延层；
步骤四、采用外延生长工艺在形成有所述含碳硅外延层的所述沟槽中填充P型外延层，所述P型外延层同时延伸到所述沟槽外部的所述N型外延层表面；所述P型外延层的掺杂元素为硼，通过设置所述含碳硅外延层阻挡所述P型外延层中的硼外扩到所述N型外延层中；
步骤五、进行化学机械研磨工艺，所述化学机械研磨工艺将所述沟槽外部的所述P型外延层去除、将所述沟槽区域的所述P型外延层的表面和所述沟槽外的表面相平；由填充于所述沟槽中的所述含碳硅外延层和所述P型外延层组成P型薄层，由各所述沟槽之间的所述N型外延层组成N型薄层，由所述N型薄层和所述P型薄层交替排列组成超级结。
2.如权利要求1所述的沟槽型超级结的制造方法，其特征在于：步骤一中所述N型外延层的厚度为15微米～60微米。
3.如权利要求1所述的沟槽型超级结的制造方法，其特征在于：所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述P型外延层为P型硅外延层。
4.如权利要求1或3所述的沟槽型超级结的制造方法，其特征在于：步骤二中形成所述沟槽包括如下分步骤：
步骤21、在所述N型外延层表面形成硬质掩模层；
步骤22、在所述硬质掩模层表面涂布光刻胶，进行光刻工艺将所述沟槽形成区域打开；
步骤23、以所述光刻胶为掩模对所述硬质掩模层进行刻蚀，该刻蚀工艺将所述沟槽形成区域的所述硬质掩模层去除、所述沟槽外的所述硬质掩模层保留；
步骤24、去除所述光刻胶，以所述硬质掩模层为掩模对所述N型外延层进行刻蚀形成所述沟槽；
采用所述硬质掩模层之后，在所述步骤四中所述化学机械研磨工艺以所述硬质掩模层为研磨终点，在所述化学机械研磨工艺之后去除所述硬质掩模层。
5.如权利要求4所述的沟槽型超级结的制造方法，其特征在于：所述硬质掩模层由依次形成于所述N型外延层表面的第一氧化层、第二氮化硅层和第三氧化层叠加而成。
6.如权利要求5所述的沟槽型超级结的制造方法，其特征在于：步骤24中所述沟槽的刻蚀工艺完成后要求所述第三氧化层的厚度保留一半以上；在所述沟槽形成之后还包括如下步骤：
步骤25、去除所述第三氧化层；
步骤26、采用热氧化工艺在所述沟槽的底部表面和侧面形成牺牲氧化层，之后去除所述牺牲氧化层以对所述沟槽的底部表面和侧面进行修复，去除所述牺牲氧化层时采用所述第二氮化硅层对所述第一氧化层进行保护；
步骤27、去除所述第二氮化硅层；
之后，在所述步骤四中所述化学机械研磨工艺以所述硬质掩模层的所述第一氧化层为研磨终点，在所述化学机械研磨工艺之后去除所述第一氧化层。
7.如权利要求5所述的沟槽型超级结的制造方法，其特征在于：所述第一氧化层为热氧化层，厚度为100埃米～2000埃米；所述第二氮化硅层的厚度为100埃米～1500埃米；所述第三氧化层的厚度为0.5微米～3微米。
8.如权利要求6所述的沟槽型超级结的制造方法，其特征在于：步骤25中采用湿法刻蚀工艺去除所述第三氧化层；步骤27中采用热磷酸去除所述第二氮化硅层；去除所述第一氧化层采用湿法刻蚀工艺。
9.如权利要求1所述的沟槽型超级结的制造方法，其特征在于：步骤三中所述含碳硅外延层的厚度为小于等于0.3微米，碳的体浓度为1e12cm-3～1e17cm-3。
10.如权利要求1所述的沟槽型超级结的制造方法，其特征在于：步骤三中采用选择性外延生长工艺形成所述含碳硅外延层；或者，步骤三中采用非选择性外延生长工艺形成所述含碳硅外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610024799.7A CN105679809A (zh) | 2016-01-15 | 2016-01-15 | 沟槽型超级结的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610024799.7A CN105679809A (zh) | 2016-01-15 | 2016-01-15 | 沟槽型超级结的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105679809A true CN105679809A (zh) | 2016-06-15 |
Family
ID=56300844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610024799.7A Pending CN105679809A (zh) | 2016-01-15 | 2016-01-15 | 沟槽型超级结的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105679809A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847886A (zh) * | 2017-03-16 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN109817700A (zh) * | 2019-01-15 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 超级结深沟槽填充方法 |
| US10804270B2 (en) | 2017-10-18 | 2020-10-13 | International Business Machines Corporation | Contact formation through low-tempearature epitaxial deposition in semiconductor devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090291551A1 (en) * | 2008-05-21 | 2009-11-26 | Hynix Semiconductor Inc. | Method for forming vertical channel transistor of semiconductor device |
| CN102214561A (zh) * | 2010-04-06 | 2011-10-12 | 上海华虹Nec电子有限公司 | 超级结半导体器件及其制造方法 |
| CN102376533A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | 交替排列的p型和n型半导体薄层结构的制作方法及器件 |
| CN102468176A (zh) * | 2010-11-19 | 2012-05-23 | 上海华虹Nec电子有限公司 | 超级结器件制造纵向区的方法 |
-
2016
- 2016-01-15 CN CN201610024799.7A patent/CN105679809A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090291551A1 (en) * | 2008-05-21 | 2009-11-26 | Hynix Semiconductor Inc. | Method for forming vertical channel transistor of semiconductor device |
| CN102214561A (zh) * | 2010-04-06 | 2011-10-12 | 上海华虹Nec电子有限公司 | 超级结半导体器件及其制造方法 |
| CN102376533A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | 交替排列的p型和n型半导体薄层结构的制作方法及器件 |
| CN102468176A (zh) * | 2010-11-19 | 2012-05-23 | 上海华虹Nec电子有限公司 | 超级结器件制造纵向区的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847886A (zh) * | 2017-03-16 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| US10804270B2 (en) | 2017-10-18 | 2020-10-13 | International Business Machines Corporation | Contact formation through low-tempearature epitaxial deposition in semiconductor devices |
| CN109817700A (zh) * | 2019-01-15 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 超级结深沟槽填充方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5560931B2 (ja) | 超接合半導体装置の製造方法 | |
| CN104576395B (zh) | 具有用于源极和漏极的支撑结构的纳米线mosfet | |
| TWI421949B (zh) | 包含場效電晶體的半導體裝置以及其製造方法 | |
| CN105074874A (zh) | 用于形成太阳能电池的空间定位扩散区的掺杂剂的离子注入 | |
| CN102916048A (zh) | 一种基于体硅材料的无结硅纳米线晶体管及其制备方法 | |
| CN105679809A (zh) | 沟槽型超级结的制造方法 | |
| EP2897159B1 (en) | High-voltage super-junction igbt manufacturing method | |
| CN104037083A (zh) | 一种半导体器件的制造方法 | |
| CN107799419A (zh) | 超级结功率器件及其制备方法 | |
| CN103871887B (zh) | Pmos晶体管、nmos晶体管及其各自的制作方法 | |
| CN106816464B (zh) | 半导体装置的制造方法 | |
| CN102315093A (zh) | 沟槽填充后平坦化的工艺方法 | |
| CN105655385B (zh) | 沟槽型超级结器件的制造方法 | |
| CN107946175A (zh) | 沟槽外延的填充方法 | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 | |
| JP2009266981A (ja) | トレンチゲート型半導体装置およびその製造方法 | |
| CN105489501A (zh) | 沟槽型超级结的制造方法 | |
| CN110416079A (zh) | 沟槽栅igbt芯片的制作方法 | |
| CN102768993B (zh) | 一种应力记忆技术的nmos器件制作方法 | |
| KR20100113317A (ko) | 에피택셜실리콘저마늄층 형성방법 및 이를 이용한 반도체 장치 제조방법 | |
| CN102082082B (zh) | 填充高深宽比沟槽的外延工艺方法 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN107919271A (zh) | 沟槽外延的填充方法 | |
| JP6044203B2 (ja) | 半導体装置の製造方法 | |
| CN102468133A (zh) | 一种具有沟槽的半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160615 |